專利名稱：接口裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在具有至少一對(duì)信號(hào)傳輸線的信號(hào)線相互連接的設(shè)備之間傳遞信號(hào)發(fā)送和接收的接口裝置。
利用USB可以從主PC以樹形方式連接單個(gè)的外圍設(shè)備。例如，通過設(shè)置用于外圍設(shè)備的集線器，可以從這個(gè)外圍設(shè)備向下游連接許多外圍設(shè)備。主PC管理所有連接的外圍設(shè)備的操作，并且在單個(gè)外圍設(shè)備與主PC之間傳輸各種數(shù)據(jù)。在這種數(shù)據(jù)傳輸中，單個(gè)外圍設(shè)備可以請(qǐng)求來自主PC的數(shù)據(jù)傳輸。數(shù)據(jù)交換總是根據(jù)來自主PC的請(qǐng)求進(jìn)行的。數(shù)據(jù)可以用全速模式(FS模式)以12Mbps的速率傳輸和用低速模式(LS模式)以1.5Mbps的速率傳輸。傳輸速率是根據(jù)外圍設(shè)備的目的在單個(gè)外圍設(shè)備中設(shè)定的。
連接上游主PC和外圍設(shè)備(以下總稱為“上游設(shè)備”)集線器與各個(gè)下游外圍設(shè)備(以下總稱為“下游設(shè)備”)的USB電纜包括四條線一對(duì)信號(hào)線(D+線和D-線)和一對(duì)電源線(Vcc線和GND線)。在用USB電纜把上游設(shè)備連接到下游設(shè)備的同時(shí)，電源可以經(jīng)過電源線從上游設(shè)備提供到下游設(shè)備。
在設(shè)置于上游設(shè)備的USB電纜連接接口(USB I/F)，將一個(gè)預(yù)定電阻值(例如，15kΩ)的接地下拉電阻連接到各個(gè)D+線和D-線。在設(shè)置于下游設(shè)備的USB I/F，將一個(gè)上拉到電源電壓VDD(3.0V至3.6V)的預(yù)定電阻值(例如，1.5kΩ)的上拉電阻，在FS模式外圍設(shè)備的場(chǎng)合連接到D+線，在LS模式外圍設(shè)備的場(chǎng)合連接到D-線。因此，當(dāng)USB電纜沒有連接在上游設(shè)備的USB I/F時(shí)，D+線元件和D-線元件被保持在低電位(L電平)。在USB電纜連接上游設(shè)備和下游設(shè)備的同時(shí)，電源電壓VDD使在下游設(shè)備的USB I/F被上拉到電源電壓VDD的信號(hào)線(例如，在FS模式外圍設(shè)備場(chǎng)合的D+線)保持在高電位(H電平)，而使其它信號(hào)線(例如，在FS模式外圍設(shè)備場(chǎng)合的D-線)保持在L電平。
根據(jù)上述結(jié)構(gòu)，通過檢測(cè)USB I/F的D+線元件和D-線元件的電壓電平，包括主PC在內(nèi)的上游設(shè)備可以識(shí)別是否存在與下游設(shè)備的連接，并識(shí)別下游設(shè)備支持的傳輸速率。應(yīng)當(dāng)注意的是，當(dāng)識(shí)別出與下游設(shè)備的連接時(shí)，主PC執(zhí)行初始化有關(guān)下游設(shè)備的數(shù)據(jù)傳輸?shù)恼?qǐng)求。
但是，當(dāng)下游設(shè)備是那些在供給了電源之后需要立即進(jìn)行預(yù)定的初始化處理的設(shè)備時(shí)(例如，對(duì)于打印機(jī)，在把電源供給到打印機(jī)之后，需要立即進(jìn)行存儲(chǔ)器檢查和預(yù)熱打印機(jī)引擎部件)，存在著即使主PC識(shí)別出與下游設(shè)備的連接并且發(fā)出了初始化數(shù)據(jù)傳輸?shù)恼?qǐng)求，在初始化處理結(jié)束之前下游設(shè)備不能響應(yīng)來自主PC的請(qǐng)求的情況。當(dāng)沒有來自下游設(shè)備的響應(yīng)時(shí)，有時(shí)即使是存在著與下游設(shè)備的連接，主PC也會(huì)確定為沒有連接，并且主PC會(huì)將下游設(shè)備從系統(tǒng)中斷開。
為了消除這種問題，已經(jīng)提出了一種在下游設(shè)備能夠響應(yīng)來自主PC的請(qǐng)求之前的時(shí)間(例如，直到初始化處理結(jié)束之前的時(shí)間)內(nèi)，將連接的下游設(shè)備設(shè)置為偽非連接狀態(tài)的技術(shù)。
例如，已經(jīng)提出了如圖6A所示的技術(shù)(以下稱為現(xiàn)有技術(shù)1)(例如，見日本專利申請(qǐng)公開11-245487)，在這種技術(shù)中，在一個(gè)帶有USB I/F 40的FS模式下游設(shè)備中，將一個(gè)下拉電阻RA和一個(gè)接地的開關(guān)元件42串聯(lián)連接到被上拉的D+線(未示出)，并且直到下游設(shè)備能夠響應(yīng)來自主PC的請(qǐng)求的時(shí)間內(nèi)，通過接通開關(guān)元件42使D+線保持在L電平。
已經(jīng)提出了如圖6B所示的另一種技術(shù)(以下稱為現(xiàn)有技術(shù)2)(例如，見日本專利申請(qǐng)公開2000-293479)，在這種技術(shù)中，在帶有一個(gè)USB I/F 40的FS模式下游設(shè)備中，將一個(gè)開關(guān)元件44串聯(lián)連接到被上拉電阻RB上拉到電源電壓VDD的D+線，并且在空閑時(shí)間內(nèi)，通過斷開開關(guān)元件44使D+線元件保持在L電平。
此外，還提出了一種如圖6C所示的技術(shù)(以下稱為現(xiàn)有技術(shù)3)(例如，見日本專利申請(qǐng)公開11-194993)，在這種技術(shù)中，將開關(guān)元件46和48分別設(shè)置在連接上游設(shè)備和下游設(shè)備的D+和D-線上，并且通過接通/斷開開關(guān)元件46和48以及通過連接/斷開D+和D-線本身，適當(dāng)?shù)刈R(shí)別連接到兩條線的單個(gè)設(shè)備。
通過應(yīng)用上述現(xiàn)有技術(shù)，可以適當(dāng)?shù)貦z測(cè)主PC與外圍設(shè)備之間的USB連接中的連接，并且正常地進(jìn)行數(shù)據(jù)傳輸。
最近，為了滿足由于PC處理的諸如圖像數(shù)據(jù)之類的數(shù)據(jù)量的增多而提出的加快數(shù)據(jù)通信速度的要求，已經(jīng)提出并正式公布了作為USB(USB 1.1等)的更高標(biāo)準(zhǔn)的USB 2.0規(guī)范，除了LS和FS模式之外，USB 2.0規(guī)范還提供了48Mbps的高速模式(HS模式)。USB 2.0基本上延續(xù)了現(xiàn)有USB規(guī)范(USB 1.1等)。
根據(jù)USB 2.0規(guī)范，在FS模式的情況下，將一個(gè)上拉到電源電壓VDD的上拉電阻(1.5kΩ)連接到D+線，并且在HS模式中，將每個(gè)D+和D-線中的輸出阻抗設(shè)置為一個(gè)預(yù)定值(例如，45Ω)。當(dāng)連接了上游設(shè)備和下游設(shè)備時(shí)，D+和D-線的差分電壓大約是400mV。當(dāng)沒有連接上游設(shè)備和下游設(shè)備時(shí)，D+和D-線的差分電壓大約是800mV。
在HS模式中，在上游設(shè)備USB I/F是以J模式(D+線元件位于H電平，D-線元件位于L電平)或K模式(D+線元件位于L電平，D-線元件位于H電平)驅(qū)動(dòng)的，以便檢測(cè)與下游設(shè)備的連接。當(dāng)D+線元件與D-線元件的差分電壓是625mV或更高時(shí)，在這種情況下將識(shí)別出下游設(shè)備沒有連接到上游設(shè)備。
但是，就符合如上述那樣檢測(cè)設(shè)備之間的連接的USB 2.0標(biāo)準(zhǔn)的設(shè)備而言，在直到下游設(shè)備能夠響應(yīng)來自主PC的請(qǐng)求的時(shí)間內(nèi)，難以使用上述現(xiàn)有技術(shù)1和現(xiàn)有技術(shù)2和將下游設(shè)備設(shè)置在偽非連接狀態(tài)，以便在主PC與外圍設(shè)備之間正常地進(jìn)行數(shù)據(jù)通信。
此外，對(duì)于符合對(duì)應(yīng)于快速數(shù)據(jù)傳輸速率HS模式的USB 2.0標(biāo)準(zhǔn)的設(shè)備，當(dāng)使用上述現(xiàn)有技術(shù)2并且把一個(gè)開關(guān)元件直接設(shè)置在信號(hào)線上時(shí)，在數(shù)據(jù)通信中存在出現(xiàn)故障的可能性。
在本發(fā)明的第一方面，提供了一種在由具有至少一對(duì)信號(hào)傳輸線的信號(hào)線相互連接的多個(gè)設(shè)備之間傳遞信號(hào)發(fā)送/接收的接口裝置，該接口裝置包括用于中繼經(jīng)過設(shè)備之間的信號(hào)線傳輸?shù)碾娦盘?hào)的信號(hào)中繼部分；用于根據(jù)信號(hào)線的每個(gè)信號(hào)傳輸線中的信號(hào)電壓，確定是否連接了設(shè)備的連接確定部分；和用于當(dāng)連接確定部分確定連接了設(shè)備時(shí)，在設(shè)備遷移到能夠相互發(fā)送/接收信號(hào)的狀態(tài)之前禁止信號(hào)中繼部分的連接控制部分。
在本發(fā)明的第二方面，提供了一種在由具有至少一對(duì)信號(hào)傳輸線的信號(hào)線相互連接的多個(gè)設(shè)備之間傳遞信號(hào)發(fā)送/接收的接口裝置，該接口裝置包括用于中繼經(jīng)過設(shè)備之間的信號(hào)線傳輸?shù)碾娦盘?hào)的信號(hào)中繼部分；用于根據(jù)信號(hào)線的每個(gè)信號(hào)傳輸線中的信號(hào)電壓，確定是否連接了設(shè)備的連接確定部分；和用于當(dāng)連接確定部分確定連接了設(shè)備時(shí)，在設(shè)備遷移到能夠相互發(fā)送/接收信號(hào)的狀態(tài)之前停止向信號(hào)中繼部分提供電源的連接控制部分。
在本發(fā)明的第三方面，提供了一種在由具有至少一對(duì)信號(hào)傳輸線的信號(hào)線相互連接的多個(gè)設(shè)備之間傳遞信號(hào)發(fā)送/接收的接口裝置，該接口裝置包括用于當(dāng)差分電壓在一個(gè)預(yù)定值范圍內(nèi)時(shí)，中繼經(jīng)過設(shè)備之間的信號(hào)線傳輸?shù)碾娦盘?hào)的信號(hào)中繼部分，差分電壓是一對(duì)信號(hào)傳輸線中各信號(hào)電壓值的差；用于根據(jù)信號(hào)線的每個(gè)信號(hào)傳輸線中的信號(hào)電壓，確定是否連接了設(shè)備的連接確定部分；和用于當(dāng)連接確定部分確定連接了設(shè)備時(shí)，在設(shè)備遷移到能夠相互發(fā)送/接收信號(hào)的狀態(tài)之前，將信號(hào)線的每個(gè)信號(hào)傳輸線中的差分電壓設(shè)置在預(yù)定值范圍之外的連接控制部分。
根據(jù)本發(fā)明的第一至第三方面，即使在設(shè)備被信號(hào)線相互連接時(shí)，也能夠在設(shè)備的初始化處理過程中禁止信號(hào)中繼部分，并且將設(shè)備設(shè)置在偽非連接狀態(tài)。因此，能夠避免諸如信號(hào)傳輸中的傳輸響應(yīng)誤差之類的傳輸誤差，并進(jìn)行高度可靠的信號(hào)傳輸。
根據(jù)本發(fā)明的另一方面，在本發(fā)明的第一至第三方面中任何一個(gè)方面中的每個(gè)部分包括符合通用串行總線(USB)標(biāo)準(zhǔn)的規(guī)范。
由于各部分包括符合USB標(biāo)準(zhǔn)的規(guī)范，因此可以在個(gè)人計(jì)算機(jī)之類的普通信息處理設(shè)備中很容易地實(shí)現(xiàn)一個(gè)通用應(yīng)用接口裝置。
具體實(shí)施例方式
下面參考


本發(fā)明的一個(gè)實(shí)施例。
圖1示出了帶有一個(gè)有關(guān)本發(fā)明實(shí)施例的接口裝置10(此后稱為“I/F10”)的外圍設(shè)備11的結(jié)構(gòu)的示意圖。外圍設(shè)備11是一個(gè)符合上述USB 2.0標(biāo)準(zhǔn)的設(shè)備，并且被設(shè)置為能夠在將電源提供到設(shè)備之后，立即由控制外圍設(shè)備11的主要操作的主CPU(未示出)實(shí)現(xiàn)預(yù)定的初始化處理。例如，可以用一個(gè)在提供了電源之后立即響應(yīng)初始化處理進(jìn)行打印機(jī)引擎部件之類的預(yù)熱和類似處理的普通打印機(jī)作為外圍設(shè)備11。
包括一個(gè)普通個(gè)人計(jì)算機(jī)(PC)的主PC 31被連接到外圍設(shè)備11，從而使各種數(shù)據(jù)能夠在主PC 31與外圍設(shè)備11之間傳輸。一個(gè)電纜22連接著分別設(shè)置在外圍設(shè)備11和主PC 31的連接器20。
主PC 31帶有一個(gè)具有符合USB 2.0標(biāo)準(zhǔn)的數(shù)據(jù)傳輸規(guī)范的主接口部分30(此后稱為“主I/F部分30”)。通過主I/F部分30，可以經(jīng)過電纜22在主PC 31與外圍設(shè)備11之間發(fā)送和接收各種數(shù)據(jù)。
電纜22由一個(gè)USB電纜組成，這個(gè)USB電纜包括總共四條線一對(duì)信號(hào)線(D+線和D-線)和一對(duì)電源線(未示出)。當(dāng)通過電纜22連接了主PC 31和外圍設(shè)備11各自的連接器20時(shí)，電源經(jīng)過電纜22的電源線從主PC 31提供到外圍設(shè)備11。
設(shè)置在外圍設(shè)備11中的I/F 10包括一個(gè)用作I/F 10的主要控制部分的CPU 12；一個(gè)和電纜22的信號(hào)線(D+線和D-線)連接的收發(fā)器14；一個(gè)起到將電源電壓提供到收發(fā)器14的開關(guān)元件作用的場(chǎng)效應(yīng)管(FET)16；和一個(gè)處理在外圍設(shè)備11與主PC 31之間發(fā)送和接收的各種數(shù)據(jù)的邏輯控制器18。
CPU 12連接到一個(gè)主CPU(未示出)。在主CPU的控制下，CPU 12起到I/F 10的主要控制部分的作用。
CPU 12帶有一個(gè)輸出端口12A。輸出端口12A被一個(gè)電阻R上拉到電源電壓V1，并且連接到FET 16的柵極。FET 16的漏極連接到一個(gè)電源電壓V2。在經(jīng)過上述電源線從主PC 31提供電源的操作初始化狀態(tài)中，CPU 12的輸出端口12A被保持在高電位(H電平)，并且被設(shè)置為電源不能提供到收發(fā)器14的電源提供元件14C。
通過以這種方式控制CPU 12的輸出端口12A的輸出電位，可以通過對(duì)FET 16實(shí)施開/關(guān)控制來控制對(duì)收發(fā)器14的電源供應(yīng)。
邏輯控制器18連接到主CPU(未示出)，以便使各種數(shù)據(jù)可以在主CPU與邏輯控制器18之間傳遞。邏輯控制器18也連接到收發(fā)器14。經(jīng)過收發(fā)器14，邏輯控制器18中繼在主CPU與主PC 31之間發(fā)送和接收的數(shù)據(jù)信號(hào)。
收發(fā)器14包括一個(gè)輸出驅(qū)動(dòng)器14A和一個(gè)用于輸入的輸入差分接收機(jī)14B。
輸出驅(qū)動(dòng)器14A用作從外圍設(shè)備11向主PC 31傳輸數(shù)據(jù)信號(hào)的輸入端。輸出驅(qū)動(dòng)器14A包括一個(gè)連接到電纜22的信號(hào)線的D+線的非反相輸出端，和一個(gè)連接到電纜22的信號(hào)線的D-線的反相輸出端。應(yīng)當(dāng)注意，輸出驅(qū)動(dòng)器14A的輸出阻抗根據(jù)USB 2.0標(biāo)準(zhǔn)的規(guī)范設(shè)置為45Ω±10％。
輸入差分接收機(jī)14B包括一個(gè)連接到電纜22的信號(hào)線的D+線的非反相輸入端和一個(gè)連接到電纜22的信號(hào)線的D-線的反相輸入端。輸入差分接收機(jī)14B用于向邏輯控制器18輸出非反相輸入端與反相輸入端之間的差分信號(hào)。
現(xiàn)在參考圖2所示的處理流程說明本實(shí)施例的操作。
當(dāng)把電纜22連接到外圍設(shè)備11和主PC 31的各自連接器20時(shí)，在步驟100確定主PC 31是否經(jīng)過電纜22的電源線給外圍設(shè)備11提供了電源(即，是否接通了電源)。當(dāng)判斷結(jié)果為否，重復(fù)步驟100。當(dāng)判斷結(jié)果為是，處理流程進(jìn)入步驟102。
如圖3所示，在已經(jīng)接通的外圍設(shè)備11的I/F 10中，從電源接通的時(shí)間點(diǎn)(T0)，有關(guān)不是收發(fā)器14的部分的電源供應(yīng)已經(jīng)開始(參考特征曲線A)。在提供的電壓達(dá)到一個(gè)預(yù)定值V0的時(shí)間點(diǎn)(T1)，上述預(yù)定初始化處理開始。應(yīng)當(dāng)注意，在初始化處理的實(shí)現(xiàn)過程中，F(xiàn)ET 16斷開，并且電源不提供到收發(fā)器14(參考特征曲線B)。因此，盡管外圍設(shè)備11和主PC 31由電纜22物理連接，中繼沿電源線(D+線和D-線)發(fā)送的數(shù)據(jù)信號(hào)的收發(fā)器14是斷開的。因此，數(shù)據(jù)信號(hào)沒有被中繼到邏輯控制器18。結(jié)果，外圍設(shè)備11和主PC 31處于偽非連接狀態(tài)。
在步驟102，確定實(shí)現(xiàn)的初始化處理是否已經(jīng)結(jié)束。當(dāng)判斷結(jié)果為否時(shí)，重復(fù)步驟102。
當(dāng)在步驟102中肯定地確定初始化處理已經(jīng)結(jié)束時(shí)(圖3中的T2)，處理流程進(jìn)入步驟104，F(xiàn)ET 16接通，電源被提供到收發(fā)器14(參考圖3中的特征曲線B)。因此，收發(fā)器14可以將數(shù)據(jù)信號(hào)中繼到邏輯控制器18。
在步驟106，開始外圍設(shè)備11與主PC 31之間的數(shù)據(jù)傳輸。
根據(jù)上述有關(guān)本實(shí)施例的I/F，通過設(shè)置外圍設(shè)備，使它在接通的外圍設(shè)備中實(shí)現(xiàn)的預(yù)定初始化處理結(jié)束之前的時(shí)間內(nèi)(也就是，直到外圍設(shè)備能響應(yīng)主PC之前的時(shí)間內(nèi))處于偽非連接狀態(tài)，從而能夠避免開始數(shù)據(jù)傳輸時(shí)刻的響應(yīng)誤差，并進(jìn)行高度可靠的數(shù)據(jù)傳輸。
現(xiàn)在說明本實(shí)施例的一個(gè)改進(jìn)示例。
圖4示出了有關(guān)本實(shí)施例的一個(gè)改進(jìn)示例的帶有一個(gè)I/F 10A的外圍設(shè)備11A的示意結(jié)構(gòu)。應(yīng)當(dāng)注意，在外圍設(shè)備11A中的與帶有有關(guān)上述實(shí)施例的I/F 10的外圍設(shè)備11中的相同的結(jié)構(gòu)部件給予了相同的標(biāo)號(hào)，并且省略了它們的說明。此外，與I/F 10相似，外圍設(shè)備11A也是一種符合USB 2.0標(biāo)準(zhǔn)的設(shè)備。
I/F 10A帶有一個(gè)取代FET 16的差分電壓控制部分17。
差分電壓控制部分17用于根據(jù)來自CPU 12的控制信號(hào)，將作為電纜22的信號(hào)線(D+線和D-線)中的各自的信號(hào)電壓的差值的差分電壓設(shè)置到一個(gè)預(yù)定值。差分電壓控制部分17連接到D+線和D-線中的每條線，并且檢測(cè)D+線和D-線中的每條線的信號(hào)電壓。通過在D+線和D-線中至少一條線中可變地設(shè)置信號(hào)電壓(例如，通過設(shè)置D+線和D-線的阻抗值)，使得差分電壓控制部分17能夠?qū)⑿盘?hào)電壓設(shè)置到一個(gè)預(yù)定值。
應(yīng)當(dāng)注意，在包括符合USB 2.0標(biāo)準(zhǔn)的規(guī)范的收發(fā)器14中，當(dāng)作為連接的D+線和D-線中的各自信號(hào)電壓的差值的差分電壓等于或高于一個(gè)預(yù)定值(625mV)時(shí)，將確定電纜22沒有連接，并且停止數(shù)據(jù)傳輸。
由于差分電壓控制部分17控制D+線和D-線中的差分電壓，因而能夠響應(yīng)有關(guān)電纜22連接的確定，控制收發(fā)器14的信號(hào)中繼功能。
現(xiàn)在參考圖5所示的處理流程說明本改進(jìn)示例的操作。
當(dāng)通過電纜22連接了外圍設(shè)備11A和主PC 31的各自的連接器20時(shí)，在步驟200中確定電源是否經(jīng)過電纜22的電源線從主PC 31提供到外圍設(shè)備11A(也就是，是否接通電源)。當(dāng)判斷結(jié)果為否時(shí)，重復(fù)步驟200。當(dāng)判斷結(jié)果為是，處理流程進(jìn)入步驟202。
在已經(jīng)接通的外圍設(shè)備11A的I/F 10A中，開始對(duì)各個(gè)部分供應(yīng)電源，并且在提供的電壓達(dá)到預(yù)定值V0的時(shí)間點(diǎn)開始上述預(yù)定初始化處理。應(yīng)當(dāng)注意，在執(zhí)行初始化處理期間，差分電壓控制部分17將D+線和D-線中的差分信號(hào)電壓設(shè)置到等于或高于一個(gè)預(yù)定值(625mV)。因此，盡管電纜22物理地連接了外圍設(shè)備11A和主PC 31，但外圍設(shè)備11A和主PC 31被設(shè)置在偽非連接狀態(tài)，并且沿信號(hào)線(D+線和D-線)發(fā)送的數(shù)據(jù)信號(hào)不被中繼到邏輯控制器18。
在步驟202，確定實(shí)現(xiàn)的初始化處理是否已經(jīng)結(jié)束。當(dāng)判斷結(jié)果是否時(shí)，重復(fù)步驟202。
當(dāng)在步驟202中肯定地確定了初始化處理已經(jīng)結(jié)束時(shí)，處理流程進(jìn)入步驟204，差分電壓控制部分17將D+線和D-線中的差分信號(hào)電壓設(shè)置到一個(gè)低于預(yù)定值(625mV)的電壓(例如，400mV左右)，并且取消外圍設(shè)備11A和主PC 31之間的偽非連接狀態(tài)設(shè)置。因此，使收發(fā)器14能夠?qū)?shù)據(jù)信號(hào)中繼到邏輯控制器18。
在步驟206，開始外圍設(shè)備11A與主PC 31之間的數(shù)據(jù)傳輸。
根據(jù)上述有關(guān)本改進(jìn)示例的I/F，與上述實(shí)施例相似，通過設(shè)置外圍設(shè)備，使它在接通的外圍設(shè)備中實(shí)現(xiàn)的預(yù)定初始化處理結(jié)束之前的時(shí)間內(nèi)(也就是，在外圍設(shè)備能夠響應(yīng)主PC之前的時(shí)間內(nèi))處于偽非連接狀態(tài)，從而能夠避免在開始數(shù)據(jù)傳輸時(shí)刻的響應(yīng)誤差，并進(jìn)行高度可靠的數(shù)據(jù)傳輸。
應(yīng)當(dāng)注意，在上述實(shí)施例及其改進(jìn)示例中，如圖1和圖4所示，F(xiàn)ET 16的開關(guān)控制和差分電壓部分17的控制是由設(shè)置在I/F 10(10A)中的CPU 12進(jìn)行的。但是，本發(fā)明不限于此。本發(fā)明可以構(gòu)造為從外圍設(shè)備11(11A)的主CPU(未示出)直接控制FET 16的開關(guān)控制和差分電壓控制部分17的控制，而不在I/F 10(10A)中設(shè)置CPU 12。此外，本發(fā)明也可以構(gòu)造為，將外圍設(shè)備11(11A)的主CPU或連接到I/F 10(10A)的CPU 12的輸出端口設(shè)備獨(dú)立地設(shè)置在I/F 10(10A)中，將輸出端口設(shè)備的端口連接到FET16的柵極或差分電壓控制部分17，并且經(jīng)過輸出端口設(shè)備從主CPU或CPU12執(zhí)行FET 16的開關(guān)控制和差分電壓控制部分17的控制。
權(quán)利要求
1.一種用于在具有至少一對(duì)信號(hào)傳輸線的信號(hào)線相互連接的多個(gè)設(shè)備之間傳遞信號(hào)發(fā)送/接收的接口裝置，該接口裝置包括一個(gè)用于中繼經(jīng)過設(shè)備之間的信號(hào)線傳輸?shù)碾娦盘?hào)的信號(hào)中繼部分；一個(gè)用于根據(jù)信號(hào)線的每個(gè)信號(hào)傳輸線中的信號(hào)電壓確定設(shè)備是否被連接的連接確定部分；和一個(gè)用于當(dāng)連接確定部分確定設(shè)備被連接時(shí)，在設(shè)備運(yùn)行到能夠相互發(fā)送/接收信號(hào)的狀態(tài)之前使信號(hào)中繼部分不能作用的連接控制部分。
2.一種用于在具有至少一對(duì)信號(hào)傳輸線的信號(hào)線相互連接的多個(gè)設(shè)備之間傳遞信號(hào)發(fā)送/接收的接口裝置，該接口裝置包括一個(gè)用于中繼經(jīng)過設(shè)備之間的信號(hào)線傳輸?shù)碾娦盘?hào)的信號(hào)中繼部分；一個(gè)用于根據(jù)信號(hào)線的每個(gè)信號(hào)傳輸線中的信號(hào)電壓確定設(shè)備是否被連接的連接確定部分；和一個(gè)用于當(dāng)連接確定部分確定設(shè)備被連接時(shí)，在設(shè)備運(yùn)行到能夠相互發(fā)送/接收信號(hào)的狀態(tài)之前停止向信號(hào)中繼部分提供電源的連接控制部分。
3.一種用于在具有至少一對(duì)信號(hào)傳輸線的信號(hào)線相互連接的多個(gè)設(shè)備之間傳遞信號(hào)發(fā)送/接收的接口裝置，該接口裝置包括一個(gè)用于當(dāng)差分電壓在預(yù)定值范圍內(nèi)時(shí)，中繼經(jīng)過設(shè)備之間的信號(hào)線傳輸?shù)碾娦盘?hào)的信號(hào)中繼部分，差分電壓值是一對(duì)信號(hào)傳輸線中的各自信號(hào)電壓的差值；一個(gè)用于根據(jù)信號(hào)線的每個(gè)信號(hào)傳輸線中的信號(hào)電壓，確定設(shè)備是否被連接的連接確定部分；和一個(gè)用于當(dāng)連接確定部分確定設(shè)備被連接時(shí)，在設(shè)備運(yùn)行到能夠相互發(fā)送/接收信號(hào)的狀態(tài)之前，將信號(hào)線的每個(gè)信號(hào)傳輸線中的差分電壓設(shè)置到預(yù)定值范圍之外的連接控制部分。
4.根據(jù)權(quán)利要求1所述的接口裝置，其中信號(hào)中繼部分、連接確定部分和連接控制部分中的每個(gè)部分具有符合USB標(biāo)準(zhǔn)的規(guī)范。
5.根據(jù)權(quán)利要求2所述的接口裝置，其中信號(hào)中繼部分、連接確定部分、和連接控制部分中的每個(gè)部分具有符合USB標(biāo)準(zhǔn)的規(guī)范。
6.根據(jù)權(quán)利要求3所述的接口裝置，其中信號(hào)中繼部分、連接確定部分、和連接控制部分中的每個(gè)部分具有符合USB標(biāo)準(zhǔn)的規(guī)范。
7.根據(jù)權(quán)利要求1所述的接口裝置，其中信號(hào)線包括一個(gè)USB電纜。
8.根據(jù)權(quán)利要求2所述的接口裝置，其中信號(hào)線包括一個(gè)USB電纜。
9.根據(jù)權(quán)利要求3所述的接口裝置，其中信號(hào)線包括一個(gè)USB電纜。
10.根據(jù)權(quán)利要求1所述的接口裝置，其中設(shè)備包括一個(gè)主PC和至少一個(gè)外圍設(shè)備，至少一個(gè)外圍設(shè)備在對(duì)其提供了電源之后立即進(jìn)行初始化處理，并且使外圍設(shè)備在初始化處理結(jié)束之前的預(yù)定時(shí)間內(nèi)不能向主PC發(fā)送信號(hào)或從主PC接收信號(hào)。
11.根據(jù)權(quán)利要求2所述的接口裝置，其中設(shè)備包括一個(gè)主PC和至少一個(gè)外圍設(shè)備，至少一個(gè)外圍設(shè)備在對(duì)其提供了電源之后立即進(jìn)行初始化處理，并且使外圍設(shè)備在初始化處理結(jié)束之前的預(yù)定時(shí)間內(nèi)不能向主PC發(fā)送信號(hào)或從主PC接收信號(hào)。
12.根據(jù)權(quán)利要求3所述的接口裝置，其中設(shè)備包括一個(gè)主PC和至少一個(gè)外圍設(shè)備，至少一個(gè)外圍設(shè)備在對(duì)其提供了電源之后立即進(jìn)行初始化處理，并且使外圍設(shè)備在初始化處理結(jié)束之前的預(yù)定時(shí)間內(nèi)不能向主PC發(fā)送信號(hào)或從主PC接收信號(hào)。
13.根據(jù)權(quán)利要求1所述的接口裝置，其中接口裝置設(shè)置在一個(gè)設(shè)備中。
14.根據(jù)權(quán)利要求2所述的接口裝置，其中接口裝置設(shè)置在一個(gè)設(shè)備中。
15.根據(jù)權(quán)利要求3所述的接口裝置，其中接口裝置設(shè)置在一個(gè)設(shè)備中。
16.根據(jù)權(quán)利要求1所述的接口裝置，其中設(shè)備包括一個(gè)主PC和一個(gè)用于向主PC發(fā)送信號(hào)和從主PC接收信號(hào)的外圍設(shè)備，并且接口裝置設(shè)置在外圍設(shè)備中。
17.根據(jù)權(quán)利要求2所述的接口裝置，其中設(shè)備包括一個(gè)主PC和一個(gè)用于向主PC發(fā)送信號(hào)和從主PC接收信號(hào)的外圍設(shè)備，并且接口裝置設(shè)置在外圍設(shè)備中。
18.根據(jù)權(quán)利要求3所述的接口裝置，其中設(shè)備包括一個(gè)主PC和一個(gè)用于向主PC發(fā)送信號(hào)和從主PC接收信號(hào)的外圍設(shè)備，并且接口裝置設(shè)置在外圍設(shè)備中。
全文摘要
在CPU中，當(dāng)經(jīng)過電纜從主PC提供電源時(shí)在一個(gè)外圍設(shè)備中實(shí)現(xiàn)的預(yù)定初始化處理結(jié)束之前的時(shí)間內(nèi)(也就是，在外圍設(shè)備能夠開始與主PC進(jìn)行數(shù)據(jù)通信之前的時(shí)間內(nèi))，斷開一個(gè)FET并且不把電源提供到一個(gè)收發(fā)器的電源供給元件。因此，即使外圍設(shè)備和主PC被電纜物理連接，沿信號(hào)線發(fā)送的數(shù)據(jù)信號(hào)也不會(huì)由收發(fā)器中繼到一個(gè)邏輯控制器，從而實(shí)際上能夠?qū)⑼鈬O(shè)備設(shè)置為一個(gè)關(guān)于主PC的偽非連接狀態(tài)。
文檔編號(hào)G06F13/14GK1424641SQ0215671
公開日2003年6月18日 申請(qǐng)日期2002年12月12日 優(yōu)先權(quán)日2001年12月13日
發(fā)明者星野勉, 杉田浩, 園部賢一, 高橋陽太, 江戶川和也, 金子智一 申請(qǐng)人:富士施樂株式會(huì)社