專利名稱：頻率調(diào)整裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于電路排列之頻率調(diào)整裝置。
在電路排列中，電流消耗通常依據(jù)電路排列目前所執(zhí)行的功能而定。在數(shù)字電路中，例如，乘法需要比簡單加法更多的電流。此處應(yīng)該考慮高電流消耗產(chǎn)生數(shù)字電路的加熱狀況，且因此必須小心確保電路排列在執(zhí)行特定功能時不會變得太熱。此外，電流消耗與電路排列運作的時脈頻率成正比。時脈頻率越高，電流消耗當(dāng)然也越高。
為避免電路的大加熱，因此已知系決定具最高的電流消耗之電路排列的功能，隨后確定，當(dāng)這些功能被執(zhí)行時，于該電流消耗之頻率不會超過允許的最大值。此被決定的頻率因此被指定為電路排列的最大操作頻率。但是，在電路排列的其它功能的情況中，較高的頻率，且因此整體較好的功率表現(xiàn)是可能的，不需要在處理中超過的最大允許電流消耗。
因此，本發(fā)明之一目的在于提供一主頻率調(diào)整電路，其藉由使用最大的可能頻率而使電路排列之最高可能功率為可能，不需要電路排列在處理中被加熱至不允許的大程度。依據(jù)本發(fā)明，此目的藉由具有測量電路排列實時電流消耗之電流測量裝置之電路排列之依電流消耗而定時脈供應(yīng)用之頻率調(diào)整電路，連接至電路排列之一時脈輸入之一可控制之時脈供應(yīng)電路，以及基于被測量之電流消耗驅(qū)動時脈供應(yīng)電路之一控制裝置，而達成，電路排列之電流消耗的增加造成時脈供應(yīng)電路之輸出的時脈頻率的降低效果。
此電路因此測量實時電流消耗，且基于后者，控制供應(yīng)給電路排列之時脈訊號的頻率。這確保電路排列總是在可能考慮可允許之電流消耗最大值之最大功率下操作。因此，最大可能功率總是可用，而不會使此電路排列被過度的大幅加熱而遭到危險。
在時脈供應(yīng)電路之有利修改中，后者具有一時脈產(chǎn)生器，其提供具有固定頻率的時脈訊號。一脈波濾波器被連接至該時脈產(chǎn)生器，該脈波濾波器可由該控制裝置驅(qū)動。為降低輸出至電路排列的時脈頻率，脈波濾波器濾除或壓抑由時脈產(chǎn)生器產(chǎn)生之時脈訊號之個別脈波。
本發(fā)明使用例示實施例解釋細(xì)節(jié)。在圖式中

圖1表示一依據(jù)本發(fā)明之頻率調(diào)整電路之方塊圖，以及圖2表示時脈供應(yīng)電路之較多細(xì)節(jié)。
圖1說明依據(jù)本發(fā)明之頻率調(diào)整電路之方塊圖。電路排列1具有電壓供應(yīng)輸入10以及時脈輸入11。電壓供應(yīng)輸入10連接至操作電壓UB。由電路排列1使用之電流I由一電流測量裝置2測量。一控制裝置3轉(zhuǎn)換電流測量裝置2之測量結(jié)果為時脈供應(yīng)電路4之一控制訊號。因此，此控制裝置連接至?xí)r脈供應(yīng)電路4之一控制輸入5。時脈供應(yīng)電路之時脈輸出6依次連接至電路排列1之時脈輸入11。
當(dāng)電路排列1中進行具有高電流要求的計算運算時，這由電流測量裝置2偵測，并假設(shè)這產(chǎn)生最大允許電流被超過，控制裝置3以準(zhǔn)備給電路排列1使用之時脈頻率被降低之方式時脈頻率而驅(qū)動時脈供應(yīng)電路4。因為電路排列1所用以運作之時脈頻率的降低，其電流消耗也降低，其由測量裝置2所偵測。因此，由時脈電路所提供之時脈頻率再次增加，因此在任何時間存在可用的最大可能時脈頻率。
時脈供應(yīng)器之更詳細(xì)說明表示于圖2。因此，此時脈供應(yīng)電路具有一時脈產(chǎn)生器7，其產(chǎn)生一固定最大內(nèi)部頻率。此外，其具有一脈波濾波器8，其連接至控制輸入5以及時脈輸出6。為降低時脈頻率，如參照圖1所述，由時脈產(chǎn)生器7所產(chǎn)生的時脈訊號的個別脈波被壓抑，其導(dǎo)致時脈頻率之整體降低。
參考標(biāo)號表1 電路排列2 電流測量裝置3 控制裝置4 時脈供應(yīng)電路5 控制輸入6 時脈訊號輸出7 時脈產(chǎn)生器8 脈波濾波器10電壓供應(yīng)輸入11時脈輸入
權(quán)利要求
1.一種頻率調(diào)整電路，用于一電路排列之依電流消耗而定之時脈供應(yīng)，具有一電流測量裝置(2)，用以測量該電路排列(1)之實時電流消耗；一可控制的時脈供應(yīng)電路(4)，其可被連接至該電路排列(1)之一時脈輸入(11)；以及一控制電路(3)，用以基于該被測量之電流消耗而驅(qū)動該時脈供應(yīng)電路(4)，該電路排列(1)中之電流消耗的增加產(chǎn)生該時脈供應(yīng)電路之該輸出(6)之時脈頻率中的降低效應(yīng)。
2.如申請專利范圍第1項之頻率調(diào)整電路，特征在于該時脈供應(yīng)電路(4)具有一時脈產(chǎn)生器(7)且個別的時脈脈波可被濾除以便降低時脈頻率。
3.如申請專利范圍第1或2項之頻率調(diào)整電路，特征在于由該電流測量裝置(2)所測量的電流由比較裝置而準(zhǔn)備一可定義的臨界值。
全文摘要
本發(fā)明系關(guān)于一種頻率調(diào)整電路，用于一電路排列之依電流消耗而定之時脈供應(yīng)。該頻率調(diào)整電路具有一電流測量裝置(2)用以測量該電路排列(1)之實時電流消耗，一可控制的時脈供應(yīng)電路(4)可被連接至該電路排列(1)之一時脈輸入(11)，以及一控制電路(3)用以基于該被測量之電流消耗而驅(qū)動該時脈供應(yīng)電路(4)，該電路排列(1)中之電流消耗的增加產(chǎn)生該時脈供應(yīng)電路之該輸出(6)之時脈頻率中的降低效應(yīng)。此電路確保最大的允許電流消耗不被超過，但同時電路的最大功率藉由最大時脈頻率而有可能。
文檔編號G06F1/32GK1507585SQ02809399
公開日2004年6月23日 申請日期2002年4月8日 優(yōu)先權(quán)日2001年5月4日
發(fā)明者H·塞德拉克, O·克奈弗勒, U·維德, 高煦偉, H 塞德拉克, 胃ダ 申請人:因芬尼昂技術(shù)股份公司