專利名稱：通信硬件模塊之間的高速串行數(shù)據(jù)傳輸?shù)闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及用于進(jìn)行高速數(shù)據(jù)通信的系統(tǒng)、方法、協(xié)議、裝置，并涉及到其中的軟件。更具體地，本發(fā)明涉及到根據(jù)差分串行網(wǎng)際協(xié)議(IP)在通信硬件之間的數(shù)字?jǐn)?shù)據(jù)傳輸。因此，本發(fā)明的總體目標(biāo)是提供具有這個(gè)特征的新穎系統(tǒng)、方法、裝置及軟件。
背景技術(shù)：
近年來(lái)，隨著信息時(shí)代的到來(lái)，為了滿足以前所未有的速度增加的對(duì)快速傳輸不斷增加的信息傳輸選擇的要求，數(shù)字通信硬件發(fā)展的更加復(fù)雜而且專用化。例如，典型的現(xiàn)代通信系統(tǒng)中可能包括一個(gè)或多個(gè)信號(hào)接收機(jī)、解碼器、調(diào)制器、數(shù)據(jù)服務(wù)器、視頻流服務(wù)器、交易、賬單及條件訪問(wèn)處理器、通信控制器與/或?qū)拵襟w路由器。在對(duì)數(shù)據(jù)流進(jìn)行復(fù)用時(shí)，或者在對(duì)已經(jīng)被復(fù)用的數(shù)據(jù)流進(jìn)行再次復(fù)用時(shí)，寬帶媒體路由器與/或傳輸多路復(fù)用器尤為重要，并得到廣泛應(yīng)用。特別地，將寬帶媒體路由器用來(lái)處理多路傳輸流，例如經(jīng)MPEG2(運(yùn)動(dòng)圖像專家組)編碼的時(shí)頻流，并因此將其用于產(chǎn)生視頻儀器如數(shù)字電視、個(gè)人多用記錄器(PVR)等等的輸出流。寬帶媒體路由器能提供的處理功能包括(例如)代碼轉(zhuǎn)換、插入廣告、增加IP條件數(shù)據(jù)(ipportunistic data)、對(duì)接收到的業(yè)務(wù)進(jìn)行重新復(fù)用以提供新的信道調(diào)節(jié)(channel line-up)，等等。由于這些特征，使這類路由器成為現(xiàn)代數(shù)字通信系統(tǒng)中的重要裝置，而在這些通信系統(tǒng)中，常規(guī)的路由器對(duì)信息傳輸?shù)乃俾十a(chǎn)生嚴(yán)重的限制。
典型情況下，寬帶媒體路由器包括不同的硬件部件，由于必須在這些不同的部件間進(jìn)行信號(hào)的通信，必須將這些硬件連接起來(lái)以進(jìn)行通信。典型情況下，用底板(backplane)將這些部件進(jìn)行連接，底板是用來(lái)將這些安放在機(jī)架或底盤(pán)內(nèi)的支架上的部件進(jìn)行互連的電路板。對(duì)于以特殊方式對(duì)部件進(jìn)行互連從而獲得希望的功能而言，定制的底板設(shè)計(jì)方法已經(jīng)成為典型的解決方案。這些定制設(shè)計(jì)方法將分立硬件組合起來(lái)在由底板連接的不同部件(例如電路板)之間以并聯(lián)方式發(fā)送數(shù)據(jù)。盡管在某種程度上效率較高，但這些常規(guī)設(shè)計(jì)方法成本高昂，而且是單獨(dú)用途的解決方案，因此既沒(méi)有效率又不會(huì)節(jié)省成本。此外，它們的帶寬受到限制，這給使用它們的系統(tǒng)帶來(lái)限制。
因此，在該技術(shù)領(lǐng)域中，存在對(duì)這樣的新型方法、系統(tǒng)和裝置的需求，其中可以回避常規(guī)底板設(shè)計(jì)方法以及與其相關(guān)的分立硬件中涉及的現(xiàn)有技術(shù)要求，也可以避免由此帶來(lái)的限制。本發(fā)明提供了具有上述及其它優(yōu)點(diǎn)的解決方案。

發(fā)明內(nèi)容
對(duì)于在通信硬件間串行傳輸數(shù)字?jǐn)?shù)據(jù)而言，通過(guò)提供高速網(wǎng)際協(xié)議通信系統(tǒng)(例如傳輸多路復(fù)用器)，本發(fā)明的一個(gè)形式滿足了上述需求，并克服了相關(guān)技術(shù)中上述的以及其它不足。系統(tǒng)中包含一個(gè)機(jī)架亦即通過(guò)機(jī)架連結(jié)在一起進(jìn)行通信的多個(gè)電路板。在機(jī)架中容納有多個(gè)電路板和一塊底板(或者中間板)，底板上帶有控制數(shù)據(jù)總線和串行信息數(shù)據(jù)總線，用來(lái)將多個(gè)電路板連結(jié)在一起進(jìn)行通信。多個(gè)電路保中包括一塊輸入板，作用是接收并行數(shù)據(jù)流并向串行數(shù)據(jù)總線上發(fā)送差分串行數(shù)據(jù)流。輸入板中帶有串行器，作用是將處理過(guò)的并行數(shù)據(jù)流轉(zhuǎn)換為串行數(shù)據(jù)流，輸入板中還帶有發(fā)送器，作用是將串行數(shù)據(jù)流發(fā)送到機(jī)架中的串行數(shù)據(jù)總線上。系統(tǒng)還有至少一塊帶有串行數(shù)據(jù)接收器以及解串器的其它電路板。接收器最好從串行數(shù)據(jù)總線與帶有時(shí)鐘恢復(fù)功能的解串器上接收串行數(shù)據(jù)流。然后，根據(jù)通過(guò)控制數(shù)據(jù)總線接收到的控制信號(hào)將接收到的串行數(shù)據(jù)流轉(zhuǎn)換為輸出數(shù)據(jù)流。
在本發(fā)明的多個(gè)優(yōu)選實(shí)施例中，通信系統(tǒng)可以是傳輸多路復(fù)用器，其中，在通信硬件之間通過(guò)串行數(shù)據(jù)總線傳輸?shù)拇袛?shù)據(jù)包括經(jīng)MPEG2編碼的數(shù)據(jù)包。在這個(gè)實(shí)施例中，每個(gè)數(shù)據(jù)包中最好包括帶有目標(biāo)媒體加速器數(shù)據(jù)的頭、MPEG2數(shù)據(jù)包以及帶有時(shí)戳的注腳。
作為本發(fā)明的優(yōu)選特征，發(fā)送器可以是低壓差分信號(hào)發(fā)送器，接收機(jī)可以是低壓差分信號(hào)接收器，數(shù)據(jù)可以從發(fā)送起到接收器間進(jìn)行單向傳輸。
在本發(fā)明的這些優(yōu)選實(shí)施例中的某些內(nèi)，輸入板可以帶有(例如)十一個(gè)低壓差分信號(hào)發(fā)送器，其它電路板可以帶有(例如)四個(gè)低壓信號(hào)接收器。本發(fā)明的系統(tǒng)中這種特殊結(jié)構(gòu)可以使從輸入板傳送給其它電路板的串行數(shù)據(jù)流的速率至少達(dá)到大約324Mbps。在替代實(shí)施例中，可以在每個(gè)電路板中使用多達(dá)十二個(gè)發(fā)送器以及十二個(gè)接收器。
在本發(fā)明的某些實(shí)施例中，一些連接起來(lái)進(jìn)行通信的電路板可以是變碼器板，其上帶有低壓差分信號(hào)接收器，用于通過(guò)串行數(shù)據(jù)總線接收串行數(shù)據(jù)流，還帶有媒體加速器處理器，用于產(chǎn)生輸出的數(shù)據(jù)流。其它電路板可以是時(shí)分多路復(fù)用器板，其上帶有至少一個(gè)加速媒體處理器以及至少一個(gè)低壓信號(hào)接收器，用于通過(guò)串行數(shù)據(jù)總線接收串行數(shù)據(jù)流。本發(fā)明的某些實(shí)施例還可以包括CPU板，它通過(guò)控制數(shù)據(jù)總線連接到輸入板上進(jìn)行通信。本發(fā)明的輸入板還可以用現(xiàn)場(chǎng)可編程門(mén)陣列實(shí)現(xiàn)，它的功能包括執(zhí)行包標(biāo)識(shí)符濾波、執(zhí)行包標(biāo)識(shí)符混疊、判斷向哪里發(fā)送或傳送串行數(shù)據(jù)。
根據(jù)本發(fā)明的方法實(shí)施例，提供的方法的作用是利用網(wǎng)際協(xié)議底板在支架內(nèi)的電路板間實(shí)現(xiàn)數(shù)字包通信?？梢允褂么胁罘謪f(xié)議進(jìn)行包通信。與相關(guān)技術(shù)中可能達(dá)到的速率相比，這為包的傳輸提供了更高的速率。
本發(fā)明的其它裝置實(shí)施例可以包括高速網(wǎng)際協(xié)議底板(或中間板)，用于將一個(gè)輸入板與至少一個(gè)其它電路板形成連接進(jìn)行通信。在這些實(shí)施例中，底板中最好包括cPCI控制數(shù)據(jù)總線，用于向其它電路板發(fā)送控制數(shù)據(jù)，還應(yīng)包括串行數(shù)據(jù)總線，作用是從輸入板向其它電路板串行發(fā)送內(nèi)容數(shù)據(jù)，其中，控制數(shù)據(jù)總線以及串行數(shù)據(jù)總線包含獨(dú)立的通信路徑，將輸入板與其它電路板連接在一起。
本發(fā)明還包括在通信硬件之間串行傳輸數(shù)字?jǐn)?shù)據(jù)的方法。本發(fā)明的這些方法實(shí)施例中的某些包括通過(guò)控制數(shù)據(jù)總線以及串行信息數(shù)據(jù)總線將通信硬件連接進(jìn)行通信，接收并行數(shù)據(jù)流，將并行數(shù)據(jù)流進(jìn)行串行編碼，將串行數(shù)據(jù)流發(fā)送到串行數(shù)據(jù)總線上，通過(guò)串行數(shù)據(jù)總線接收串行數(shù)據(jù)流以及根據(jù)通過(guò)控制數(shù)據(jù)總線接收的控制信號(hào)將接收到的串行數(shù)據(jù)流轉(zhuǎn)換為輸出數(shù)據(jù)流。
自然，本發(fā)明的上述方法尤其適用于使用上述的本發(fā)明的裝置。類似地，本發(fā)明的裝置實(shí)施例很好地適用于執(zhí)行上文提及的發(fā)明方法。
對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員，通過(guò)下面介紹的優(yōu)選實(shí)施例、權(quán)利要求書(shū)以及附圖，本發(fā)明的許多其它優(yōu)點(diǎn)和特點(diǎn)將變得更為清晰。


參考附圖，將對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)說(shuō)明，其中相同的數(shù)字代表相同的步驟與/或結(jié)構(gòu)。其中圖1為表示根據(jù)本發(fā)明的傳輸多路復(fù)用器的應(yīng)用的示意圖，圖示了TMX以及多個(gè)其它裝置；圖2為表示用于根據(jù)本發(fā)明一個(gè)實(shí)施例的TMX底板中的典型數(shù)據(jù)傳輸方案的示意圖；圖3為表示根據(jù)本發(fā)明優(yōu)選實(shí)施例的典型TMX內(nèi)的網(wǎng)際協(xié)議(IP)總線的應(yīng)用的框圖；圖4為表示在圖2所示的TMX內(nèi)使用的底板中的連接器上的IP路由的示意圖；圖5示意了用于圖2所示的TMX的IP總線，具體而言包括在較大的機(jī)架中的輸入(INP)板、變碼器(TRC)與/或多路復(fù)用器(MUX)板、中央處理單元(CPU)板以及熱交換控制器(HSC)板；圖6對(duì)用于如圖5所示的、根據(jù)本發(fā)明一個(gè)替代實(shí)施例的較小的機(jī)架內(nèi)的IP總線進(jìn)行概述；圖7為根據(jù)本發(fā)明優(yōu)選實(shí)施例的TMX的高級(jí)框圖(high-levelblock diagram)；圖8為典型的輸入處理器扳的框圖，它可以用在如圖7所示的TMX中；圖9示意了用于本發(fā)明優(yōu)選實(shí)施例的數(shù)據(jù)包結(jié)構(gòu)，該包中包括路由頭(1字節(jié))、MPEG2包(188字節(jié))以及后綴時(shí)間戳(4字節(jié))；圖10為輸入處理器的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)實(shí)現(xiàn)的功能框圖；圖11示意了用于本發(fā)明的輸入處理器的典型PID表；圖12表示用于本發(fā)明的輸入處理器的內(nèi)存訪問(wèn)方案實(shí)例以及內(nèi)存劃分；圖13為帶有根據(jù)本發(fā)明的優(yōu)選實(shí)施例的低壓差分信號(hào)(LVDS)接收機(jī)的變碼器板的框圖。
具體實(shí)施例方式
圖1為表示發(fā)明中TMX 20典型應(yīng)用的高級(jí)系統(tǒng)框圖，與TMX 20一起畫(huà)出的還有控制系統(tǒng)以及許多其它裝置。TMX系統(tǒng)可以使用(例如)摩托羅拉計(jì)算機(jī)集團(tuán)(MCG)的機(jī)箱CPX8216IP，或者是滿足低端需要的定制的CPX1205IP機(jī)箱。CPX8216IP是一個(gè)16插槽12RU的機(jī)箱，CPX1205IP是一個(gè)5插槽3RU的機(jī)箱。CPX8216IP的底板具有一個(gè)可取的特點(diǎn)，即它包括兩個(gè)區(qū)域(domain)，因此可以完全實(shí)現(xiàn)1∶1的冗余。CPX8216IP與CPX1205IP都是緊湊的PCI機(jī)箱。它們都適用于深度為18”的機(jī)架，可以從前面或后面插卡，可以安裝AC或DC電源模塊。
如圖2、3與7所示，這些機(jī)箱中的每一個(gè)都包括底板30(或者更具體地說(shuō)，包括被稱為中間板的特殊類型底板)，帶有兩條獨(dú)立的通信總線。它們是(i)緊湊PCI(cPCI)(總線32)，它是64位寬的總線，運(yùn)行速度為33MHz；(ii)串行IP互連(總線34)。IP總線34可以是單向總線或雙向總線，在總線上可以高達(dá)1GHz的速率將數(shù)據(jù)發(fā)往任何電路板或從中接收數(shù)據(jù)。圖5中示意了一種用于8216IP機(jī)箱的優(yōu)選結(jié)構(gòu)。在這個(gè)實(shí)施例中，位于8216IP機(jī)箱中心的四個(gè)插槽優(yōu)選地容納兩個(gè)主CPU板以及兩個(gè)熱交換控制器(HSC)板46。HSC板46用于兩個(gè)主要目的(i)橋接兩個(gè)PCI域，從而呈現(xiàn)為一個(gè)12插槽PCI總線(而不是像冗余的情況那樣呈現(xiàn)為兩個(gè)6插槽PCI總線)；(ii)提供熱交換功能。也可以使用本發(fā)明范圍內(nèi)的其它結(jié)構(gòu)。例如，可以在8216IP機(jī)箱中安裝單個(gè)CPU板。
如上所述，8216IP機(jī)箱與CPX1205IP機(jī)箱中的每一個(gè)都帶有兩條獨(dú)立的通信路徑；也就是說(shuō)，cPIC總線32的作用是用于配置與控制，并將壓縮碼流傳送到MUX 60；IP互連總線34，通過(guò)該總線可以把接收到的數(shù)據(jù)發(fā)送給任何電路板，例如具有代表性的變碼器卡(TRC)70’或MUX卡60’。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，為了將MPEG2包傳送給任意板上的任意處理器，最好將IP互連總線34用于傳送MPEG2包。這最好通過(guò)使用被稱為SerDes的裝置族實(shí)現(xiàn)，它們可以對(duì)數(shù)據(jù)進(jìn)行串行編碼及解串。串行器與解串器(它們包括在解串器端的時(shí)鐘恢復(fù))的作用是使穿過(guò)底板30的串行鏈路能夠?qū)?shù)據(jù)從一塊板傳給另一塊板。特定的優(yōu)選實(shí)施例中使用了串行器/解串器對(duì)，它們的串行鏈路是低壓差分信號(hào)(LVDS)。如同圖6所指出的，系統(tǒng)將對(duì)穿越底板30的固定位置進(jìn)行限定，它能夠容納輸入板(例如輸入板50’)。優(yōu)選地，將其余的可用插槽或位置保留給TRC或MUX卡(70’與60’)。輸入板50’上安裝有串行器54，而TRC及MUX卡(70’與60’)上安裝有解碼器(分別為74和64)和多個(gè)媒體加速處理器。可以將任意的輸入包傳送給任意目標(biāo)卡上的任意目標(biāo)媒體加速處理器(MAP)(例如66或76)。為了對(duì)這個(gè)傳遞信息的流程進(jìn)行控制，前面提及的兩個(gè)優(yōu)選機(jī)箱都能夠容納CPU卡40，例如基于Motorola 750 PowerPC的CUP卡(具體參見(jiàn)圖4及7)。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，也可能使用其它實(shí)現(xiàn)方式。
圖4表示CPX8216IP底板中的連接器上的IP路徑的示意圖。如此圖所示，每個(gè)連接都包括兩個(gè)差分對(duì)；接收端(Rx)與發(fā)送端(Tx)，相鄰的兩個(gè)插槽之間以及插槽自身上有點(diǎn)對(duì)點(diǎn)連接。此外，由兩個(gè)差分對(duì)穿越底板30，作用是將公共時(shí)鐘參考47與同步信號(hào)48發(fā)送到每塊板上，從而可以保持系統(tǒng)的同步。
由于8216IP底板被設(shè)計(jì)為用于以太網(wǎng)連接，在優(yōu)選實(shí)施例中僅需要使用可用互連中的一部分(即發(fā)送線)。這是由于如下事實(shí)即在本發(fā)明的一個(gè)優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)傳輸是單向進(jìn)行的。根據(jù)本發(fā)明，可以使用LVDS發(fā)送器54與接收器64和74取代以太網(wǎng)鏈路。這也使得在板間實(shí)現(xiàn)了更高的有效負(fù)載數(shù)據(jù)速率鏈路。為了降低成本，可以將插槽S1到S4指定給如圖5所示的輸入處理器(INP)板50’，而8216IP機(jī)箱內(nèi)其余的插槽S5-S6與S11-S16可以容納TRC或MUX板70’或60’。每個(gè)INP板50’中最好包括多個(gè)(例如十一個(gè))LVDS發(fā)送器54，而每個(gè)TRC或MUX板70’或60’中最好包括更少數(shù)目(例如四個(gè))的LVDS接收器74或64。在發(fā)送器與接收器之間，最好使用帶有相關(guān)的起始和終止位的十比特?cái)?shù)據(jù)總線傳輸數(shù)據(jù)。當(dāng)時(shí)鐘速率為27MHz時(shí)，它可以產(chǎn)生的數(shù)據(jù)傳輸速率為324Mbps(12比特X27MHz＝324MHz)。在下文中，結(jié)合圖13，將對(duì)這種配置的結(jié)構(gòu)與功能進(jìn)行更詳細(xì)的討論。
1205IP機(jī)箱中的底板可以提供上述8216IP機(jī)箱的許多特點(diǎn)。例如，由于圖6中的1205IP底板被設(shè)計(jì)為用于以太網(wǎng)連接，在優(yōu)選實(shí)施例中僅需要使用可用互連中的一部分(即發(fā)送線)。這也是由于如下事實(shí)即在優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)傳輸是單向進(jìn)行的。為了在兩個(gè)板之間實(shí)現(xiàn)更高的有效負(fù)載數(shù)據(jù)速率鏈路(例如216Mbps)，可以使用LVDS發(fā)送器54與接收器74或64取代以太網(wǎng)鏈路。雖然優(yōu)選地將插槽S1’指定為容納INP板50’，插槽S2’或插槽S3’的每一個(gè)都可以容納INP、TRC或MUX板(50’、70’或60’)中的一個(gè)。最后，插槽S4’可以容納TRC或MUX板70’或60’。
在圖7種提供了優(yōu)選TMX的高級(jí)框圖。TMX可以服務(wù)于多種用途，例如高清晰度(HD)電視與標(biāo)準(zhǔn)清晰度(SD)電視加/去(Add/Drop)多路復(fù)用、廣告插入、IP數(shù)據(jù)處理以及加密。由TMX 20接收到的輸入信號(hào)22可以具有許多廣為熟知并被廣泛應(yīng)用的格式。這些輸入信號(hào)格式包括(例如)ASI、DHEI與DS3。盡管系統(tǒng)中可以使用的信號(hào)輸入及輸出的路數(shù)和類型只不過(guò)是選擇設(shè)計(jì)方案的一個(gè)因素，當(dāng)使用上述優(yōu)選機(jī)箱時(shí)，系統(tǒng)中可以支持多達(dá)四十路ASI輸入。輸出數(shù)據(jù)流的格式可以是下列格式的任意組合ASI、DS3、SMPTE-310M或DHEI。
圖8中示意了輸入處理器INP 50’的典型實(shí)現(xiàn)。輸入處理器(INP)50’的主要功能是接收多個(gè)數(shù)據(jù)流(例如多達(dá)10路MPEG2數(shù)據(jù)流)，執(zhí)行包標(biāo)識(shí)符(PID)濾波和混疊，根據(jù)主CPU板通過(guò)控制總線提供的配置數(shù)據(jù)判斷將數(shù)據(jù)傳送到哪里進(jìn)行處理。在圖8所示的實(shí)現(xiàn)方案中，INP卡50’通過(guò)LVDS驅(qū)動(dòng)器與串行總線34將TRC或MUX板作為目的，通過(guò)PCI總線將CUP作為目的。盡管典型的輸入數(shù)據(jù)包長(zhǎng)度為188字節(jié)，輸出包的長(zhǎng)度最好為193字節(jié)，并包含三個(gè)部分1個(gè)目的MAP處理器字節(jié)+188字節(jié)的內(nèi)容數(shù)據(jù)包+4字節(jié)的時(shí)間戳。每個(gè)目的MAP與/或MUX所支持的最大數(shù)據(jù)速率為324Mbps。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，其它實(shí)現(xiàn)方案也是可能的。
現(xiàn)在轉(zhuǎn)到圖9，本圖示意了優(yōu)選數(shù)據(jù)傳輸包80的結(jié)構(gòu)。根據(jù)本發(fā)明，在接收到的數(shù)據(jù)中濾除空包，在寫(xiě)入SRAM前，將其送入先入先出(FIFO)(存儲(chǔ)器)中進(jìn)行速率轉(zhuǎn)換。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，出于路由與加時(shí)戳的目的，在每個(gè)內(nèi)容數(shù)據(jù)包80(在圖9中的情況內(nèi)，為MPEG2數(shù)據(jù)包)上都安排了頭82與腳注(footer)86。例如，193字節(jié)的包中的第一個(gè)字節(jié)(目的映射字節(jié))被用作頭32，它的作用是將接收數(shù)據(jù)包的變碼器或復(fù)用器上的特定處理器指定為目的。例如，腳注86中包含四個(gè)字節(jié)對(duì)象，它緊隨內(nèi)容數(shù)據(jù)包之后，且被用作時(shí)間戳。在接收板處理該時(shí)間戳，以修正程序時(shí)鐘參考(PCR)。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，其它實(shí)現(xiàn)方案也是可能的。
圖10為優(yōu)選輸入處理器50的結(jié)構(gòu)框圖。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，其它實(shí)現(xiàn)方案也是可能的，在這個(gè)有代表性的實(shí)施方案中，用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)與SRAM內(nèi)存實(shí)現(xiàn)了處理器50。如圖10中的實(shí)施例所示，采用了(最好)帶有十個(gè)輪輻的SRAM堆棧輪(wagonwheel)90內(nèi)存訪問(wèn)方案，以54MHz的優(yōu)選時(shí)鐘速率運(yùn)行。下表1列出了一些支持的輸入數(shù)據(jù)速率。
表1

在優(yōu)選FPGA中，對(duì)于并非所有輸入端都接收信號(hào)的情況，堆棧輪無(wú)需從頭到尾遍歷，從而可以獲得更高的數(shù)據(jù)速率。在這種情況下，只需對(duì)堆棧輪中與每個(gè)有效輸入對(duì)應(yīng)的那部分進(jìn)行遍歷。每個(gè)端口的緩沖器大小可以包括(例如)512個(gè)包。由于每次內(nèi)存訪問(wèn)最好為32字節(jié)寬，SRAM最好在包的邊界進(jìn)行操作，在每次讀或?qū)懖僮鞯倪^(guò)程中，可以傳輸196個(gè)字節(jié)。考慮到十個(gè)輸入都有效的情況，對(duì)于每個(gè)端口，寫(xiě)操作將需要四十九個(gè)54MHz周期，而讀操作則需要五十四個(gè)54MHz周期，完成堆棧輪的遍歷需要乘以十(1030個(gè)周期)，從而向每一個(gè)端口的SRAM寫(xiě)入或從中讀出196個(gè)字節(jié)。
當(dāng)從包內(nèi)存SAM中讀出數(shù)據(jù)時(shí)，通過(guò)訪問(wèn)PID表格SRAM來(lái)確定PID混疊、目的板以及用于要處理的包的目的MAP。CPU通過(guò)PCI總線對(duì)SRAM進(jìn)行配置。在圖11中表示了對(duì)每個(gè)地址位置的定義，將在下文中對(duì)其進(jìn)行討論。實(shí)際的包內(nèi)存可以按照?qǐng)D12所示的方式進(jìn)行劃分。
現(xiàn)在轉(zhuǎn)到圖11，本圖示意了根據(jù)本發(fā)明的輸入板PID表格110的實(shí)例。如圖所示，PID表格110中的每個(gè)入口都包括用于CPU、MAP目的、插槽目的以及13比特MPEG2包PID混疊的高與低優(yōu)先級(jí)隊(duì)列。在工作中，INP 50使用這個(gè)數(shù)據(jù)，以多種方法中的任意一種，將包通過(guò)傳輸復(fù)用器進(jìn)行傳送。例如，可以將數(shù)據(jù)送往單獨(dú)插槽或許多插槽、單獨(dú)MAP或許多MAP，與/或CPU中。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，其它實(shí)現(xiàn)方案也是可能的。
在圖12中，示意了訪問(wèn)內(nèi)存的典型方法120以及內(nèi)存的劃分。根據(jù)本發(fā)明，使用串聯(lián)的端口號(hào)碼以及PID號(hào)碼訪問(wèn)內(nèi)存位置，對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)及檢索。對(duì)于這個(gè)系統(tǒng)，地址中的高四位代表端口，而較低13位代表PID。因此，地址字段為17比特地址字段。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，其它尋址方案也是可能的。
圖13中示意了根據(jù)本發(fā)明一個(gè)實(shí)施例的變碼器(TRC)70。如本圖所示，TRC 70的基本功能是接收四路LVDS數(shù)據(jù)流，并將這些流發(fā)送給五個(gè)MAP處理器76的一個(gè)。如上所述，在這個(gè)實(shí)施例中，TRC 70接收到的數(shù)據(jù)包長(zhǎng)度最好為193字節(jié)包括1字節(jié)的目的MAP標(biāo)識(shí)符、188字節(jié)的MPEG2內(nèi)容包與4字節(jié)的時(shí)間戳。在特定的優(yōu)選實(shí)施例中，通過(guò)在TRC 70的一個(gè)MAP處理器上駐留的此功能寫(xiě)入代碼，而將其它四個(gè)MAP用作變碼器，則可以將TRC配置為改進(jìn)的MUX卡。為了降低成本，TRC 70還可一帶有一個(gè)與它相連的ROM。這可以使TRC成為整個(gè)系統(tǒng)的主時(shí)鐘(將參考時(shí)鐘(27/4MHz)注入底板)，還可以使時(shí)戳同步信號(hào)根據(jù)它終端的計(jì)數(shù)對(duì)所有電路板進(jìn)行同步。通過(guò)數(shù)字控制振蕩器(NCO)從44.736MHz的時(shí)鐘獲取DHEI頻率及27MHz頻率。在替代實(shí)施例中，沒(méi)有將TRC配置為主時(shí)鐘發(fā)生器。在這個(gè)替代實(shí)施例中，系統(tǒng)從底板接受27/4MHz時(shí)鐘以及時(shí)戳同步信號(hào)，并將它的時(shí)戳計(jì)數(shù)器同步到這個(gè)頻率上。
現(xiàn)在參考圖13，此圖表示MAP處理器76，它可以通過(guò)PCI總線接受代碼下載、配置及量化，并提供狀態(tài)與緩沖器特性。MAP處理器中的每一個(gè)都能夠根據(jù)常規(guī)的變碼算法對(duì)視頻包進(jìn)行代碼轉(zhuǎn)換，從而對(duì)輸出數(shù)據(jù)流進(jìn)行壓縮。在如圖13所示的優(yōu)選變碼器實(shí)現(xiàn)方案中，MAP緩沖器使任何相關(guān)的音頻或數(shù)據(jù)基本流產(chǎn)生延遲，從而可以把它們與經(jīng)變碼的視頻數(shù)據(jù)組合到一起。根據(jù)本發(fā)明的這個(gè)特點(diǎn)，在已經(jīng)對(duì)視頻(數(shù)據(jù))完成變碼后(而且已經(jīng)執(zhí)行其它處理，例如插入廣告)，通過(guò)PCI將再次合成的碼流發(fā)送給MUX MAP。
現(xiàn)在應(yīng)該理解的是，在使用能夠獲得高數(shù)據(jù)傳輸速率的串行差分協(xié)議的機(jī)箱中，本發(fā)明提供了使用網(wǎng)際協(xié)議底板在板間傳輸數(shù)字包(例如MPEG2包)的裝置與方法。因此，對(duì)于將數(shù)字包(例如MPEG2包)傳送給穿越底板的目的處理引擎的問(wèn)題，本發(fā)明提供了解決方案。此外，本發(fā)明的解決方案避免了現(xiàn)有技術(shù)中的要求用常規(guī)底板設(shè)計(jì)以及分離硬件來(lái)在板間以并聯(lián)方式發(fā)送數(shù)據(jù)。取而代之的是，本發(fā)明使用了專門(mén)用于從機(jī)箱內(nèi)任意插槽到任意插槽進(jìn)行IP數(shù)據(jù)通信的底板設(shè)計(jì)結(jié)構(gòu)。本發(fā)明還提供了新的協(xié)議，用來(lái)在板間串行傳送數(shù)據(jù)，從而提供了價(jià)廉的、可升級(jí)的、靈活的硬件解決方案，方案中最好使用具有高連接速度(例如324Mbps)的發(fā)送器/接收器對(duì)。通過(guò)將任意多路MPEG2傳輸流(例如十路)發(fā)送給任意多個(gè)板上的任意多個(gè)目的處理器，可以獲得最大的靈活性。
在公開(kāi)的一個(gè)實(shí)施例中，使用Motorola MCG 8216IP十六插槽機(jī)箱提供板到板的數(shù)據(jù)通路。這個(gè)優(yōu)選硬件解決方案使得數(shù)據(jù)包可以從輸入板上的多個(gè)輸入端中任一個(gè)發(fā)送到系統(tǒng)中任何其它板上的任意MPEG2處理引擎上。在輸入板上提供了低壓差分信號(hào)(LVDS)發(fā)射器，在其它板上提供了LVDS接收器。出于路由以及加時(shí)戳的目的，在每個(gè)數(shù)據(jù)包上最好安放頭與腳注。在如圖13所示的變碼器實(shí)施例中，由193字節(jié)包中的第一個(gè)字節(jié)提供頭，頭的作用是指定每個(gè)變碼器板上五個(gè)處理器中特定的一個(gè)作為目的。定制的腳注提供了時(shí)戳，它最好由整個(gè)193字節(jié)包的最末四個(gè)字節(jié)構(gòu)成。這個(gè)時(shí)戳可以從與兩塊卡(例如輸入處理器卡與變碼器卡)之間同步的獨(dú)立運(yùn)行的計(jì)數(shù)器(freerunning counter)中獲得。在接收端，使用第一個(gè)字節(jié)將內(nèi)容信息傳送給變碼器上的五個(gè)處理器中的一個(gè)，然后將其去除。接收板上的處理器使用最后四個(gè)字節(jié)中的時(shí)戳修正程序時(shí)鐘參考。這種硬件解決方案使系統(tǒng)的成本最低，并優(yōu)化了數(shù)據(jù)傳輸速度。機(jī)箱最好是改進(jìn)的緊湊PCI機(jī)箱，其中包含IP互連，并將指定的插槽用作串行互連，從而為其它重要任務(wù)釋放了PCI帶寬。
盡管用在此認(rèn)為是最實(shí)用的以及優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，需要理解的是，本發(fā)明并不限于共識(shí)的實(shí)施例，而是希望包含在不背離權(quán)利要求書(shū)的精神與范圍的情況下做出的多種修改和等效配置。例如，參考上面的說(shuō)明，應(yīng)該理解，本發(fā)明中對(duì)最佳的空間關(guān)系的描述(包括尺寸、材料、形狀、形式、功能與工作方式、組裝及使用)只是為了便于本領(lǐng)域內(nèi)的技術(shù)人員的理解，權(quán)利要求書(shū)中希望包含如圖所示的以及在本規(guī)范中進(jìn)行說(shuō)明的全部等效關(guān)系。因此，前述的內(nèi)容僅是對(duì)本發(fā)明的原則進(jìn)行的示意性的，并非無(wú)遺漏的說(shuō)明。
權(quán)利要求
1.一種用于在通信硬件間串行傳輸數(shù)字?jǐn)?shù)據(jù)的高速網(wǎng)際協(xié)議通信系統(tǒng)，其包括用于容納多個(gè)板的機(jī)箱，該機(jī)箱包括底板，該底板包含控制數(shù)據(jù)總線與串行有效數(shù)據(jù)總線，用于將多個(gè)板連接到一起進(jìn)行通信；所述多個(gè)板包括一輸入板，用于接收輸入的并行數(shù)據(jù)流，并將串行數(shù)據(jù)流發(fā)送到串行數(shù)據(jù)總線上，所述輸入板上包括串行器，用來(lái)將接收到的并行數(shù)據(jù)流轉(zhuǎn)換為差分串行數(shù)據(jù)流，還包括發(fā)送器，用于將串行數(shù)據(jù)流發(fā)送到穿行數(shù)據(jù)總線上；和所述多個(gè)板進(jìn)一步包括帶有串行數(shù)據(jù)接收器與解串器的至少一個(gè)其它板，所述接收器從串行數(shù)據(jù)總線上接收串行數(shù)據(jù)流，所述解串器根據(jù)通過(guò)所述控制數(shù)據(jù)總線接收到的控制信號(hào)來(lái)將接收到的串行數(shù)據(jù)流轉(zhuǎn)換為輸出數(shù)據(jù)流。
2.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，其中，所述通信系統(tǒng)包括傳輸多路復(fù)用器。
3.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，其中，在通信硬件間通過(guò)串行數(shù)據(jù)總線傳輸?shù)拇袛?shù)據(jù)包括經(jīng)MPEG2編碼的數(shù)據(jù)包，每個(gè)數(shù)據(jù)包中包括帶有目的MAP標(biāo)識(shí)符的頭、MPEG2數(shù)據(jù)包和帶有時(shí)戳的腳注。
4.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，其中所述發(fā)送器是低壓差分信號(hào)發(fā)射器；所述接收器是低壓差分信號(hào)接收器；和數(shù)據(jù)從所述發(fā)送器到所述接收器進(jìn)行單向傳輸。
5.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，其中所述輸入板包括十一個(gè)低壓差分信號(hào)發(fā)射器；和所述至少一個(gè)其它板包含四個(gè)低壓信號(hào)接收器。
6.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，其中從所述輸入板到所述至少一個(gè)其它板的串行數(shù)據(jù)傳輸?shù)乃俾手辽贋榧s324Mbps；和所述控制數(shù)據(jù)總線包括一cPCI數(shù)據(jù)總線。
7.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，其中，所述至少一個(gè)其它板為變碼器板，其包括帶有時(shí)鐘恢復(fù)的低壓差分信號(hào)接收器，用于通過(guò)串行數(shù)據(jù)總線接收串行數(shù)據(jù)流，還包括媒體加速處理器，用于產(chǎn)生輸出的數(shù)據(jù)流。
8.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，其中，所述至少一個(gè)其它板為時(shí)分多路復(fù)用板，其包括至少一對(duì)低壓信號(hào)接收器，用于通過(guò)串行數(shù)據(jù)總線接收串行數(shù)據(jù)流，還包括至少一個(gè)媒體加速處理器。
9.根據(jù)權(quán)利要求1所述的通信系統(tǒng)，其中，所述多個(gè)板進(jìn)一步包括CPU板，它通過(guò)所述控制數(shù)據(jù)總線連接到輸入板進(jìn)行通信。
10.根據(jù)權(quán)利要求9所述的通信系統(tǒng)，其中在所述通信硬件間通過(guò)所述串行數(shù)據(jù)總線傳輸?shù)拇袛?shù)據(jù)包括經(jīng)MPEG2編碼的數(shù)據(jù)包；所述多個(gè)板進(jìn)一步包括變碼器板，其包括低壓差分信號(hào)接收器，用于通過(guò)所述串行數(shù)據(jù)總線接收串行數(shù)據(jù)流，還包括媒體加速處理器，用于產(chǎn)生輸出的數(shù)據(jù)流；所述輸入板包括現(xiàn)場(chǎng)可編程門(mén)陣列，其包括用于如下操作的裝置執(zhí)行包標(biāo)識(shí)符濾波與混疊；向CPU提供與所述輸入數(shù)據(jù)流相關(guān)的信息；緩存所述經(jīng)編碼的數(shù)據(jù)包；將所述經(jīng)編碼的數(shù)據(jù)包發(fā)送給所述媒體加速器處理器。
11.一種用于在傳輸多路復(fù)用器內(nèi)串行傳送數(shù)字?jǐn)?shù)據(jù)的系統(tǒng)，其包括用于容納多個(gè)板的機(jī)箱，該機(jī)箱包括底板，其包含將至少一個(gè)輸入板與至少一個(gè)其它板連接到一起進(jìn)行通信的cPCI總線與串行數(shù)據(jù)總線；CPU板，其通信連接到所述cPCI總線，并為所述cPCI總線提供控制信號(hào)；所述輸入板對(duì)接收到的并行數(shù)據(jù)流做出響應(yīng)，將串行數(shù)據(jù)流發(fā)送到所述串行數(shù)據(jù)總線上，該輸入板上包括串行器，用來(lái)將接收到的并行數(shù)據(jù)流轉(zhuǎn)換為差分串行數(shù)據(jù)流，還包括低電壓差分發(fā)送器，用于將所述串行數(shù)據(jù)流發(fā)送到所述串行數(shù)據(jù)總線；和所述至少一個(gè)其它板包括串行數(shù)據(jù)接收器與解串器，所述接收器從所述串行數(shù)據(jù)總線接收串行數(shù)據(jù)流，所述解串器根據(jù)通過(guò)所述cPCI總線從CPU板接收到的控制信號(hào)來(lái)將所述接收到的串行數(shù)據(jù)流轉(zhuǎn)換為輸出數(shù)據(jù)流。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中，在所述輸入板與所述其它板間通過(guò)所述串行數(shù)據(jù)總線傳輸?shù)拇袛?shù)據(jù)包括經(jīng)MPEG2編碼的數(shù)據(jù)包，每個(gè)數(shù)據(jù)包中包括帶有目的MAP標(biāo)識(shí)符的頭、MPEG2數(shù)據(jù)包和帶有時(shí)戳的腳注。
13.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述接收器是帶有時(shí)鐘恢復(fù)的低壓差分信號(hào)接收器；和將數(shù)據(jù)從所述發(fā)送器到所述接收器進(jìn)行單向傳輸。
14.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述輸入板包括十一個(gè)低壓差分信號(hào)發(fā)射器；和所述至少一個(gè)其它板包括四個(gè)低壓信號(hào)接收器。
15.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中，所述至少一個(gè)其它板為變碼器板，其包括低壓差分信號(hào)接收器，用于通過(guò)所述串行數(shù)據(jù)總線接收串行數(shù)據(jù)流，還包括MAP，用于產(chǎn)生輸出的數(shù)據(jù)流。
16.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述系統(tǒng)包括至少兩個(gè)其它板，和所述輸入板進(jìn)一步包括用于接收多個(gè)輸入數(shù)據(jù)流的多個(gè)端口；用于對(duì)輸入流執(zhí)行包標(biāo)識(shí)符濾波和混疊的裝置；用于從所述輸入流中捕獲控制信息的裝置；用于對(duì)接收到所述多個(gè)輸入流做出響應(yīng)，通過(guò)所述串行數(shù)據(jù)總線將多個(gè)獨(dú)立串行數(shù)據(jù)流發(fā)送給所述至少一個(gè)其它板的裝置；用于緩存所述串行數(shù)據(jù)流從而降低數(shù)據(jù)堵塞發(fā)生概率的裝置。
17.一種用于在通信硬件間串行傳輸數(shù)字?jǐn)?shù)據(jù)的系統(tǒng)，其包括用于通過(guò)控制數(shù)據(jù)總線及串行數(shù)據(jù)總線將通信硬件連接起來(lái)進(jìn)行通信的裝置；用于接收并行數(shù)據(jù)流、對(duì)該并行數(shù)據(jù)流進(jìn)行串行編碼以及將所述串行數(shù)據(jù)流發(fā)送到所述串行數(shù)據(jù)總線上的裝置；和用于通過(guò)所述串行數(shù)據(jù)總線接收串行數(shù)據(jù)流、以及根據(jù)通過(guò)所述控制數(shù)據(jù)總線接收到的控制信號(hào)來(lái)將所述接收到的串行數(shù)據(jù)流轉(zhuǎn)換為輸出數(shù)據(jù)流的裝置。
18.根據(jù)權(quán)利要求17所述的系統(tǒng)，其中，通過(guò)所述串行數(shù)據(jù)總線傳輸?shù)拇袛?shù)據(jù)包括經(jīng)MPEG2編碼的數(shù)據(jù)包，每個(gè)數(shù)據(jù)包中包括帶有目的MAP標(biāo)識(shí)符的頭、MPEG2數(shù)據(jù)包和帶有時(shí)戳的腳注。
19.根據(jù)權(quán)利要求17所述的系統(tǒng)，其中所述用于發(fā)送的裝置中包括低壓差分信號(hào)發(fā)送器；所述用于接收串行數(shù)據(jù)流的裝置包括低壓差分信號(hào)接收器；和將所述串行數(shù)據(jù)從所述發(fā)送器到所述接收器進(jìn)行單向傳輸。
20.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中，用于接收串行數(shù)據(jù)流的裝置包括變碼器，該變碼器帶有低壓差分信號(hào)接收器，用于通過(guò)所述串行數(shù)據(jù)總線接收所述串行數(shù)據(jù)流，還帶有MAP，用于產(chǎn)生輸出的數(shù)據(jù)流。
21.一種用于將帶有串行器的輸入板與帶有串行數(shù)據(jù)接收器及解串器的另一個(gè)板連接起來(lái)進(jìn)行通信的高速網(wǎng)際協(xié)議底板，所述輸入板接收并行內(nèi)容數(shù)據(jù)并通過(guò)所述底板將串行內(nèi)容數(shù)據(jù)發(fā)送到所述其它板，所述其它板根據(jù)通過(guò)所述底板接收到的控制數(shù)據(jù)來(lái)將接收到的內(nèi)容數(shù)據(jù)轉(zhuǎn)換為輸出數(shù)據(jù)，該底板包括cPCI控制數(shù)據(jù)總線，用于將所述控制數(shù)據(jù)發(fā)送給所述其它板；和串行數(shù)據(jù)總線，用于把來(lái)自所述輸入板的內(nèi)容數(shù)據(jù)串行發(fā)送給所述其它板，其中，所述控制數(shù)據(jù)總線與串行數(shù)據(jù)總線中包括將所述輸入板與所述其它板連接到一起的獨(dú)立通信通道。
22.根據(jù)權(quán)利要求21所述的系統(tǒng)，其中，所述底板為T(mén)MX中間板，在所述輸入板與所述其它板間傳輸?shù)乃鰞?nèi)容數(shù)據(jù)包括經(jīng)MPEG2編碼的數(shù)據(jù)包，每個(gè)數(shù)據(jù)包中包括帶有目的MAP標(biāo)識(shí)符的頭、MPEG2數(shù)據(jù)包和帶有時(shí)戳的腳注。
23.一種用于在機(jī)箱內(nèi)的通信硬件間串行傳輸數(shù)字?jǐn)?shù)據(jù)的方法。該方法包括通過(guò)控制數(shù)據(jù)總線與串行內(nèi)容數(shù)據(jù)總線將通信硬件連接起來(lái)進(jìn)行通信；接收多個(gè)并行數(shù)據(jù)流；為所述多個(gè)并行數(shù)據(jù)流指定路由配制；根據(jù)所述路由配制對(duì)所述并行數(shù)據(jù)流進(jìn)行串行編碼；發(fā)送所述串行數(shù)據(jù)流到所述串行數(shù)據(jù)總線；通過(guò)所述串行數(shù)據(jù)總線接收所述串行數(shù)據(jù)流，通過(guò)所述控制數(shù)據(jù)總線接收所述控制數(shù)據(jù)；和根據(jù)經(jīng)所述控制數(shù)據(jù)總線接收到的控制數(shù)據(jù)將接所述收到的串行數(shù)據(jù)流轉(zhuǎn)換為輸出數(shù)據(jù)流。
24.根據(jù)權(quán)利要求23所述的通信系統(tǒng)，其中，所述串行數(shù)據(jù)包括經(jīng)MPEG2編碼的數(shù)據(jù)包，每個(gè)數(shù)據(jù)包中包括帶有目的MAP標(biāo)識(shí)符的頭、MPEG2數(shù)據(jù)包和帶有時(shí)戳的腳注。
25.根據(jù)權(quán)利要求23所述的通信系統(tǒng)，其中發(fā)送所述串行數(shù)據(jù)流包括發(fā)送低壓差分信號(hào)；接收所述串行數(shù)據(jù)流包括接收所述低壓差分信號(hào)；和所述串行數(shù)據(jù)是單向傳輸?shù)摹?br> 全文摘要
本發(fā)明公開(kāi)了一種變碼器多路復(fù)用器，其使用串行差分協(xié)議在機(jī)箱中的板間傳輸如MPEG2包的數(shù)字包。所公開(kāi)的多路復(fù)用器可以獲得至少為常規(guī)系統(tǒng)的二倍的數(shù)據(jù)傳輸速率。因此，可以高效地把數(shù)字?jǐn)?shù)據(jù)包發(fā)送給穿越底板的其它板上的目的處理引擎。使現(xiàn)有技術(shù)中對(duì)定制底板設(shè)計(jì)與用于在板間以并行方式發(fā)送數(shù)據(jù)的分立硬件的需求得以避免。取而代之的是，使用了被設(shè)計(jì)為專用于從任意插槽到任意插槽進(jìn)行IP數(shù)據(jù)通信的底板結(jié)構(gòu)。還應(yīng)用了改進(jìn)的協(xié)議，用來(lái)在板間串行發(fā)送數(shù)據(jù)，從而提供了價(jià)格低廉的、可升級(jí)的靈活的硬件解決方案。優(yōu)選實(shí)施例中使用了具有高連接速度的LCDS發(fā)送器/接收器對(duì)。
文檔編號(hào)G06F13/00GK1555529SQ02818074
公開(kāi)日2004年12月15日 申請(qǐng)日期2002年9月11日 優(yōu)先權(quán)日2001年9月13日
發(fā)明者維基·B·卡庫(kù), 維基 B 卡庫(kù) 申請(qǐng)人:通用儀表公司