專利名稱：抗電型分析的數(shù)字電子部件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到抗電和/或電磁型分析的數(shù)字電子部件，更具體地說涉及到芯片卡領(lǐng)域中的這種部件。
技術(shù)發(fā)展水平發(fā)明領(lǐng)域在于在數(shù)字電子部件，例如在芯片卡中通過電流消耗分析，或通過所發(fā)射之電磁輻射的分析來實現(xiàn)抗擊數(shù)據(jù)摘取(通常用密鑰摘取)的機理。這些分析通常稱為SPA(“簡單功率分析”)/DPA(“差分功率分析”)或SEMA(“簡單電磁分析”)/DEMA(“差分電磁分析”)。
使用這些分析能夠確定芯片卡的中央單元正在做什么，后者正在處理哪個數(shù)據(jù)。由此能夠利用用來傳輸這一數(shù)據(jù)的單個(或多個)密鑰。可做出這種侵入而沒有任何風(fēng)險，因為由于部件仍保持沒有變化，其后將不可能證明曾發(fā)生過侵入。
如Paul Kocher，Joshua Jaffe和Benjamin Jun的標(biāo)題為“差分功率分析和相關(guān)攻擊的介紹”的文章(互聯(lián)網(wǎng)址www.cryprography.com，加密技術(shù)研究，1998)所述，這些分析方法可能具有重要影響，因為它們能夠摘取用于加密通信的密鑰。此外，使用易于得到的設(shè)備可以快速地建立并實施這樣的攻擊。實現(xiàn)這些攻擊所需時間的長短取決于攻擊型式(DPA，SPA)并隨所考慮部件的變化而改變。對部件來說，SPA攻擊可能要幾秒鐘，而DPA攻擊則需許多小時。
現(xiàn)在，數(shù)字電子設(shè)備極少或沒有不受這種電或電磁分析的。存在兩種攻擊一種是純軟件的，另一種是純硬件的。在數(shù)據(jù)由芯片卡中央單元處理的情況下-在第一種情況，一種技術(shù)解決辦法是使電流消耗盡可能是隨機的，這一電流消耗很少可能與由中央單元處理的數(shù)據(jù)相聯(lián)系。這樣就能夠使指令的順序隨機化，或使處理的數(shù)據(jù)盡可能是隨機的。
-在第二種情況，能夠●或者使電流盡可能地穩(wěn)定不變以便使實現(xiàn)電流消耗與中央單元所操作的指令之間的聯(lián)系極其困難，
●或者使電流消耗隨機化以便使中央單元兩個相同的操作失去同步。
本發(fā)明屬于此第二種情況。
歐洲專利申請EP 1 113 386說明了保護芯片卡免受這類攻擊的解決辦法。在這種解決辦法中，在芯片卡中嵌入兩個電容器使得在任何時候都由外電源對其中一個電容器充電，而通過啟動芯片卡的部件使另一電容器放電。兩個電容器的作用快速地交替，而在電流消耗的分析不產(chǎn)生有關(guān)芯片卡部件操作任何信息的意義上，電源與該部件是隔離開的。
本發(fā)明的目的是通過以隨機方式改變所考慮的數(shù)字電子部件，例如芯片的運作速度來解決上述問題，諸如使SPA/DPA和/或SEMA/DEMA分析變得困難，或許變得不可能。
發(fā)明概述本發(fā)明涉及到抗電和/或電磁型分析的數(shù)字電子部件，其包括由時鐘驅(qū)動的同步元件，部件的特征在于，它包括產(chǎn)生這一時鐘的裝置，時鐘頻率至少在一給定時段期間在最小值與最大值之間隨機地改變，它還包括控制時鐘頻率變化隨機性的控制裝置。
時鐘生成裝置可包括控制頻率發(fā)生器的隨機頻率指令發(fā)生器。
頻率發(fā)生器可以包括至少兩個頻率合成器，或PLL電路(鎖相環(huán)路)，以及這些合成器或電路之間的切換裝置。
同步元件可以是例如型式為FPGA型(“現(xiàn)場可編程門陣列”)或ASIC型(“專用集成電路”)的芯片卡中央單元，存儲器，或有線同步功能件。
頻率變化范圍必須盡可能寬以便最大限度地干擾DPA/SPA以及DEMA/SEMA型的分析。所考慮的隨機是實隨機，因為在這種情況下它不是時鐘的相移或頻移，而是受驅(qū)動的隨機頻率變化。通過以這種方式來干擾時鐘，就使同步元件的電流消耗成為隨機的了。
附圖
簡述僅有的一個圖說明了抗電型和/或電磁型攻擊的數(shù)字電子部件。具體實施方案詳述。
如圖所示，根據(jù)本發(fā)明的抗電型和/或電磁型攻擊的數(shù)字電子部件，例如芯片卡的數(shù)字電子部件，其包括
-此芯片卡的中央單元10，-隨機頻率指令發(fā)生器11，-由這個發(fā)生器11所驅(qū)動的頻率發(fā)生器12，其向中央單元10提供時鐘H，時鐘H的頻率以隨機方式在最小值與最大值之間變化，-控制器13，其目的在于測量時鐘H的頻率并驗證頻率變化的實隨機操作。
時鐘H的頻率偏移，此偏移應(yīng)盡可能大，在1Mhz-100Mhz。
在圖中所示的實施方案實例中，頻率發(fā)生器12包括頻率合成器SF1...SFn中的至少兩個頻率合成器，其由控制器13輸出端15所提供的信號控制，頻率發(fā)生器還包括一個多路復(fù)用與同步電路20，其接收這些合成器SF1...SFn的輸出F1...Fn。
出現(xiàn)頻率變化時，在通過把信號SEL發(fā)送到多路復(fù)用與同步電路20來在合成器SF1...SFn的輸出端選擇頻率中其中一個頻率之前，控制器13通過分析在其輸入端16所接收的信號來驗證不存在可能的干擾。
因此，控制器13可以以下述方式工作-向隨機頻率指令發(fā)生器11請求一個新數(shù)值，-將由此發(fā)生器11提供的數(shù)值發(fā)送給控制器13，-與先前的數(shù)值相比較，通過控制器13來驗證這一數(shù)值的隨機性，-將這個數(shù)值發(fā)送至合成器SF1...SFn。
本發(fā)明能夠使中央單元進行計算的操作隨機化，并能夠給出隨機電流消耗的狀況。很難或許是不可能進行SPA/DPA和/或SEMA/DEMA分析，因為它們需要大大地增加電流分析的數(shù)量。
因此，本發(fā)明使得不能對中央單元進行修正，而只能使其運行在自己的頻率范圍內(nèi)。
本發(fā)明保護其自己的能力取決于隨機頻率指令發(fā)生器以及頻率變化周期，頻率變化周期依中央單元指令周期的長度而定。
在有利的實施方案中，控制器可以由中央單元驅(qū)動。
在另一種運行情況，根據(jù)本發(fā)明只在認為是臨界的情況在給定時段期間啟動時鐘H的隨機頻率變化。
權(quán)利要求
1.抗電型和電磁型分析的數(shù)字電子部件，它包括由時鐘(H)驅(qū)動的同步元件(10)，其特征在于它包括提供時鐘(H)的隨機頻率指令發(fā)生器(12)，時鐘頻率至少在給定時間段期間在最小值與最大值之間以隨機的方式改變，它還包括控制時鐘(H)的頻率變化的隨機特征的控制裝置(13)。
2.根據(jù)權(quán)利要求1的部件，其中頻率發(fā)生器包括至少兩個頻率合成器(SF1，...SFn中的至少兩個)以及切換裝置(20)。
3.根據(jù)權(quán)利要求1的部件，其中頻率發(fā)生的包括至少兩個PLL電路以及切換裝置。
4.根據(jù)權(quán)利要求1的部件，其中同步元件是芯片卡的中央單元(10)。
5.根據(jù)權(quán)利要求4的部件，其中控制器(13)由中央單元驅(qū)動。
6.根據(jù)權(quán)利要求1的部件，其中同步元件(10)為存儲器。
7.根據(jù)權(quán)利要求1的部件，其中同步元件(10)為同步線連功能件。
8.根據(jù)權(quán)利要求1的部件，其中時鐘(H)的頻率偏移在1Mhz-100Mhz。
全文摘要
本發(fā)明涉及到抗電型和/或電磁型分析的數(shù)字電子部件。發(fā)明部件包括由時鐘(H)控制的同步元件(10)；產(chǎn)生時鐘(H)的裝置(11，12)，時鐘頻率至少在一段給定時間在最小值與最大值之間隨機地變化；以及控制時鐘(H)頻率變化隨機性的控制裝置(13)。
文檔編號G06K19/073GK1602496SQ02824766
公開日2005年3月30日 申請日期2002年12月11日 優(yōu)先權(quán)日2001年12月13日
發(fā)明者J·-L·多瓦斯, J·珀賴因 申請人:卡納爾技術(shù)公司