專利名稱：存儲(chǔ)器不穩(wěn)定仍維持系統(tǒng)穩(wěn)定度的系統(tǒng)及存儲(chǔ)器控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)系統(tǒng)，特別涉及一種當(dāng)存儲(chǔ)器不穩(wěn)定時(shí)，仍維持系統(tǒng)穩(wěn)定度的計(jì)算機(jī)系統(tǒng)及其存儲(chǔ)器控制方法。
背景技術(shù)：
圖1顯示已知計(jì)算機(jī)系統(tǒng)的架構(gòu)圖。如圖1所示，已知控制裝置，包括一中央處理器11、存儲(chǔ)器控制器12、系統(tǒng)中斷裝置13以及存儲(chǔ)模塊M1～Mk+1；其中，存儲(chǔ)模塊M1～Mk+1是由存儲(chǔ)器控制器12所控制；當(dāng)存儲(chǔ)器控制器12檢測出ECC錯(cuò)誤(Error Correction Code)時(shí)，存儲(chǔ)器控制器12會(huì)修復(fù)錯(cuò)誤，并致能系統(tǒng)中斷裝置13，使其送出SMI信號予中央處理器11，使中央處理器11進(jìn)入系統(tǒng)服務(wù)程序(system management mode；SMM)后，記錄發(fā)生ECC錯(cuò)誤的存儲(chǔ)模塊的位置。
但服務(wù)器及工作站的運(yùn)用中，其系統(tǒng)常需要長時(shí)間的連續(xù)運(yùn)算，不能間斷或關(guān)機(jī)；產(chǎn)生ECC錯(cuò)誤(Error Correction Code)時(shí)，常是存儲(chǔ)模塊開始不穩(wěn)定的前兆；若存儲(chǔ)模塊發(fā)生無法修復(fù)的ECC錯(cuò)誤時(shí)，將造成運(yùn)算數(shù)據(jù)錯(cuò)誤或是系統(tǒng)的死機(jī)。
因此，已知的存儲(chǔ)模塊控制裝置無法隔離不穩(wěn)定的存儲(chǔ)模塊，進(jìn)而造成嚴(yán)重的影響，如死機(jī)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明主要目的是提供一種計(jì)算機(jī)系統(tǒng)，當(dāng)計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器不穩(wěn)定時(shí)，仍維持系統(tǒng)穩(wěn)定度。
另外，本發(fā)明另一目是提供一種存儲(chǔ)器控制方法，將數(shù)據(jù)同時(shí)存入多個(gè)存儲(chǔ)模塊，但只讀取其中個(gè)存儲(chǔ)模塊的數(shù)據(jù)，當(dāng)所讀取的存儲(chǔ)模塊發(fā)生的讀取錯(cuò)誤大于一默認(rèn)值或是發(fā)生無法修復(fù)的錯(cuò)誤，則將讀取操作切換到另一存儲(chǔ)模塊中。
為實(shí)現(xiàn)上述目的，本發(fā)明提出一種計(jì)算機(jī)系統(tǒng)，當(dāng)計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器不穩(wěn)定時(shí)，仍維持系統(tǒng)穩(wěn)定度，該計(jì)算機(jī)系統(tǒng)，包括一存儲(chǔ)器控制器，用以檢測及控制存儲(chǔ)模塊的運(yùn)作；至少一存儲(chǔ)映像單元，每一存儲(chǔ)映像單元各自控制多個(gè)存儲(chǔ)模塊(M1～Mn)，當(dāng)在一存儲(chǔ)器寫入周期時(shí)，將數(shù)據(jù)同時(shí)寫入存儲(chǔ)模塊(M1～Mn)；當(dāng)在存儲(chǔ)器讀取周期時(shí)，致能存儲(chǔ)模塊Mi(1≤i≤n)以讀取數(shù)據(jù)，存儲(chǔ)模塊(M1～Mn)具有相同存儲(chǔ)地址；其中，在一存儲(chǔ)器讀取周期中，當(dāng)存儲(chǔ)器控制器檢測出存儲(chǔ)模塊Mi發(fā)生讀取錯(cuò)誤時(shí)，則接收一錯(cuò)誤碼控制信號，使存儲(chǔ)映像單元禁能存儲(chǔ)模塊Mi且致能存儲(chǔ)模塊Mj(1≤j≤n且j≠i)。
在存儲(chǔ)器讀取周期時(shí)，存儲(chǔ)器控制器檢測出存儲(chǔ)模塊Mi發(fā)生無法修復(fù)的錯(cuò)誤或是存儲(chǔ)模塊Mi所發(fā)生的錯(cuò)誤達(dá)到默認(rèn)值，則存儲(chǔ)映像單元將讀取操作切換至存儲(chǔ)模塊Mi中進(jìn)行。
為實(shí)現(xiàn)上述目的，本發(fā)明提出一種存儲(chǔ)器控制方法，適用于一計(jì)算機(jī)系統(tǒng)，包括下列步驟提供多個(gè)存儲(chǔ)模塊群，每一存儲(chǔ)模塊群包括多個(gè)存儲(chǔ)模塊(M1～Mn)；令每一存儲(chǔ)模塊群中的所有存儲(chǔ)模塊(M1～Mn)具有相同的尋址地址；在一存儲(chǔ)器寫入周期中，對一寫入地址所對應(yīng)的存儲(chǔ)模塊(M1～Mn)，同時(shí)進(jìn)行數(shù)據(jù)寫入；在一存儲(chǔ)器讀取周期中，僅致能對應(yīng)一讀取地址的存儲(chǔ)模塊Mi(1≤i≤n)，以進(jìn)行數(shù)據(jù)讀取；其中，當(dāng)計(jì)算機(jī)系統(tǒng)檢測到存儲(chǔ)模塊Mi發(fā)生讀取漏失時(shí)，則選擇致能對應(yīng)該讀取地址的存儲(chǔ)模塊Mj(1≤j≤n且j≠i)，以進(jìn)行數(shù)據(jù)讀取。
而讀取漏失可分為當(dāng)存儲(chǔ)模塊Mi發(fā)生無法修復(fù)的錯(cuò)誤或是存儲(chǔ)模塊Mi錯(cuò)誤發(fā)生次數(shù)達(dá)一默認(rèn)值。
本發(fā)明有以下幾點(diǎn)優(yōu)于圖1所示的已知技術(shù)一、本發(fā)明利用存儲(chǔ)器的控制信號以隔離不穩(wěn)定的存儲(chǔ)模塊，當(dāng)存儲(chǔ)模塊發(fā)生多次的ECC錯(cuò)誤或發(fā)生無法修復(fù)的ECC錯(cuò)誤時(shí)，計(jì)算機(jī)系統(tǒng)能立即隔離不穩(wěn)定的存儲(chǔ)模塊。
二、由于計(jì)算機(jī)系統(tǒng)切換新的存儲(chǔ)模塊，因而延長計(jì)算機(jī)系統(tǒng)不關(guān)機(jī)時(shí)間。


為使本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并結(jié)合附圖詳細(xì)說明如下。
圖1顯示已知計(jì)算機(jī)系統(tǒng)架構(gòu)圖。
圖2顯示本發(fā)明第一實(shí)施例的計(jì)算機(jī)系統(tǒng)架構(gòu)圖。
圖3顯示本發(fā)明存儲(chǔ)映像單元的電路圖。
圖4顯示本發(fā)明于存儲(chǔ)器寫入周期的時(shí)序圖。
圖5顯示本發(fā)明于存儲(chǔ)器讀取周期的時(shí)序圖。
圖6顯示本發(fā)明第二實(shí)施例的計(jì)算機(jī)系統(tǒng)架構(gòu)圖。
圖7顯示本發(fā)明存儲(chǔ)器控制方法的流程圖。
附圖符號說明11中央處理器；12、21存儲(chǔ)器控制器；13系統(tǒng)中斷裝置；M1～Mk+1存儲(chǔ)模塊；22一般輸出/入裝置；23a～23n存儲(chǔ)映像單元；30第一“與”門；31第二“與”門；41～48第一～第八反相器；36第一開關(guān)；37第二開關(guān)；38第一“或”門；39第二“或”門。
具體實(shí)施例方式
本發(fā)明披露一種計(jì)算機(jī)系統(tǒng)，當(dāng)計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器不穩(wěn)定時(shí)，仍維持系統(tǒng)穩(wěn)定度，包括一存儲(chǔ)器控制器，用以檢測及控制存儲(chǔ)模塊的運(yùn)作；至少一存儲(chǔ)映像單元，每一存儲(chǔ)映像單元各自控制多個(gè)存儲(chǔ)模塊(M1～Mn)，當(dāng)在一存儲(chǔ)器寫入周期時(shí)，將數(shù)據(jù)同時(shí)寫入存儲(chǔ)模塊(M1～Mn)；當(dāng)在存儲(chǔ)器讀取周期時(shí)，致能存儲(chǔ)模塊Mi(1≤i≤n)以讀取數(shù)據(jù)，存儲(chǔ)模塊(M1～Mn)具有相同存儲(chǔ)地址。
其中，在一存儲(chǔ)器讀取周期中，當(dāng)存儲(chǔ)器控制器檢測出存儲(chǔ)模塊Mi發(fā)生讀取錯(cuò)誤時(shí)，則接收一錯(cuò)誤碼控制信號，使存儲(chǔ)映像單元禁能存儲(chǔ)模塊Mi且致能存儲(chǔ)模塊Mj(1≤j≤n且j≠i)。
由上述可知，本發(fā)明的存儲(chǔ)映像單元的數(shù)目可為一至多個(gè)，而每個(gè)存儲(chǔ)映像單元可控制多個(gè)存儲(chǔ)模塊，為方便解釋本發(fā)明的操作原理，以下將以多個(gè)存儲(chǔ)映像單元，而每一個(gè)存儲(chǔ)映像單元均控制二個(gè)存儲(chǔ)模塊為例，說明本發(fā)明的電路架構(gòu)及操作流程。
圖2顯示本發(fā)明第一實(shí)施例的計(jì)算機(jī)系統(tǒng)架構(gòu)圖。如圖2所示，包括一中央處理器11；一存儲(chǔ)器控制器21，用以檢測存儲(chǔ)模塊的讀取錯(cuò)誤；一系統(tǒng)中斷裝置13，當(dāng)存儲(chǔ)器控制器21檢測到存儲(chǔ)模塊發(fā)生讀取錯(cuò)誤時(shí)，系統(tǒng)中斷裝置13送出一中斷信號予中央處理器11，使計(jì)算機(jī)系統(tǒng)進(jìn)入系統(tǒng)服務(wù)程序后，才觸發(fā)錯(cuò)誤碼控制信號ECC_CTR[a…n]，在此實(shí)施例中，錯(cuò)誤碼控制信號ECC_CTR[a…n]是由一般輸出/入裝置22所輸出；以及多個(gè)存儲(chǔ)映像單元23a～23n，每一該存儲(chǔ)映像單元23a～23n各自控制一第一及第二存儲(chǔ)模塊(亦即存儲(chǔ)映像單元23a控制存儲(chǔ)模塊M1、M2；存儲(chǔ)映像單元23b控制存儲(chǔ)模塊M3、M4；…；存儲(chǔ)映像單元23n控制存儲(chǔ)模塊Mk、Mk+1)，并在存儲(chǔ)器寫入周期中，將數(shù)據(jù)同時(shí)寫入具有相同存儲(chǔ)地址的兩存儲(chǔ)模塊中，在一存儲(chǔ)器讀取周期中，致能該其中一存儲(chǔ)模塊以讀取數(shù)據(jù)。
其中，當(dāng)存儲(chǔ)器控制器21檢測出某一存儲(chǔ)映像單元的第一存儲(chǔ)模塊發(fā)生讀取錯(cuò)誤時(shí)，則存儲(chǔ)映像單元23a～23n禁能發(fā)生讀取錯(cuò)誤的第一存儲(chǔ)模塊且致能第二存儲(chǔ)模塊。
以下將以存儲(chǔ)映像單元23a為例，說明其操作方式首先，存儲(chǔ)映像單元23a接收存儲(chǔ)器控制器21所輸出的列選通信號(RAS)、行選通信號(CAS)、寫入致能信號(WE)、以及一般輸出/入裝置22所輸出的錯(cuò)誤碼控制信號ECC_CTR(a)及芯片控制信號CHIP_CTR，以控制存儲(chǔ)模塊M1、M2。
芯片控制信號CHIP_CTR控制在計(jì)算機(jī)系統(tǒng)完成正常開機(jī)程序后，用以啟動(dòng)計(jì)算機(jī)系統(tǒng)存儲(chǔ)映像程序，使第一及第二存儲(chǔ)模塊具有相同的存儲(chǔ)地址；當(dāng)錯(cuò)誤碼控制信號ECC_CTR(a)禁能時(shí)，表示正由第一存儲(chǔ)模塊M1進(jìn)行讀取操作；當(dāng)錯(cuò)誤碼控制信號ECC_CTR(a)致能時(shí)，表示第一存儲(chǔ)模塊M1發(fā)生讀取錯(cuò)誤，計(jì)算機(jī)系統(tǒng)讀取改由第二存儲(chǔ)模塊M2。
圖3顯示根據(jù)本發(fā)明所設(shè)計(jì)的存儲(chǔ)映像單元的電路圖。包括第一“與”門30，具有一第一、第二、第三、第四、第五及第六輸入端，其第三輸入端接收列選通信號RAS、其第四輸入端接收寫入致能信號WE、其第六輸入端接收錯(cuò)誤碼控制信號ECC_CTR(a)；第一反相器41，具有一輸入端耦接芯片控制信號CHIP_CTR，一輸出端耦接第一“與”門30的第一輸入端；第二反相器42，具有一輸入端耦接第一致能信號CS1，一輸出端耦接第一“與”門30的第二輸入端；第三反相器43，具有一輸入端耦接行選通信號CAS，一輸出端耦接該第一“與”門30的第四輸入端；第二“與”門31，具有一第一、第二、第三、第四、第五及第六輸入端，其第三輸入端接收列選通信號RAS、其第四輸入端接收寫入致能信號WE；第四反相器44，具有一輸入端耦接芯片控制信號CHIP_CTR，一輸出端耦接第二“與”門31的第一輸入端；第五反相器45，具有一輸入端耦接一第二致能信號CS2，一輸出端耦接第二“與”門31的第二輸入端；第六反相器46，具有一輸入端耦接行選通信號CAS，一輸出端耦接第二“與”門31的第四輸入端；第七反相器47，具有一輸入端耦接錯(cuò)誤碼控制信號ECC_CTR(a)，一輸出端耦接第二“與”門31的第六輸入端；第一開關(guān)36，具有一輸入端耦接第一致能信號CS1，一輸出端及一控制端；第二開關(guān)37，具有一輸入端耦接該第二致能信號CS2、一輸出端耦接第一開關(guān)36的輸出端及一控制端耦接芯片致能信號CHIP_CTR；第八反相器48，具有一輸入端耦接芯片致能信號CHIP_CTR，一輸出端耦接第一開關(guān)36的控制端；第一“或”門38，具有一第一輸入端耦接第一致能信號CS1，一第二輸入端耦接第一“與”門30的輸出端，一輸出端用以致能存儲(chǔ)模塊M1；第二“或”門39，具有一第一輸入端耦接第一開關(guān)36的輸出端，一第二輸入端耦接第二“與”門31的輸出端，一輸出端用以致能存儲(chǔ)模塊M2。
當(dāng)計(jì)算機(jī)系統(tǒng)一開機(jī)時(shí)，芯片控制信號CHIP_CTR被致能，則第一及第二“或”門38、39會(huì)送出致能信號CS01和CS02予存儲(chǔ)模塊M1、M2；接著將芯片控制信號CHIP_CTR禁能時(shí)，則存儲(chǔ)模塊M1、M2具有相同的存儲(chǔ)地址，致能信號CS01和CS02均由第一致能信號CS1控制。
假設(shè)一開始并未出現(xiàn)讀取錯(cuò)誤，則錯(cuò)誤碼控制信號ECC_CTR(a)未被致能，且存儲(chǔ)器控制器21所輸出的RAS、CAS、WE開始操作，則第二“或”門39所輸出的致能信號CS02等于致能信號CS01，表示數(shù)據(jù)會(huì)同時(shí)存入存儲(chǔ)模塊M1和M2，但只讀取存儲(chǔ)模塊M1；當(dāng)錯(cuò)誤碼控制信號ECC_CTR(a)被致能時(shí)，表示存儲(chǔ)模塊M1發(fā)生讀取錯(cuò)誤，此時(shí)，第一“或”門38禁能存儲(chǔ)模塊M1，第二“或”門39致能存儲(chǔ)模塊M2，改由存儲(chǔ)模塊M2進(jìn)行讀取操作。
另外，發(fā)生讀取錯(cuò)誤的原因有二一是存儲(chǔ)模塊M1發(fā)生無法修復(fù)的ECC錯(cuò)誤時(shí)，另一是存儲(chǔ)模塊M1所發(fā)生的ECC錯(cuò)誤大于一默認(rèn)值(表示存儲(chǔ)模塊M1已不穩(wěn))。在此兩種清況下，存儲(chǔ)器控制器21均會(huì)觸發(fā)錯(cuò)誤碼控制信號ECC_CTR(a)。
圖4顯示本發(fā)明于存儲(chǔ)器寫入周期的時(shí)序圖。如圖4所示，在存儲(chǔ)器寫入周期時(shí)，存儲(chǔ)模塊M1、M2的致能信號CS01和CS02同時(shí)被致能，使得數(shù)據(jù)DATA同時(shí)寫入二存儲(chǔ)模塊。
圖5顯示本發(fā)明于存儲(chǔ)器讀取周期的時(shí)序圖。如圖5所示，在存儲(chǔ)器寫入周期時(shí)，存儲(chǔ)模塊M2的致能信號CS02并未被玫能(虛線所示)，故計(jì)算機(jī)系統(tǒng)僅由存儲(chǔ)模塊M1中讀取數(shù)據(jù)DATA。
圖6顯示本發(fā)明第二實(shí)施例的計(jì)算機(jī)系統(tǒng)架構(gòu)圖。與本發(fā)明第一實(shí)施例不同的處在于，第二實(shí)施例將原本由一般輸出/入裝置22所輸出的錯(cuò)誤碼控制信號ECC_CTR[a…n]改由存儲(chǔ)器控制器21直接輸出。
存儲(chǔ)模塊M1發(fā)生無法修復(fù)的ECC錯(cuò)誤時(shí)，存儲(chǔ)器控制器21清除剛從存儲(chǔ)器讀入的數(shù)據(jù)，輸出錯(cuò)誤碼控制信號ECC_CTR(a)切換執(zhí)行讀取操作的存儲(chǔ)器模塊；如此不需再藉由中斷程序的執(zhí)行來切換，執(zhí)行讀取操作的存儲(chǔ)器模塊。
圖7顯示本發(fā)明存儲(chǔ)器控制方法的流程圖。適用于一計(jì)算機(jī)系統(tǒng)，包括下列步驟一種存儲(chǔ)器控制方法，適用于一計(jì)算機(jī)系統(tǒng)，包括下列步驟步驟100提供多個(gè)存儲(chǔ)模塊對，每一存儲(chǔ)模塊對包括一第一存儲(chǔ)模塊和一第二存儲(chǔ)模塊，然后執(zhí)行步驟110。
步驟110令每一對存儲(chǔ)模塊中的該第一和第二存儲(chǔ)模塊具有相同的尋址地址；然后執(zhí)行步驟120步驟120在一存儲(chǔ)器寫入周期中，對一寫入地址所對應(yīng)的第一和第二存儲(chǔ)模塊，同時(shí)進(jìn)行數(shù)據(jù)寫入，然后執(zhí)行步驟130。
步驟130在一存儲(chǔ)器讀取周期中，僅致能對應(yīng)一讀取地址的第一存儲(chǔ)模塊，以進(jìn)行數(shù)據(jù)讀取，然后執(zhí)行步驟140。
步驟140計(jì)算機(jī)系統(tǒng)判斷第一存儲(chǔ)模塊是否出現(xiàn)讀取漏失，若是，則執(zhí)行步驟160，若否，則執(zhí)行步驟150。
步驟150繼續(xù)讀取第一存儲(chǔ)模塊，然后執(zhí)行步驟140，再繼續(xù)判斷第一存儲(chǔ)模塊是否出現(xiàn)讀取錯(cuò)誤。
步驟160計(jì)算機(jī)系統(tǒng)選擇致能對應(yīng)讀取地址的第二存儲(chǔ)模塊，以進(jìn)行數(shù)據(jù)讀取，然后執(zhí)行步驟140。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作若干的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍視后附的權(quán)利要求所界定。
權(quán)利要求
1.一種計(jì)算機(jī)系統(tǒng)，當(dāng)該計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器不穩(wěn)定時(shí)，仍維持系統(tǒng)穩(wěn)定度，該計(jì)算機(jī)系統(tǒng)，包括一存儲(chǔ)器控制器，用以檢測及控制存儲(chǔ)模塊的運(yùn)作；至少一存儲(chǔ)映像單元，每一該存儲(chǔ)映像單元各自控制多個(gè)存儲(chǔ)模塊(M1～Mn)，并且接收一錯(cuò)誤碼控制信號，當(dāng)在一存儲(chǔ)器寫入周期時(shí)，將數(shù)據(jù)同時(shí)寫入該存儲(chǔ)模塊(M1～Mn)；當(dāng)在存儲(chǔ)器讀取周期時(shí)，致能該存儲(chǔ)模塊Mi(1≤i≤n)以讀取數(shù)據(jù)，該存儲(chǔ)模塊(M1～Mn)具有相同存儲(chǔ)地址；其中，在一存儲(chǔ)器讀取周期中，當(dāng)該存儲(chǔ)器控制器檢測出該存儲(chǔ)模塊Mi發(fā)生讀取錯(cuò)誤時(shí)，則觸發(fā)該錯(cuò)誤碼控制信號，使該存儲(chǔ)映像單元禁能該存儲(chǔ)模塊Mi且致能該存儲(chǔ)模塊Mj(1≤j≤n且j≠i)。
2.如權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，還包括一中央處理器；一系統(tǒng)中斷裝置，當(dāng)該存儲(chǔ)器控制器檢測出讀取錯(cuò)誤時(shí)，系統(tǒng)中斷裝置送出一中斷信號給該中央處理器，用以中斷該計(jì)算機(jī)系統(tǒng)，然后該錯(cuò)誤碼控制信號才被觸發(fā)。
3.如權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其中，該存儲(chǔ)映像單元各自接收其所對應(yīng)的錯(cuò)誤碼控制信號，用以進(jìn)行上述存儲(chǔ)模塊間的切換。
4.如權(quán)利要求3所述的計(jì)算機(jī)系統(tǒng)，其中，當(dāng)該存儲(chǔ)器控制器檢測出該存儲(chǔ)模塊Mi在該存儲(chǔ)器讀取周期中，發(fā)生無法修復(fù)的錯(cuò)誤時(shí)，則該存儲(chǔ)器控制器判斷該存儲(chǔ)模塊Mi發(fā)生讀取錯(cuò)誤。
5.如權(quán)利要求3所述的計(jì)算機(jī)系統(tǒng)，其中，在該存儲(chǔ)器讀取周期中，該存儲(chǔ)模塊Mi發(fā)生錯(cuò)誤達(dá)一默認(rèn)值時(shí)，則該存儲(chǔ)器控制器判斷該存儲(chǔ)模塊Mi發(fā)生讀取錯(cuò)誤。
6.如權(quán)利要求3所述的計(jì)算機(jī)系統(tǒng)，其中，當(dāng)該存儲(chǔ)映像單元僅控制一第一及第二存儲(chǔ)模塊時(shí)，當(dāng)該存儲(chǔ)器在寫入周期時(shí)，則將數(shù)據(jù)同時(shí)寫入該第一及第二存儲(chǔ)模塊；當(dāng)該存儲(chǔ)器在讀取周期時(shí)，則致能該第一存儲(chǔ)模塊以讀取數(shù)據(jù)，該第一及第二存儲(chǔ)模塊具有相同存儲(chǔ)地址；其中，在該存儲(chǔ)器讀取周期中，當(dāng)該存儲(chǔ)器控制器檢測出該第一存儲(chǔ)模塊發(fā)生讀取錯(cuò)誤時(shí)，則觸發(fā)該錯(cuò)誤碼控制信號，使該存儲(chǔ)映像單元禁能該第一存儲(chǔ)模塊且致能該第二存儲(chǔ)模塊。
7.如權(quán)利要求6所述的計(jì)算機(jī)系統(tǒng)，其中，每一該存儲(chǔ)映像單元，包括一第一“與”門，具有一第一、第二、第三、第四、第五及第六輸入端，其第三輸入端耦接一列選通信號，其第五輸入端耦接一寫入致能信號，其第六輸入端耦接該錯(cuò)誤碼控制信號；一第一反相器，具有一輸入端耦接一芯片控制信號，一輸出端耦接該第一“與”門的第一輸入端；一第二反相器，具有一輸入端耦接一第一致能信號，一輸出端耦接該第一“與”門的第二輸入端；一第三反相器，具有一輸入端耦接一行選通信號，一輸出端耦接該第一“與”門的第四輸入端；一第二“與”門，具有一第一、第二、第三、第四、第五及第六輸入端，其第三輸入端接收該列選通信號、其第五輸入端接收該寫入致能信號；一第四反相器，具有一輸入端耦接該芯片控制信號，一輸出端耦接該第二“與”門的第一輸入端；一第五反相器，具有一輸入端耦接一第二致能信號，一輸出端耦接該第二“與”門的第二輸入端；一第六反相器，具有一輸入端耦接一行選通信號，一輸出端耦接該第二“與”門的第四輸入端；一第七反相器，具有一輸入端耦接該錯(cuò)誤碼控制信號，一輸出端耦接該第二“與”門的第六輸入端；一第一開關(guān)，具有一輸入端耦接該第一致能信號，一輸出端及一控制端；一第二開關(guān)，具有一輸入端耦接該第二致能信號、一輸出端耦接該第一閘關(guān)的輸出端及一控制端耦接該芯片致能信號；一第八反相器，具有一輸入端耦接該芯片致能信號，一輸出端耦接該第一開關(guān)的控制端；一第一“或”門，具有一第一輸入端耦接該第一致能信號，一第二輸入端耦接該第一“與”門的輸出端，一輸出端用以致能該第一存儲(chǔ)模塊；一第二“或”門，具有一第一輸入端耦接該第一開關(guān)的輸出端，一第二輸入端耦接該第二“與”門的輸出端，一輸出端用以致能該第二存儲(chǔ)模塊。
8.如權(quán)利要求7所述的計(jì)算機(jī)系統(tǒng)，其中，該芯片控制信號用以使該第一及第二存儲(chǔ)模塊具有相同存儲(chǔ)地址。
9.如權(quán)利要求7所述的計(jì)算機(jī)系統(tǒng)，其中，當(dāng)該存儲(chǔ)器控制器檢測出該第一存儲(chǔ)模塊在該存儲(chǔ)器讀取周期中，發(fā)生無法修復(fù)的錯(cuò)誤時(shí)，則該存儲(chǔ)器控制器判斷該第一存儲(chǔ)模塊發(fā)生讀取錯(cuò)誤。
10.如權(quán)利要求8所述的計(jì)算機(jī)系統(tǒng)，其中，在該存儲(chǔ)器讀取周期中，該第一存儲(chǔ)模塊發(fā)生錯(cuò)誤達(dá)一默認(rèn)值時(shí)，則該存儲(chǔ)器控制器判斷該第一存儲(chǔ)模塊發(fā)生讀取錯(cuò)誤。
11.如權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其中，該芯片控制信號及該錯(cuò)誤碼控制信號是由該計(jì)算機(jī)系統(tǒng)的一個(gè)一般輸出輸入裝置所輸出；該第一、第二致能信號、列選通信號以及行選通信號是由該存儲(chǔ)器控制器所輸出。
12.如權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其中，該芯片控制信號是由該一般輸出輸入裝置所輸出；該錯(cuò)誤碼控制信號、第一、第二致能信號、列選通信號以及行選通信號是由該存儲(chǔ)器控制器所輸出。
13.如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其中，該錯(cuò)誤碼控制信號是由該計(jì)算機(jī)系統(tǒng)的一個(gè)一般輸出輸入裝置所輸出；該第一、第二致能信號、列選通信號以及行選通信號是由該存儲(chǔ)器控制器所輸出。
14.如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其中，該芯片控制信號是由該一般輸出輸入裝置所輸出；該錯(cuò)誤碼控制信號、第一、第二致能信號、列選通信號以及行選通信號是由該存儲(chǔ)器控制器所輸出。
15.一種存儲(chǔ)器控制方法，適用于一計(jì)算機(jī)系統(tǒng)，包括下列步驟提供至少一存儲(chǔ)映像單元，每一存儲(chǔ)映像單元控制一存儲(chǔ)模塊群，每一存儲(chǔ)模塊群包括多個(gè)存儲(chǔ)模塊(M1～Mn)；令每一存儲(chǔ)模塊群中的所有存儲(chǔ)模塊(M1～Mn)具有相同的尋址地址；在一存儲(chǔ)器寫入周期中，對一寫入地址所對應(yīng)的該存儲(chǔ)模塊(M1～Mn)，同時(shí)進(jìn)行數(shù)據(jù)寫入；在一存儲(chǔ)器讀取周期中，僅致能對應(yīng)一讀取地址的該存儲(chǔ)模塊Mi(1≤i≤n)，以進(jìn)行數(shù)據(jù)讀??；其中，當(dāng)該計(jì)算機(jī)系統(tǒng)檢測到該存儲(chǔ)模塊Mi發(fā)生讀取漏失時(shí)，則致能該存儲(chǔ)映像單元所接收的一錯(cuò)誤碼控制信號，用以選擇致能對應(yīng)該讀取地址的存儲(chǔ)模塊Mj(1≤j≤n且j≠i)，以進(jìn)行數(shù)據(jù)讀取。
16.如權(quán)利要求15所述的存儲(chǔ)映像方法，其中，當(dāng)該存儲(chǔ)模塊Mi發(fā)生無法修復(fù)的錯(cuò)誤時(shí)，則該計(jì)算機(jī)系統(tǒng)判斷該存儲(chǔ)模塊Mi發(fā)生讀取漏失。
17.如權(quán)利要求15所述的存儲(chǔ)映像方法，其中，當(dāng)該存儲(chǔ)模塊Mi發(fā)生錯(cuò)誤次數(shù)達(dá)一默認(rèn)值時(shí)，則該計(jì)算機(jī)系統(tǒng)判斷該存儲(chǔ)模塊Mi發(fā)生讀取漏失。
18.一種存儲(chǔ)器控制方法，適用于一計(jì)算機(jī)系統(tǒng)，包括下列步驟提供至少一存儲(chǔ)映像單元，每一存儲(chǔ)映像單元控制一存儲(chǔ)模塊對，而每一存儲(chǔ)模塊對包括一第一存儲(chǔ)模塊和一第二存儲(chǔ)模塊；令每一對存儲(chǔ)模塊中的該第一和第二存儲(chǔ)模塊具有相同的尋址地址；在一存儲(chǔ)器寫入周期中，對一寫入地址所對應(yīng)的該第一和第二存儲(chǔ)模塊，同時(shí)進(jìn)行數(shù)據(jù)寫入；在一存儲(chǔ)器讀取周期中，僅致能對應(yīng)一讀取地址的該第一存儲(chǔ)模塊，以進(jìn)行數(shù)據(jù)讀??；其中，當(dāng)該計(jì)算機(jī)系統(tǒng)檢測到該第一存儲(chǔ)模塊發(fā)生讀取漏失時(shí)，則致能該存儲(chǔ)映像單元所接收的一錯(cuò)誤碼控制信號，用以選擇致能對應(yīng)該讀取地址的該第二存儲(chǔ)模塊，以進(jìn)行數(shù)據(jù)讀取。
19.如權(quán)利要求18所述的存儲(chǔ)映像方法，其中，當(dāng)該第一存儲(chǔ)模塊發(fā)生無法修復(fù)的錯(cuò)誤時(shí)，則該計(jì)算機(jī)系統(tǒng)判斷該第一存儲(chǔ)模塊發(fā)生讀取漏失。
20.如權(quán)利要求18所述的存儲(chǔ)映像方法，其中，當(dāng)該第一存儲(chǔ)模塊發(fā)生錯(cuò)誤次數(shù)達(dá)一默認(rèn)值時(shí)，則該計(jì)算機(jī)系統(tǒng)判斷該第一存儲(chǔ)模塊發(fā)生讀取漏失。
全文摘要
一種當(dāng)存儲(chǔ)器不穩(wěn)定仍維持系統(tǒng)穩(wěn)定度的計(jì)算機(jī)系統(tǒng)及存儲(chǔ)器控制方法，上述計(jì)算機(jī)系統(tǒng)將數(shù)據(jù)同時(shí)儲(chǔ)存于多個(gè)存儲(chǔ)模塊中，當(dāng)其中一存儲(chǔ)模塊發(fā)生無法修復(fù)的錯(cuò)誤或是發(fā)生錯(cuò)誤的次數(shù)達(dá)一默認(rèn)值時(shí)，則計(jì)算機(jī)系統(tǒng)切換到另一存有相同數(shù)據(jù)的存儲(chǔ)模塊進(jìn)行讀取操作；而存儲(chǔ)器控制方法亦一并披露。
文檔編號G06F12/06GK1532701SQ03107329
公開日2004年9月29日 申請日期2003年3月20日 優(yōu)先權(quán)日2003年3月20日
發(fā)明者林鴻琪, 臺(tái)福源, 孫寶琦, 彭國榮, 張汎澄, 賴浚益, 張遠(yuǎn)浩 申請人:緯創(chuàng)資通股份有限公司