專利名稱：內(nèi)在并行的二維離散小波變換的vlsi結(jié)構(gòu)設(shè)計方法
技術(shù)領(lǐng)域：
本發(fā)明屬于VLSI設(shè)計技術(shù)領(lǐng)域。具體涉及到在JPEG2000硬件實(shí)現(xiàn)中，設(shè)計出一種內(nèi)在并行、高效的基于提升算法的二維離散小波變換的VLSI結(jié)構(gòu)設(shè)計方法。
為達(dá)到上述目的，本發(fā)明采用的解決方案是內(nèi)在并行的二維離散小波變換的VLSI結(jié)構(gòu)設(shè)計方法，按以下方式進(jìn)行1)通過“移位加”技術(shù)將濾波器中的乘法操作變?yōu)橐莆患拇嫫骱图臃ㄆ鞯牟僮鳎?)通過“行緩存(LineBuffer)”技術(shù)，使得高通、低通濾波器，行方向、列方向?yàn)V波變換在一個緊湊的硬件結(jié)構(gòu)中實(shí)現(xiàn)并行操作，減少了存儲空間，節(jié)省了硬件資源的開銷，增加硬件的利用率和處理速度；
3)通過“延遲寄存器”技術(shù)，實(shí)現(xiàn)Pipeline思想，使得結(jié)構(gòu)優(yōu)化，提高了處理速度。
4)通過統(tǒng)一的“邊界對稱擴(kuò)展”技術(shù)使得此濾波器結(jié)構(gòu)具有通用性。
所述移位加技術(shù)是，一個實(shí)數(shù)乘以2的n次冪，等價于將這個實(shí)數(shù)左移n位；而任意一個小波濾波器系數(shù)都可以由有限個2的整數(shù)次冪的和表示；這樣，一個實(shí)數(shù)與一個小波濾波器系數(shù)的乘積就可以由這個實(shí)數(shù)的有限個移位的和來表示。
所述“行緩存”技術(shù)是把離散小波變換的行方向(或列方向)的濾波中間結(jié)果，存入行(或列)緩存陣列(Line Buffer Array)中，當(dāng)達(dá)到一定的行數(shù)(或列數(shù))(實(shí)施例中不超過9行)，列方向(或行方向)的濾波就可以從行(或列)緩存中讀取數(shù)據(jù)，進(jìn)行列(或行)方向的濾波變換，這樣，當(dāng)離散小波行變換開始后，列(或行)方向的濾波就可以開始了。在一個時鐘內(nèi)可同時執(zhí)行、列濾波變換的操作，實(shí)現(xiàn)了行、列方向?yàn)V波變換的并行性。行緩存陣列的大小，是根據(jù)Lifting算法和對稱擴(kuò)展的個數(shù)確定的。
所述“延遲寄存器”技術(shù)是在設(shè)計二維離散小波變換的行、列濾波器時，為了提高硬件處理速度，采用流水線思想，通過延遲寄存器緩存輸入和計算過程中的數(shù)據(jù)，使得濾波器可以連續(xù)處理和輸出數(shù)據(jù)，這樣，使得硬件資源得到充分的利用。
所述統(tǒng)一“邊界對稱擴(kuò)展”技術(shù)是在基于提升算法的離散小波變換中，邊界要進(jìn)行擴(kuò)展，以使得圖像獲得準(zhǔn)確的重構(gòu)。在Jpeg2000標(biāo)準(zhǔn)規(guī)定中，提升算法對于不同長度的小波濾波器有不同的擴(kuò)展點(diǎn)數(shù)，根據(jù)對稱擴(kuò)展原理，使得擴(kuò)展具有通用性，這樣在Jpeg2000標(biāo)準(zhǔn)推薦中的5/3和9/7可以采用統(tǒng)一的擴(kuò)展，使得濾波器結(jié)構(gòu)具有通用性。
本發(fā)明是一種具有多種優(yōu)點(diǎn)的高效2-D DWT硬件實(shí)現(xiàn)的設(shè)計方案。通過對離散小波變換行濾波和列濾波的優(yōu)化設(shè)計，硬件利用率達(dá)到100％，實(shí)現(xiàn)了行、列濾波變換的并行性，用移位加操作取代乘法操作，使得運(yùn)算量大大減少，而且沒有增加硬件開銷，得到的硬件結(jié)構(gòu)也非常簡單，非常易于VLSI的實(shí)現(xiàn)。


圖1是本發(fā)明實(shí)施例乘法操作改為移位加操作結(jié)構(gòu)圖。
圖2是本發(fā)明實(shí)施例的二維離散小波變換基于提升算法的VLSI實(shí)現(xiàn)的體系結(jié)構(gòu)圖。
圖3是本發(fā)明實(shí)施例行、列濾波變換的結(jié)構(gòu)框圖。
圖4是本發(fā)明實(shí)施例行方向?yàn)V波的結(jié)構(gòu)框圖。
圖5是本發(fā)明實(shí)施例列方向?yàn)V波的結(jié)構(gòu)框圖。
按照本發(fā)明的技術(shù)方案，發(fā)明人給出了本發(fā)明的實(shí)施例。在本實(shí)施例中使用的是JPEG2000標(biāo)準(zhǔn)中的一組雙正交小波濾波器——DAUBECHIES 9/7雙正交小波。
在本實(shí)施例中，首先通過通用的“移位加”技術(shù)將濾波器中的乘法操作用移位寄存器和加法器實(shí)現(xiàn)。在運(yùn)算過程中，采用定點(diǎn)數(shù)計算，后13位為小數(shù)，數(shù)據(jù)寬度為24位。
通過“移位加”技術(shù)，本實(shí)施例把乘法改為移位加操作。鑒于二維離散小波變換的濾波器的系數(shù)是固定的，這樣使得設(shè)計更為優(yōu)化?；谔嵘惴ǖ亩S離散小波變換核心是對奇數(shù)點(diǎn)的預(yù)測和對偶數(shù)點(diǎn)的更新；即(D9/7的提升算法)，現(xiàn)說明step1step1Y(2n+1)＝Xext(2n+1)+α×(Xext(2n)+Xext(2n+2))i0-3≤2n+1＜i1+3其中i0，(i1-1)，分別表示輸入一行(或列)數(shù)據(jù)的開始索引和最后索引。
濾波器系數(shù)用二進(jìn)制表示如下α＝-1.586134342＝-1.1001011000001
＝-(1+1/2+1/16+1/64+1/128+1/8192)；在圖1中，是本實(shí)施例中的，先把因?yàn)棣翞樨?fù)值，所以先取Num的補(bǔ)碼，Num＝～Num+1；則有α×Num＝Num+Num＞＞1+Num＞＞4+Num＞＞6+Num＞＞7+Num＞＞13，即把乘法操作優(yōu)化為移位加操作。其它系數(shù)均作同樣的處理。本實(shí)施例中用補(bǔ)碼來表示負(fù)數(shù)；在圖2中，給出了本實(shí)施例的基于提升算法VLSI實(shí)現(xiàn)的總的體系結(jié)構(gòu)圖?？刂茊卧歉鶕?jù)當(dāng)前分解級數(shù)和所要求的小波分解級數(shù)來判斷是否進(jìn)行下一級小波分解，并且控制變換輸入的數(shù)據(jù)。行擴(kuò)展模塊是對輸入進(jìn)行擴(kuò)展，行變換模塊是對擴(kuò)展后的數(shù)據(jù)進(jìn)行濾波處理。行緩存模塊(Line Buffer Array)是存放一定數(shù)量的行變換結(jié)果，以實(shí)現(xiàn)行列變換的并行。列變換是從行緩存中讀出數(shù)據(jù)進(jìn)行列濾波處理，地址生成單元根據(jù)列濾波輸出結(jié)果產(chǎn)生分配地址，并把當(dāng)前小波分解的系數(shù)寫入存儲模塊。按此體系結(jié)構(gòu)，不但可以使行和列方向內(nèi)的高通濾波和低通濾波實(shí)現(xiàn)并行，并且可以使行、列方向?yàn)V波變換實(shí)現(xiàn)并行。
這里的內(nèi)在并行性，指的是在沒有增加硬件成本的基礎(chǔ)上，實(shí)現(xiàn)了實(shí)際的并行處理，包括行方向和列方向內(nèi)的高通、低通濾波以及行列方向同時進(jìn)行濾波。每一個工作時鐘內(nèi)，產(chǎn)生兩個輸出。
在圖3中，給出了本實(shí)施例的行方向、列方向的綜合濾波，這樣可以實(shí)現(xiàn)行方向和列方向的濾波變換并行進(jìn)行。
在圖4中，給出了本實(shí)施例的行方向?yàn)V波變換結(jié)構(gòu)。利用延遲寄存器把輸入分為偶數(shù)點(diǎn)和奇數(shù)點(diǎn)，進(jìn)入α模塊，把偶數(shù)點(diǎn)相加然后與濾波器系數(shù)相乘(優(yōu)化為移位加操作)，再與奇數(shù)點(diǎn)相加，利用Pipeline寄存器實(shí)現(xiàn)流水線處理。接著與α模塊相同的處理方式，把前一模塊的輸出分為奇數(shù)點(diǎn)和偶數(shù)點(diǎn)，依次進(jìn)入β、γ、δ模塊。隨著數(shù)據(jù)的連續(xù)輸入，行濾波器連續(xù)處理。這樣可以充分利用硬件，使其利用率達(dá)到100％。而且控制非常簡單，只是利用幾個延遲寄存器(DFF)即可實(shí)現(xiàn)濾波的連續(xù)處理。行濾波的結(jié)果存入Line Buffer陣列中，本實(shí)施例，采用了11條Line Buffer，位寬位24位，長度為圖像寬度，256。之所以用11條，是為了實(shí)現(xiàn)行變換和列變換并行進(jìn)行，這樣就大大節(jié)省了存儲行變換中間結(jié)果的Memory空間，使得硬件更為緊湊，減少面積的同時提高了運(yùn)算速度，也符合芯片設(shè)計思想。從結(jié)構(gòu)中可以看到，D9/7雙正交小波濾波器的行濾波變換只需要8個Pipeline寄存器，6個延遲寄存器，8個加法器和4個移位寄存器就可以實(shí)現(xiàn)。由于移位寄存器可以用線與來實(shí)現(xiàn)，所以移位寄存器基本上沒有增加硬件的開銷。與傳統(tǒng)方法相比，此結(jié)構(gòu)極大地減小了硬件的開銷和結(jié)構(gòu)的復(fù)雜度。
在圖5中，給出了本實(shí)施例列濾波階段的結(jié)構(gòu)。列濾波結(jié)構(gòu)的設(shè)計與行濾波階段不同。因?yàn)?，行濾波只有變換一定的數(shù)目時才能進(jìn)行列濾波，本實(shí)施例不超過9行。而列率波處理的數(shù)據(jù)是來自行濾波的結(jié)果，所以當(dāng)列變換所需的數(shù)據(jù)數(shù)滿足時，即可開始列濾波，(數(shù)據(jù)數(shù)的大小根據(jù)提升算法和對稱擴(kuò)展個數(shù)而取)，本實(shí)施例中是從第五行開始就可以進(jìn)行列濾波(先對稱擴(kuò)展，擴(kuò)展后為9行)。為了加快列濾波的處理速度，以免數(shù)據(jù)在Line Buffer Array中產(chǎn)生堆積，在一個時鐘從Line Buffer Array中讀出9個數(shù)據(jù)，進(jìn)行列變換處理，同時行變換的結(jié)果繼續(xù)存入Line Buffer中，讀出和寫入Line Buffer陣列是同時進(jìn)行的。9個數(shù)據(jù)依次進(jìn)入4個模塊，最后一個時鐘輸出兩個數(shù)據(jù)，分別是LL、LH，或者是HL、LH。根據(jù)輸出數(shù)據(jù)，產(chǎn)生相應(yīng)的地址，寫入存儲器中。從結(jié)構(gòu)圖中可以看出，列濾波需要8個Pipeline寄存器，1個延遲寄存器，19個加法器和10個移位加操作，加速了硬件處理速度。同時讀出9個數(shù)據(jù)，使得處理速度大大提高。這樣就實(shí)現(xiàn)了行變換和列變換的并行處理。
在本實(shí)施例中，通過統(tǒng)一的“對稱擴(kuò)展”技術(shù)，使得擴(kuò)展具有通用性。對稱擴(kuò)展的點(diǎn)數(shù)是根據(jù)濾波器的類型和一行(列)數(shù)據(jù)的開始索引和最后索引的奇偶性來擴(kuò)展的。設(shè)計時把行(列)開始索引i0統(tǒng)一為零，然后根據(jù)擴(kuò)展原理，把擴(kuò)展點(diǎn)數(shù)統(tǒng)一為所有濾波器類型中最大的對稱擴(kuò)展點(diǎn)數(shù)。
權(quán)利要求
1.一種內(nèi)在并行的二維離散小波變換的VLSI結(jié)構(gòu)設(shè)計方法，其特征在于，至少包括以下內(nèi)容1)通過“移位加”技術(shù)將濾波器中的乘法操作變?yōu)橐莆患拇嫫骱图臃ㄆ鞯牟僮鳎?)通過“行緩存”技術(shù)，將行方向、列方向?yàn)V波變換在一個緊湊的硬件結(jié)構(gòu)中實(shí)現(xiàn)并行；3)通過“延遲寄存器”技術(shù)，實(shí)現(xiàn)流水線結(jié)構(gòu)；4)通過統(tǒng)一的“邊界對稱擴(kuò)展”技術(shù)使得此濾波器結(jié)構(gòu)具有通用性；所述“移位加”技術(shù)是一個實(shí)數(shù)乘以2的n次冪，等價于將這個實(shí)數(shù)左移n位，一個實(shí)數(shù)與一個小波濾波器系數(shù)的乘積就由實(shí)數(shù)的有限個移位的和來表示；所述“行緩存”技術(shù)是把離散小波變換的行方向(或列方向)的濾波中間結(jié)果，存入行(或列)緩存陣列中，當(dāng)達(dá)到一定的行數(shù)(或列數(shù))，列方向(或行方向)的濾波就可以從行(或列)緩存中讀取數(shù)據(jù)，進(jìn)行列(或行)方向的濾波變換，在一個時鐘內(nèi)可同時執(zhí)行、列濾波變換的操作，實(shí)現(xiàn)并行操作；所述“延遲寄存器”技術(shù)是二維離散小波變換的行、列濾波器設(shè)計，采用流水線方法，通過延遲寄存器緩存輸入和計算過程中的數(shù)據(jù)，使得濾波器連續(xù)處理；所述統(tǒng)一的“邊界對稱擴(kuò)展”技術(shù)是基于提升算法的離散小波變換中，邊界要進(jìn)行擴(kuò)展，以使得圖像獲得準(zhǔn)確的重構(gòu)。在Jpeg2000標(biāo)準(zhǔn)規(guī)定中，提升算法對于不同長度的小波濾波器有不同的擴(kuò)展點(diǎn)數(shù)，根據(jù)對稱擴(kuò)展原理，使得擴(kuò)展具有通用性。
全文摘要
本發(fā)明公開了一種二維離散小波變換基于提升算法內(nèi)在并行的VLSI結(jié)構(gòu)的設(shè)計方法，通過移位加技術(shù)將濾波器中的乘法操作變?yōu)橐莆患拇嫫骱图臃ㄆ鞯牟僮?，大大減少了運(yùn)算量，節(jié)省了硬件資源和開銷；通過行緩存技術(shù)，將行、列濾波連接并使其同時進(jìn)行，節(jié)省了大量的存儲空間；通過延遲寄存器技術(shù)實(shí)現(xiàn)流水線處理，加快了硬件處理速度，提高硬件的利用率；通過統(tǒng)一對稱擴(kuò)展技術(shù)使得本發(fā)明具有通用性；本發(fā)明是一種具有多種優(yōu)點(diǎn)的高效2－D DWT硬件實(shí)現(xiàn)方案。通過對二維離散小波變換行濾波和列濾波的優(yōu)化設(shè)計，使硬件的利用率達(dá)到100％，在一個工作時鐘內(nèi)有兩個輸出，實(shí)現(xiàn)了并行性，卻沒有增加硬件開銷，得到的硬件結(jié)構(gòu)也非常簡單，非常易于VLSI的實(shí)現(xiàn)。
文檔編號G06F17/50GK1448871SQ0311460
公開日2003年10月15日 申請日期2003年4月7日 優(yōu)先權(quán)日2003年4月7日
發(fā)明者蘭旭光, 鄭南寧, 周寧, 梅魁志 申請人:西安交通大學(xué)