專利名稱：帶有可重切換緩存的數(shù)字信號處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種數(shù)字信號處理器，特別是一種帶有可重切換緩存的數(shù)字信號處理器，屬于數(shù)字信號處理技術(shù)領(lǐng)域。
背景技術(shù)：
現(xiàn)代的數(shù)字信號處理工作的程序越來越大，如果所有的程序都被一次讀入片上內(nèi)存的話需要很多的片上內(nèi)存，以至于非常大的芯片面積，增加了不少的成本。但是如果都使用片外內(nèi)存的話，由于片外內(nèi)存比片上內(nèi)存需要更多的讀寫周期，程序運(yùn)行的效率會非常的低。為了解決效率和成本之間的矛盾，一部分現(xiàn)代的數(shù)字信號處理器(DSP)中使用了緩存(cache)的裝置。1987年國際電氣學(xué)會IEEE出版的《1987年IEEE固體電路研討會(1987 IEEE International Solid StateCircuits Conference)》一書中的《帶有片上緩存的60納秒CMOS數(shù)字信號處理器(A 60ns CMOS DSP with On-chip Instruction Cache)》一文公開了這樣的數(shù)字信號處理器，所謂緩存就是在片內(nèi)留有很小的一部分內(nèi)存，同時(shí)該內(nèi)存塊和片外內(nèi)存保留有數(shù)據(jù)交換的通道，緩存的大小對于程序而言是透明的。緩存中的內(nèi)容可以是整個(gè)內(nèi)存區(qū)域中任何地址上的內(nèi)容鏡像拷貝。當(dāng)任意一個(gè)地址訪問內(nèi)存時(shí)，芯片自動判斷這一內(nèi)存區(qū)域是否在現(xiàn)有的緩存中，如果存在則直接訪問，否則從片外內(nèi)存中把所需的數(shù)據(jù)調(diào)入緩存，然后進(jìn)行訪問。從片外內(nèi)存中把所需的數(shù)據(jù)調(diào)入緩存需要把原有的緩存內(nèi)容替換出去，替換哪一部分有一定的策略，同時(shí)如何把替換出去的內(nèi)容寫回片外內(nèi)存也有一定的策略。但是作為一種通用的芯片，在某些情況下，它也可能只運(yùn)行非常小的程序，這時(shí)候就可以省去片外內(nèi)存，而使用緩存大小的片上內(nèi)存。但是如果保留片上存儲體緩存的性質(zhì)的話，程序是無法知道緩存中的確切內(nèi)容的，這樣就無法進(jìn)行正確的訪問。原有通常的設(shè)計(jì)中，緩存只能擁有單一的功能，這樣當(dāng)運(yùn)行非常小的程序時(shí)，緩存加上外存的設(shè)計(jì)就會顯得比較浪費(fèi)。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)中的不足，提供一種帶有可重切換緩存的數(shù)字信號處理器，改進(jìn)了現(xiàn)有的緩存的設(shè)計(jì)，使其可以通過一個(gè)端口的設(shè)置，把片上緩存改成一般的片上內(nèi)存，這樣在運(yùn)行小程序時(shí)，可以進(jìn)行準(zhǔn)確而高效的內(nèi)存訪問操作。
本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的，本發(fā)明主要包括程序控制單元、地址發(fā)生器單元、指令譯碼單元、數(shù)字?jǐn)?shù)據(jù)處理單元、片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器、片外數(shù)字?jǐn)?shù)據(jù)存儲器，指令譯碼單元連接到程序控制單元，程序控制單元連接到地址發(fā)生單元、指令譯碼單元和數(shù)字?jǐn)?shù)據(jù)處理單元，數(shù)字?jǐn)?shù)據(jù)處理單元雙向連接到片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器，地址發(fā)生器單元由地址總線連接到片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器，同時(shí)片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器由數(shù)據(jù)總線連接到地址發(fā)生器單元、指令譯碼單元和數(shù)字?jǐn)?shù)據(jù)處理單元，片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器和片外數(shù)字?jǐn)?shù)據(jù)存儲器相連，數(shù)字?jǐn)?shù)據(jù)總線與數(shù)字?jǐn)?shù)據(jù)存儲器相連，數(shù)字?jǐn)?shù)據(jù)存儲器存儲提供要由所述數(shù)字信號處理器操作的數(shù)字?jǐn)?shù)據(jù)，指令譯碼單元為數(shù)字信號處理器提取構(gòu)成程序的指令，并把指令翻譯成控制信號和數(shù)據(jù)信號，數(shù)字?jǐn)?shù)據(jù)處理單元根據(jù)控制信號對輸入的數(shù)據(jù)進(jìn)行數(shù)字運(yùn)算或者邏輯運(yùn)算，地址發(fā)生器單元生成訪問數(shù)字?jǐn)?shù)據(jù)存儲器的地址，程序控制單元根據(jù)所述指令生成控制所述數(shù)字信號處理器的其他單元的操作的命令信號。設(shè)置一個(gè)特定的外圍端口，將片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器中物理存儲體作為普通片上內(nèi)存或者緩存使用，外圍端口信號連接到片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器中的選擇器上，地址和控制總線一路連接到命中判斷邏輯上，另一路直接連接到選擇器上，選擇器通過總線連接到16位片上存儲體。
設(shè)置一個(gè)特定的外圍端口，將片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器中物理存儲體作為普通片上內(nèi)存或者緩存使用。外圍端口信號連接到片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器中的選擇器上，地址和控制總線一路連接到命中判斷邏輯上，另一路直接連接到選擇器上，選擇器通過總線連接到16位片上的存儲體，當(dāng)一個(gè)特定的外圍端口設(shè)置為緩存時(shí)，數(shù)字信號處理器核心送出的地址總線值通過組合邏輯判斷所訪問的內(nèi)容是否在緩存中，片外內(nèi)存通過一定的組合邏輯和作為緩存的片上存儲體相連，當(dāng)特定的外圍端口設(shè)置為片上內(nèi)存時(shí)，數(shù)字信號處理器核心送出的地址總線直接與片上存儲體相連接。
本發(fā)明的數(shù)字信號處理器改變片上緩存為內(nèi)存的工作原理如下從數(shù)字信號處理器核心引出的地址總線和讀寫控制信號線分成兩路，其中第一路連接到緩存的命中判斷邏輯電路上，命中判斷邏輯電路主要根據(jù)地址總線的值判斷地址所指的內(nèi)容是否在緩存中，只有當(dāng)讀或?qū)懶盘栍行Р⑶揖彺婷行盘栍行r(shí)，緩存才被訪問。命中判斷邏輯電路有地址總線和讀寫控制線作為輸出。第二路可以被直接連接到作為片上內(nèi)存的片上存儲體中，但是連接片上內(nèi)存的地址總線只是輸入地址總線的低14位。這時(shí)，只要讀寫信號有效，片上內(nèi)存就能被訪問。最后這兩路控制和地址總線經(jīng)過一個(gè)兩路變一路的選擇器，選擇器的輸入就是這兩路總線，輸出就是真正連接到物理片上存儲體的控制和地址總線。所述的選通器的控制信號就是外圍端口輸入的，當(dāng)控制信號表示片上存儲體被配置成緩存時(shí)連接器中所述的第一路輸出信號有效，否則連接器中所述的第二路輸出信號有效。
本發(fā)明具有實(shí)質(zhì)性特點(diǎn)和顯著進(jìn)步，它使得片上存儲體可以被配置成片上緩存或者片上內(nèi)存。這樣大大增加了芯片應(yīng)用于不同的應(yīng)用場合的靈活性，提高了芯片的性價(jià)比。


圖1本發(fā)明數(shù)字信號處理器的結(jié)構(gòu)框2本發(fā)明數(shù)字信號處理器中片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器的結(jié)構(gòu)框圖具體實(shí)施方式
圖1是本發(fā)明所涉及的數(shù)字信號處理器的框圖，它描述的主要是整體數(shù)字信號處理器的各個(gè)組成模塊的連接關(guān)系。如圖1所示，數(shù)字信號處理器核心5具有程序控制單元1、地址發(fā)生器單元2、指令譯碼單元3、和數(shù)字?jǐn)?shù)據(jù)處理單元4，數(shù)字?jǐn)?shù)據(jù)存儲器6與數(shù)字信號處理器核心5構(gòu)成整個(gè)數(shù)字信號處理器。指令譯碼單元3把指令碼翻譯成數(shù)字信號處理器核心5內(nèi)部的代表指令意義的控制信號，這些所述的控制信號連接到程序控制單元1，程序控制單元1向地址發(fā)生單元2、指令譯碼單元3和數(shù)字?jǐn)?shù)據(jù)處理單元4發(fā)出控制這些模塊工作所需的控制信號。數(shù)字?jǐn)?shù)據(jù)處理單元接受來自片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器6的數(shù)據(jù)，對其進(jìn)行運(yùn)算。地址發(fā)生器單元2進(jìn)行地址運(yùn)算，地址運(yùn)算的結(jié)果通過地址總線連接到片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器6上。片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器6根據(jù)地址發(fā)生器單元2產(chǎn)生的地址把相應(yīng)的數(shù)字?jǐn)?shù)據(jù)放到數(shù)據(jù)總線上，所述的數(shù)據(jù)總線連接到指令譯碼單元3和數(shù)據(jù)處理單元4，為它們提供指令和操作數(shù)。片外數(shù)字?jǐn)?shù)據(jù)存儲體7和片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲體6相連，當(dāng)片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲體6作為緩存時(shí)，片外數(shù)字?jǐn)?shù)據(jù)存儲體7作為外存和緩存交換數(shù)據(jù)，使得芯片可以運(yùn)行超過緩存大小的程序。當(dāng)片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲體6作為片上內(nèi)存時(shí)，片外數(shù)字?jǐn)?shù)據(jù)存儲體7不參與任何工作。
圖2是本發(fā)明所涉及的數(shù)字信號處理器中片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器框圖，它包括真正的物理片上存儲體，緩存命中判斷邏輯，緩存和片外存儲體數(shù)據(jù)交換控制邏輯，讀寫數(shù)據(jù)和地址總線，讀寫控制信號，以及這些東西的連接關(guān)系。下述所有數(shù)據(jù)總線為16位的，地址總線為24位的，所謂的控制信號為一個(gè)讀控制信號和一根寫控制信號。如圖2所示，片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器6和數(shù)字信號處理器核心5相連的主要是地址總線，控制總線和數(shù)據(jù)總線，其中前兩種是從數(shù)字信號處理器核心5到片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器6單向的總線，而數(shù)據(jù)總線27是雙向的。數(shù)據(jù)總線27直接連接到16位片上物理存儲體11上。在圖2上表示時(shí)，地址總線和控制總線用一條總線29表示。一路，總線29連接到命中判斷邏輯13上，地址和控制總線30上的地址總線的數(shù)據(jù)就是總線29上的地址總線的數(shù)據(jù)，但是這時(shí)總線30上的控制總線的信號是原有的控制信號和表示命中與否的信號進(jìn)行邏輯與操作后得到的信號。表示命中與否的信號由命中判斷邏輯13根據(jù)輸入的地址總線的值判斷得到。從命中判斷邏輯13輸出的地址和控制總線連接到選擇器14上。另一路，從總線29直接引出低14位的地址總線連接到選擇器14上(其余高10位信號在選擇器14中置0)，總線29上的控制信號也直接連接到選擇器14上。
選擇器14從上述兩路信號中選擇一路，并把選擇出的一路信號連接到16位片上物理存儲體11上。外圍端口信號cache_mem是選擇器14的控制信號，當(dāng)其為1時(shí)，選擇總線29上控制信號直接連接到選擇器14上的那一路信號作為選擇器14的輸出信號，這時(shí)表示16位片上物理存儲體11被配置成片上內(nèi)存；否則選擇另一路作為選擇器14的輸出信號，這時(shí)表示16位片上物理存儲體11被配置成緩存。
當(dāng)16位片上物理存儲體11被配置成緩存，就需要在數(shù)據(jù)交換控制邏輯12的控制下，進(jìn)行緩存和片外數(shù)字?jǐn)?shù)據(jù)存儲體7之間的數(shù)據(jù)交換以運(yùn)行較大的程序。其中總線21、總線22是數(shù)據(jù)總線，總線25、總線26是訪問片外數(shù)字?jǐn)?shù)據(jù)存儲體7的地址和控制總線。數(shù)據(jù)交換控制邏輯12主要負(fù)責(zé)緩存的替換策略和寫回策略的實(shí)現(xiàn)。當(dāng)16位片上物理存儲體11被配置成片上內(nèi)存時(shí)，數(shù)據(jù)交換控制邏輯12沒有作用，片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器6和片外數(shù)字?jǐn)?shù)據(jù)存儲器7沒有任何的數(shù)據(jù)和控制的信號交流。
權(quán)利要求
1.一種帶有可重切換緩存的數(shù)字信號處理器，主要包括程序控制單元(1)、地址發(fā)生器單元(2)、指令譯碼單元(3)、數(shù)字?jǐn)?shù)據(jù)處理單元(4)、地址和控制總線(29)，其特征在于還包括片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器(6)、片外數(shù)字?jǐn)?shù)據(jù)存儲器(7)、選擇器(14)、命中判斷邏輯(13)，指令譯碼單元(3)連接到程序控制單元，程序控制單元(1)連接到地址發(fā)生單元、指令譯碼單元(3)和數(shù)字?jǐn)?shù)據(jù)處理單元(4)，數(shù)字?jǐn)?shù)據(jù)處理單元(4)雙向連接到片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器(6)，地址發(fā)生器單元(2)由地址總線連接到片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器(6)，同時(shí)片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器(6)由數(shù)據(jù)總線連接到地址發(fā)生器單元(2)、指令譯碼單元(3)和數(shù)字?jǐn)?shù)據(jù)處理單元(4)，片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器(6)和片外數(shù)字?jǐn)?shù)據(jù)存儲器(7)相連，數(shù)字?jǐn)?shù)據(jù)總線與數(shù)字?jǐn)?shù)據(jù)存儲器(6)相連，程序控制單元(1)根據(jù)所述指令生成控制所述數(shù)字信號處理器的其他單元的操作的命令信號，設(shè)置一個(gè)特定的外圍端口，將片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器(6)中物理存儲體作為普通片上內(nèi)存或者緩存使用，外圍端口信號連接到片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器(6)中的選擇器(14)上，地址和控制總線(29)一路連接到命中判斷邏輯(13)上，另一路直接連接到選擇器上，選擇器(14)通過總線(28)連接到16位片上存儲體(11)。
2.根據(jù)權(quán)利要求1所述的帶有可重切換緩存的數(shù)字信號處理器，其特征是，數(shù)字?jǐn)?shù)據(jù)存儲器(6)存儲提供要由所述數(shù)字信號處理器操作的數(shù)字?jǐn)?shù)據(jù)，指令譯碼單元(3)為所述數(shù)字信號處理器提取構(gòu)成程序的指令，并把指令翻譯成控制信號和數(shù)據(jù)信號。
3.根據(jù)權(quán)利要求1所述的帶有可重切換緩存的數(shù)字信號處理器，其特征是，數(shù)字?jǐn)?shù)據(jù)處理單元(4)根據(jù)控制信號對輸入的數(shù)據(jù)進(jìn)行數(shù)字運(yùn)算或者邏輯運(yùn)算，地址發(fā)生器單元(2)生成訪問數(shù)字?jǐn)?shù)據(jù)存儲器(6)的地址。
全文摘要
一種帶有可重切換緩存的數(shù)字信號處理器，屬于數(shù)字信號處理技術(shù)領(lǐng)域。主要包括程序控制單元、地址發(fā)生器單元、指令譯碼單元、數(shù)字?jǐn)?shù)據(jù)處理單元、片內(nèi)數(shù)字?jǐn)?shù)據(jù)存儲器、片外數(shù)字?jǐn)?shù)據(jù)存儲器、選擇器、命中判斷邏輯器，本發(fā)明提供一種帶有可重切換緩存的數(shù)字信號處理器，改進(jìn)了現(xiàn)有的緩存的設(shè)計(jì)，使其可以通過一個(gè)端口的設(shè)置，把片上緩存改成一般的片上內(nèi)存，這樣在運(yùn)行小程序時(shí)，可以進(jìn)行準(zhǔn)確而高效的內(nèi)存訪問操作。它使得片上存儲體可以被配置成片上緩存或者片上內(nèi)存。這樣大大增加了芯片應(yīng)用于不同的應(yīng)用場合的靈活性，提高了芯片的性價(jià)比。
文檔編號G06F9/30GK1521631SQ0311537
公開日2004年8月18日 申請日期2003年2月13日 優(yōu)先權(quán)日2003年2月13日
發(fā)明者陳進(jìn), 陳 進(jìn) 申請人:上海漢芯半導(dǎo)體科技有限公司