專利名稱：基于fifo隊列的數(shù)據(jù)包線速處理方法及其裝置的制作方法
技術領域：
本發(fā)明涉及網絡通信技術領域，尤其涉及一種網絡通信中基于FIFO隊列的數(shù)據(jù)包線速處理方法及其裝置。
背景技術：
隨著網絡通信技術的發(fā)展，在進行數(shù)據(jù)傳輸?shù)倪壿嬙O計時所采用的數(shù)據(jù)傳輸速度越來越高，支持的數(shù)據(jù)流的帶寬也越來越大。通常在邏輯處理時，對一個數(shù)據(jù)包的處理都采用FIFO(先進先出)隊列進行隔離，中間加入狀態(tài)機(State machine)進行控制的方案，如圖1所示，通常FIFO隊列的接口信號包括ren狀態(tài)機到FIFO隊列的讀信號；dataFIFO隊列的輸出數(shù)據(jù)；emptyFIFO隊列的空信號；aemptyFFIO隊列的幾乎空信號；FIFO隊列通過上述信號與狀態(tài)機進行通信。
具體的邏輯處理過程為一個數(shù)據(jù)包到達后保存于FIFO隊列中，根據(jù)狀態(tài)機的讀使能信號ren讀出該數(shù)據(jù)包，并通過FIFO隊列的data信號將數(shù)據(jù)輸出，保存的數(shù)據(jù)包讀出后發(fā)送empty或幾乎空信號aempty。
對于不定長包的處理，通常也是基于上述結構實現(xiàn)，即采用FIFO隊列將需要進行處理的數(shù)據(jù)隔離成幾個處理域，并利用狀態(tài)機在每個處理域內進行協(xié)議及控制處理。但由于不定長數(shù)據(jù)包的不定長特性決定了在進行數(shù)據(jù)處理時必須采用字級節(jié)的FIFO隊列，而采用字節(jié)級的FIFO隊列只有取出數(shù)據(jù)后獲得EOF(End of Framer，結束標識)信號才知道數(shù)據(jù)包讀出過程結束。由于必須讀出全部數(shù)據(jù)才能知道數(shù)據(jù)包是否全部讀出，所以下一拍的讀使能必須根據(jù)上次讀出的數(shù)據(jù)內容確定，即讀使能為一個由讀出數(shù)據(jù)信號參與的組合邏輯信號；對于這種情況，在數(shù)據(jù)傳輸速率較低，即時鐘頻率較低時，通常不會對數(shù)據(jù)的處理過程有很大的影響，而當進行高速數(shù)據(jù)傳輸處理，即時鐘頻率較高時，由于保存數(shù)據(jù)的FPGA(現(xiàn)場可編程邏輯門列陣)內部的RAM(隨機存儲器)的Tco(Clk to signal validdelay，信號有效相對于時鐘的延時)較大，如果采用一個組合邏輯信號作為RAM的讀使能信號，則Tco的時長加上產生組合邏輯信號的延時將超過時鐘周期，給數(shù)據(jù)傳輸?shù)倪壿嬏幚韼順O大的困難。
因此，為解決上述問題，對于高速數(shù)據(jù)傳輸?shù)那闆r，RAM輸出數(shù)據(jù)后，需要打一級觸發(fā)器，對數(shù)據(jù)進行延時一拍的處理，以減少Tco的時間，因為通常觸發(fā)器的Tco遠小于RAM的Tco。經過這樣的處理后，對于狀態(tài)機的處理又產生了不利的影響，即狀態(tài)機內部就要多等一拍，使狀態(tài)機與前一級FIFO隊列間無法以線速處理傳輸處理傳輸數(shù)據(jù)，即數(shù)據(jù)處理的過程中要有等待的時間間隔，導致無法滿足網絡通信中對數(shù)據(jù)實現(xiàn)線速處理的要求。所以，在FIFO隊列間進行數(shù)據(jù)處理時，如果采用高頻時鐘，則很難達到對數(shù)據(jù)的線速處理。

發(fā)明內容
本發(fā)明的目的是提供一種基于FIFO隊列的數(shù)據(jù)包線速處理方法及其裝置，以解決現(xiàn)有技術中存在的針對不定長數(shù)據(jù)包難以實現(xiàn)線速處理的問題。
本發(fā)明的目的是這樣實現(xiàn)的所述的基于FIFO隊列的數(shù)據(jù)包線速處理方法，包括當前一級FIFO(先進先出)隊列中存貯的數(shù)據(jù)包需要輸出時，將輸出的數(shù)據(jù)經時序轉換處理，去除數(shù)據(jù)有效相對時鐘的時延后發(fā)送給狀態(tài)機，并由狀態(tài)機將數(shù)據(jù)發(fā)送給后一級FIFO隊列。
所述的時序轉換處理過程包括
根據(jù)前一級FIFO輸出的empty(空)信號或aempty(幾乎空)信號，以及后一級FIFO隊列的afull(幾乎滿)信號產生針對前一級FIFO的讀使能信號；將前一級FIFO根據(jù)接收到的讀使能信號輸出的數(shù)據(jù)進行緩存，并產生數(shù)據(jù)有效信號輸出；將經過緩存處理的數(shù)據(jù)和數(shù)據(jù)有效信號輸出數(shù)據(jù)給狀態(tài)機。
所述的根據(jù)前一級FIFO輸出的空信號empty或幾乎空信號aempty，以及后一級FIFO隊列的afull(幾乎滿)信號，產生針對前一級FIFO的讀使能信號進一步包括當前一級FIFO隊列輸出的空信號empty或幾乎空信號aempty顯示前一級FIFO隊列未處于空或幾乎空狀態(tài)，且后一級FIFO隊列的afull(幾乎滿)信號顯示后一級FIFO隊列未處于幾乎滿狀態(tài)時，向前一級FIFO隊列發(fā)送讀使能信號，以觸發(fā)前一級FIFO隊列輸出數(shù)據(jù)。
所述的將前一級FIFO隊列根據(jù)接收到的讀使能信號輸出的數(shù)據(jù)進行緩存，并產生數(shù)據(jù)有效信號輸出進一步包括將前一級FIFO隊列輸出的數(shù)據(jù)進行緩存處理，以去除數(shù)據(jù)相對時鐘的時延；將發(fā)送給前一級FIFO隊列的讀使能信號進行延時處理，延時周期為前一級FIFO隊列輸出數(shù)據(jù)相對時鐘的延時周期。
所述的后一級FIFO隊列的幾乎滿信號afull表示后一級FIFO隊列為幾乎滿狀態(tài)，即后一級FIFO隊列中還可以存入前一級FIFO隊列與后一級FIFO隊列間正在傳輸?shù)臄?shù)據(jù)。
所述的由狀態(tài)機將數(shù)據(jù)信息發(fā)送給后一級FIFO隊列包括狀態(tài)機向后一級FIFO隊列發(fā)送后一級FIFO隊列的寫使能信號；后一級FIFO隊列根據(jù)發(fā)來的寫使能信號從狀態(tài)機獲取數(shù)據(jù)，并產生幾乎滿信號afull發(fā)出。
該方法中所述的將前一級FIFO隊列輸出的數(shù)據(jù)進行緩存處理為將前一級FIFO隊列輸出的數(shù)據(jù)進行延時一個時鐘周期的處理；所述的數(shù)據(jù)有效信號為前一級FIFO隊列的讀使能信號延時兩個時鐘周期獲得。
該方法中所述的前一級FIFO隊列和后一級FIFO隊列均為字節(jié)級的FIFO隊列。
該方法中所述的數(shù)據(jù)包為不定長數(shù)據(jù)包。
所述的基于FIFO隊列的數(shù)據(jù)包線速處理裝置，包括前一級FIFO隊列接收待處理的數(shù)據(jù)包，接收時序轉換模塊發(fā)來的讀使能信號，向時序轉換模塊發(fā)送數(shù)據(jù)，以及空信號empty或幾乎空信號aempty；時序轉換模塊接收前一級FIFO隊列的輸出數(shù)據(jù)，并緩存前一級FIFO隊列的輸出數(shù)據(jù)，還接收后一級FIFO隊列發(fā)來的幾乎滿信號afull，并輸出數(shù)據(jù)有效信號和經緩存處理后的數(shù)據(jù)給狀態(tài)機；狀態(tài)機接收時序轉換模塊發(fā)送來的數(shù)據(jù)有效信號和時序轉換模塊發(fā)來的數(shù)據(jù)，向后一級FIFO隊列發(fā)送寫使能信號和數(shù)據(jù)；后一級FIFO隊列接收狀態(tài)機發(fā)送來的后一級FIFO隊列的寫使能信號，根據(jù)該信號接收狀態(tài)機發(fā)來的數(shù)據(jù)，并輸出幾乎滿信號afull給時序轉換模塊，以控制時序轉換模塊是否繼續(xù)從前一級FIFO隊列中讀數(shù)據(jù)。
由上述技術方案可以看出，本發(fā)明利用接口轉換的思想解決了高速數(shù)據(jù)傳輸情況下不定長數(shù)據(jù)包的全流水邏輯設計，即在高速數(shù)據(jù)傳輸過程中對不定長數(shù)據(jù)包實現(xiàn)了線速處理。從而解決了現(xiàn)有技術中所存在的當時鐘頻率很高時，較難實現(xiàn)針對數(shù)據(jù)的線速處理的問題，提高了數(shù)據(jù)傳輸?shù)男阅埽行У乜朔爽F(xiàn)有技術中高頻時鐘的采用與實現(xiàn)數(shù)據(jù)線速處理間的矛盾。而且，本發(fā)明所提供的實施方案較為簡單，易于實現(xiàn)。


圖1為現(xiàn)有技術中采用FIFO進行數(shù)據(jù)處理的結構示意圖；圖2為本發(fā)明所述的方法的實現(xiàn)流程圖；
圖3為本發(fā)明所述的裝置的結構示意圖；圖4為圖3的時序圖。
具體實施例方式
本發(fā)明的核心是將前一級FIFO隊列的輸出進行時序轉換處理為可以線速處理的數(shù)據(jù)后發(fā)送給狀態(tài)機，并由狀態(tài)機將數(shù)據(jù)線速發(fā)送給后一級FIFO隊列，這樣，既可以達到數(shù)據(jù)處理速度的要求，又可以實現(xiàn)針對基于FIFO隊列的數(shù)據(jù)的線速處理，即實現(xiàn)針對基于FIFO隊列的數(shù)據(jù)處理的流水設計。也就是說，本發(fā)明不僅對發(fā)送給狀態(tài)機的前一級FIFO隊列輸出的數(shù)據(jù)進行延時處理，而且在此基礎上，還將前一級FIFO隊列的empty和幾乎空信號aempty進行時序轉換處理為數(shù)據(jù)有效信號，發(fā)送給狀態(tài)機，狀態(tài)機根據(jù)數(shù)據(jù)有效信號生成針對后一級FIFO隊列的寫使能信號，后一級FIFO隊列根據(jù)寫使能信號接收狀態(tài)機發(fā)來的數(shù)據(jù)。
本發(fā)明所述的方法的具體實現(xiàn)方式如圖2所示，具體包括以下步驟步驟1前一級FIFO隊列接收需要處理的不定長數(shù)據(jù)包；所述的前一級FIFO隊列為字節(jié)級的FIFO隊列；本發(fā)明主要是針對不定長數(shù)據(jù)包的處理而設計的，對于定長數(shù)據(jù)包的處理可以采用較為簡單的如背景技術中所描述的方案即可。
步驟2當前一級FIFO隊列接收待處理的數(shù)據(jù)包時，前一級FIFO隊列輸出的空信號empty和幾乎空信號aempty發(fā)生跳變，以通知下一級處理模塊前一級FIFO隊列有待處理數(shù)據(jù)，而不再為空或幾乎空狀態(tài)；空信號empty用于通知下一級處理模塊前一級FIFO隊列是否為空狀態(tài)，如果不為空狀態(tài)，則產生前一級FIFO隊列的讀使能信號，否則，不作處理；幾乎空信號aempty用于通知下一級處理模塊前一級FIFO隊列是否為幾乎空狀態(tài)，如果為幾乎空狀態(tài)，則停止向前一級FIFO隊列發(fā)送讀使能信號，即停止繼續(xù)從前一級FIFO隊列中讀數(shù)據(jù)，否則，不作處理。
步驟3根據(jù)前一級FIFO隊列輸出的空信號empty和幾乎空信號aempty狀態(tài)，以及后一級FIFO隊列的幾乎滿信號afull狀態(tài)，產生針對前一級FIFO隊列的讀使能信號ren，該信號用于觸發(fā)前一級FIFO隊列輸出數(shù)據(jù)，并分別執(zhí)行步驟4和步驟6；后一級FIFO隊列的幾乎滿信號afull是由后一級FIFO隊列根據(jù)自己的數(shù)據(jù)處理情況產生的，所述的幾乎滿表示后一級FIFO隊列中還可以存入前一級FIFO隊列與后一級FIFO隊列之間正在傳輸?shù)臄?shù)據(jù)。
步驟4前一級FIFO隊列的讀使能信號ren產生后，將其作延時兩個時鐘周期的處理，以生成數(shù)據(jù)有效信號data_valid，并發(fā)送給狀態(tài)機，執(zhí)行步驟5數(shù)據(jù)有效信號data_valid用于觸發(fā)產生后一級FIFO隊列的寫使能信號wen，同時觸發(fā)狀態(tài)機接收數(shù)據(jù)處理過程。
步驟5狀態(tài)機根據(jù)數(shù)據(jù)有效信號data_valid生成針對后一級FIFO隊列的寫使能信號wen，并發(fā)送給后一級FIFO隊列，執(zhí)行步驟8；寫使能信號wen用于觸發(fā)向后一級FIFO隊列中寫入數(shù)據(jù)處理過程。
步驟6前一級FIFO隊列收到讀使能信號ren后，觸發(fā)前一級FIFO隊列中輸出數(shù)據(jù)的處理過程，并輸出其中的待處理數(shù)據(jù)rdata，執(zhí)行步驟7。
步驟7將前一級FIFO隊列輸出的數(shù)據(jù)信號data進行延時一個時鐘周期的處理，并發(fā)送給狀態(tài)機，由狀態(tài)機將待處理數(shù)據(jù)發(fā)送給后一級FIFO隊列，執(zhí)行步驟8；該步驟有效地去除了數(shù)據(jù)處理過程中的延時，同時，保證了數(shù)據(jù)有效信號data_valid與數(shù)據(jù)信號data的同步。
步驟8后一級FIFO隊列接收寫使能信號wen，以及狀態(tài)機發(fā)來的待處理數(shù)據(jù)wdata，并觸發(fā)其寫入數(shù)據(jù)的處理過程，將狀態(tài)要發(fā)來的數(shù)據(jù)wdata寫入后一級FIFO隊列。
本發(fā)明還提供了一種基于FIFO隊列的數(shù)據(jù)包線速處理裝置，該裝置的具體實施方式
如圖3所示，該裝置的主要特點是在狀態(tài)機與前一級FIFO的接口中間插入了一個接口轉換模塊，即時序轉換模塊，對前一級FIFO隊列輸出的信號進行時序轉換后，發(fā)送給狀態(tài)機，以實現(xiàn)對不定長數(shù)據(jù)包的線速處理，所述裝置的具體結構包括前一級FIFO隊列接收待處理的數(shù)據(jù)包，接收時序轉換模塊發(fā)來的讀使能信號ren，并在該信號的觸發(fā)下向時序轉換模塊發(fā)送數(shù)據(jù)，前一級FIOF隊列同時還向時序轉換模塊發(fā)送空信號empty或幾乎空信號aempty；前一級FIFO隊列的輸出信號包括emptyFIFO空信號；aemptyFIFO的幾乎空信號；rdata前一級FIFO的輸出數(shù)據(jù)；前一級FIFO隊列接收的信號包括ren狀態(tài)機對前一級FIFO的讀使能，該信號由時序轉換模塊根據(jù)空信號empty、幾乎空信號aempty和幾乎滿信號afull產生，具體產生方法如下if(afull)if(ren)ren＜＝～aempty；elseren＜＝～empty；Elseren＜＝0；即當前一級FIFO隊列輸出的空信號empty和幾乎空信號aempty，顯示前一級FIFO隊列未處于空和幾乎空狀態(tài)，且后一級FIFO隊列輸出的幾乎滿信號afull顯示后一級FIFO隊列中未處于幾乎滿狀態(tài)時，則時序轉換模塊產生讀使能信號ren。
時序轉換模塊接收前一級FIFO隊列的輸出數(shù)據(jù)rdata，采用觸發(fā)器將前一級FIFO隊列的輸出數(shù)據(jù)rdata進行延時一個時鐘周期的寄存處理，并輸出數(shù)據(jù)有效信號data_valid和經過延時處理后的數(shù)據(jù)信號data給狀態(tài)機，還接收后一級FIFO隊列發(fā)來的幾乎滿信號afull；
時序轉換模塊將主要是將從前一級FIFO隊列讀出的數(shù)據(jù)在觸發(fā)器中進行一拍寄存，有效地減小Tco，并根據(jù)前一級FIFO隊列的空信號和幾乎空以及前一級FIFO隊列輸出數(shù)據(jù)的延時周期產生數(shù)據(jù)有效信號data_valid，即數(shù)據(jù)有效信號data_valid為將讀使能信號ren延時處理后獲得，延時周期為前一級FIFO隊列輸出數(shù)據(jù)的延時周期；例如，當前一級FIFO隊列輸出數(shù)據(jù)的延時周期為兩個時鐘周期時，可以采用讀使能信號ren延時兩個時鐘周期作為數(shù)據(jù)有效信號data_valid。
狀態(tài)機根據(jù)時序轉換模塊發(fā)送來的數(shù)據(jù)有效信號data_valid，接收時序轉換模塊輸出的數(shù)據(jù)信號data，并向后一級FIFO隊列發(fā)送寫使能信號wen，輸出數(shù)據(jù)wdata給后一級FIFO隊列，其中所述的寫使能信號為根據(jù)數(shù)據(jù)信號data_valid產生；圖3所示的本發(fā)明的裝置的時序圖如圖4所示，由該時序圖可以看出狀態(tài)機的引入的數(shù)據(jù)有效信號data_valid和數(shù)據(jù)信號data相對于時鐘的延時已經被有效地去除了，從而為實現(xiàn)數(shù)據(jù)的線速處理提供了可能；后一級FIFO隊列接收狀態(tài)機發(fā)送來的后一級FIFO隊列的寫使能信號wen，根據(jù)該信號接收狀態(tài)機發(fā)送來的數(shù)據(jù)，并輸出幾乎滿信號afull給時序轉換模塊，以控制時序轉換模塊是否繼續(xù)從前一級FIFO隊列中讀數(shù)據(jù)；所述的full信號為后一級FIFO的幾乎滿信號，后一級FIFO隊列的幾乎滿狀態(tài)是指后一級FIFO隊列仍可以存入前后兩級FIFO隊列之間正在處理的所有數(shù)據(jù)，以保證總線上保持的數(shù)據(jù)仍能夠進入后一級FIFO隊列。
經過上述對本發(fā)明的具體實施方式
的描述后，可以看出本發(fā)明中的狀態(tài)機的輸入信號僅為數(shù)據(jù)有效信號data_valid和數(shù)據(jù)信號data，大大簡化了實現(xiàn)線速處理不定長數(shù)據(jù)包時狀態(tài)機的設計。
權利要求
1.一種基于FIFO隊列的數(shù)據(jù)包線速處理方法，其特征在于包括當前一級FIFO(先進先出)隊列中存貯的數(shù)據(jù)包需要輸出時，將輸出的數(shù)據(jù)經時序轉換處理，去除數(shù)據(jù)有效相對時鐘的時延后發(fā)送給狀態(tài)機，并由狀態(tài)機將數(shù)據(jù)發(fā)送給后一級FIFO隊列。
2.根據(jù)權利要求1所述的基于FIFO隊列的數(shù)據(jù)包線速處理方法，其特征在于所述的時序轉換處理過程包括根據(jù)前一級FIFO輸出的empty(空)信號或aempty(幾乎空)信號，以及后一級FIFO隊列的afull(幾乎滿)信號產生針對前一級FIFO的讀使能信號；將前一級FIFO根據(jù)接收到的讀使能信號輸出的數(shù)據(jù)進行緩存，并產生數(shù)據(jù)有效信號輸出；將經過緩存處理的數(shù)據(jù)和數(shù)據(jù)有效信號輸出數(shù)據(jù)給狀態(tài)機。
3.根據(jù)權利要求2所述的基于FIFO隊列的數(shù)據(jù)包線速處理方法，其特征在于所述的根據(jù)前一級FIFO輸出的空信號empty或幾乎空信號aempty，以及后一級FIFO隊列的afull(幾乎滿)信號，產生針對前一級FIFO的讀使能信號進一步包括當前一級FIFO隊列輸出的空信號empty或幾乎空信號aempty顯示前一級FIFO隊列未處于空或幾乎空狀態(tài)，且后一級FIFO隊列的afull(幾乎滿)信號顯示后一級FIFO隊列未處于幾乎滿狀態(tài)時，向前一級FIFO隊列發(fā)送讀使能信號，以觸發(fā)前一級FIFO隊列輸出數(shù)據(jù)。
4.根據(jù)權利要求2所述的基于FIFO隊列的數(shù)據(jù)包線速處理方法，其特征在于所述的將前一級FIFO隊列根據(jù)接收到的讀使能信號輸出的數(shù)據(jù)進行緩存，并產生數(shù)據(jù)有效信號輸出進一步包括將前一級FIFO隊列輸出的數(shù)據(jù)進行緩存處理，以去除數(shù)據(jù)相對時鐘的時延；將發(fā)送給前一級FIFO隊列的讀使能信號進行延時處理，延時周期為前一級FIFO隊列輸出數(shù)據(jù)相對時鐘的延時周期。
5.根據(jù)權利要求2所述的基于FIFO隊列的數(shù)據(jù)包線速處理方法，其特征在于所述的后一級FIFO隊列的幾乎滿信號afull表示后一級FIFO隊列為幾乎滿狀態(tài)，即后一級FIFO隊列中還可以存入前一級FIFO隊列與后一級FIFO隊列間正在傳輸?shù)臄?shù)據(jù)。
6.根據(jù)權利要求5所述的基于FIFO隊列的數(shù)據(jù)包線速處理方法，其特征在于所述的由狀態(tài)機將數(shù)據(jù)信息發(fā)送給后一級FIFO隊列包括狀態(tài)機向后一級FIFO隊列發(fā)送后一級FIFO隊列的寫使能信號；后一級FIFO隊列根據(jù)發(fā)來的寫使能信號從狀態(tài)機獲取數(shù)據(jù)，并產生幾乎滿信號afull發(fā)出。
7.根據(jù)權利要求2、3、4或6所述的基于FIFO隊列的數(shù)據(jù)包線速處理方法，其特征在于所述的將前一級FIFO隊列輸出的數(shù)據(jù)進行緩存處理為將前一級FIFO隊列輸出的數(shù)據(jù)進行延時一個時鐘周期的處理；所述的數(shù)據(jù)有效信號為前一級FIFO隊列的讀使能信號延時兩個時鐘周期獲得。
8.根據(jù)權利要求1所述的基于FIFO隊列的數(shù)據(jù)包線速處理方法，其特征在于所述的前一級FIFO隊列和后一級FIFO隊列均為字節(jié)級的FIFO隊列。
9.根據(jù)權利要求1所述的基于FIFO隊列的數(shù)據(jù)包線速處理方法，其特征在于所述的數(shù)據(jù)包為不定長數(shù)據(jù)包。
10.一種基于FIFO隊列的數(shù)據(jù)包線速處理裝置，其特征在于包括前一級FIFO隊列接收待處理的數(shù)據(jù)包，接收時序轉換模塊發(fā)來的讀使能信號，向時序轉換模塊發(fā)送數(shù)據(jù)，以及空信號empty或幾乎空信號aempty；時序轉換模塊接收前一級FIFO隊列的輸出數(shù)據(jù)，并緩存前一級FIFO隊列的輸出數(shù)據(jù)，還接收后一級FIFO隊列發(fā)來的幾乎滿信號afull，并輸出數(shù)據(jù)有效信號和經緩存處理后的數(shù)據(jù)給狀態(tài)機；狀態(tài)機接收時序轉換模塊發(fā)送來的數(shù)據(jù)有效信號和時序轉換模塊發(fā)來的數(shù)據(jù)，向后一級FIFO隊列發(fā)送寫使能信號和數(shù)據(jù)；后一級FIFO隊列接收狀態(tài)機發(fā)送來的后一級FIFO隊列的寫使能信號，根據(jù)該信號接收狀態(tài)機發(fā)來的數(shù)據(jù)，并輸出幾乎滿信號afull給時序轉換模塊，以控制時序轉換模塊是否繼續(xù)從前一級FIFO隊列中讀數(shù)據(jù)。
全文摘要
本發(fā)明提供了一種基于FIFO隊列的數(shù)據(jù)包線速處理方法及其裝置，實現(xiàn)了當前一級FIFO隊列中輸出數(shù)據(jù)時，將其輸出的數(shù)據(jù)經時序轉換處理，去除數(shù)據(jù)有效相對時鐘的時延后發(fā)送給狀態(tài)機，并由狀態(tài)機將數(shù)據(jù)發(fā)送給后一級FIFO隊列。因此，本發(fā)明解決了高速數(shù)據(jù)傳輸情況下不定長數(shù)據(jù)包的全流水邏輯設計，在高速數(shù)據(jù)傳輸過程中對不定長數(shù)據(jù)包實現(xiàn)了線速處理。從而解決了現(xiàn)有技術中所存在的當時鐘頻率很高時，較難實現(xiàn)針對數(shù)據(jù)的線速處理的問題，有效地克服了現(xiàn)有技術中高頻時鐘的采用與實現(xiàn)數(shù)據(jù)線速處理間的矛盾。
文檔編號G06F5/06GK1540494SQ03127969
公開日2004年10月27日 申請日期2003年4月26日 優(yōu)先權日2003年4月26日
發(fā)明者葉錦華 申請人:華為技術有限公司