專(zhuān)利名稱(chēng)：能識(shí)別冷熱啟動(dòng)的系統(tǒng)及加快系統(tǒng)啟動(dòng)速度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及系統(tǒng)的啟動(dòng)技術(shù)，特別涉及一種能識(shí)別冷熱啟動(dòng)的系統(tǒng)及加快系統(tǒng)啟動(dòng)速度的方法。
背景技術(shù)：
對(duì)于路由器等嵌入式計(jì)算機(jī)系統(tǒng)，冷啟動(dòng)是指系統(tǒng)設(shè)備從開(kāi)機(jī)到電源上電的過(guò)程，而熱啟動(dòng)是指系統(tǒng)設(shè)備不掉電，只是對(duì)其中的中央處理器(CPU)等器件的復(fù)位。一般復(fù)雜的計(jì)算機(jī)系統(tǒng)，常常包含有必須上電進(jìn)行配置或加載的設(shè)備，例如現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)等。FPGA在掉電，即冷啟動(dòng)后內(nèi)部邏輯就會(huì)丟失，必須重新加載。一般這一加載過(guò)程需要花費(fèi)較長(zhǎng)的時(shí)間，而FPGA類(lèi)設(shè)備熱啟動(dòng)則不需要重新加載。
現(xiàn)有的路由器等嵌入式計(jì)算機(jī)系統(tǒng)中一般不區(qū)分冷啟動(dòng)或熱啟動(dòng)。由于不區(qū)分系統(tǒng)冷啟動(dòng)或熱啟動(dòng)，程序在熱啟動(dòng)過(guò)程中也要將所有需要上電加載和配置的設(shè)備，如FPGA設(shè)備，重新加載或配置一遍，從而延長(zhǎng)了啟動(dòng)的時(shí)間，降低了系統(tǒng)的效率。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能識(shí)別冷熱啟動(dòng)的系統(tǒng)及加快系統(tǒng)啟動(dòng)速度的方法，通過(guò)區(qū)別冷啟動(dòng)和熱啟動(dòng)，在熱啟動(dòng)時(shí)減少啟動(dòng)環(huán)節(jié)，從而加快系統(tǒng)的啟動(dòng)速度。
本發(fā)明的技術(shù)方案一種加快系統(tǒng)啟動(dòng)速度的方法，其特征在于，所述方法通過(guò)識(shí)別系統(tǒng)冷熱啟動(dòng)來(lái)實(shí)現(xiàn)，其具體包括如下步驟A、啟動(dòng)系統(tǒng)，微處理器從標(biāo)志寄存器讀取啟動(dòng)標(biāo)識(shí)并對(duì)該標(biāo)識(shí)進(jìn)行判斷；B、如果啟動(dòng)標(biāo)識(shí)為冷啟動(dòng)標(biāo)識(shí)，則進(jìn)行步驟C，否則進(jìn)行步驟D；C、將寄存器置為熱啟動(dòng)標(biāo)識(shí)并進(jìn)行冷啟動(dòng)處理，然后進(jìn)行步驟E；D、進(jìn)行熱啟動(dòng)處理，在該處理過(guò)程中跳過(guò)只有在冷啟動(dòng)時(shí)才需執(zhí)行的任務(wù)；E、系統(tǒng)完成啟動(dòng)。
根據(jù)上述方法所述的寄存器中的冷啟動(dòng)標(biāo)記在系統(tǒng)上電時(shí)由一檢測(cè)電路寫(xiě)入。
所述的啟動(dòng)標(biāo)識(shí)為高電平或低電平。
一種能識(shí)別冷熱啟動(dòng)的系統(tǒng)，至少包括微處理器，通過(guò)總線(xiàn)與微處理器連接的存儲(chǔ)器、輸入/輸出接口，與微處理器連接以提供工作電壓的電源，其特征在于還包括一啟動(dòng)標(biāo)識(shí)電路，該啟動(dòng)標(biāo)識(shí)電路一輸入端與電源連接，以檢測(cè)該電源上電并保存為相應(yīng)的啟動(dòng)標(biāo)識(shí)，所述微處理器通過(guò)輸入/輸出與啟動(dòng)標(biāo)識(shí)電路連接，以讀取或?qū)懭雴?dòng)標(biāo)識(shí)。
所述的啟動(dòng)標(biāo)識(shí)電路包括電源延遲電路與電源連接，將該電源電壓延時(shí)以產(chǎn)生上電信號(hào)；上升沿檢測(cè)電路接收電源延遲電路的輸出信號(hào)，以檢測(cè)電源上電過(guò)程中電壓的躍變；冷熱啟動(dòng)檢測(cè)寄存器接收上升沿檢測(cè)電路的輸出信號(hào)，將檢測(cè)到的電源上電動(dòng)作標(biāo)記為冷啟動(dòng)標(biāo)識(shí)并保存。
采用本發(fā)明，系統(tǒng)可以簡(jiǎn)便的識(shí)別冷熱啟動(dòng)，在熱啟動(dòng)時(shí)，微處理器(CPU)可以跳過(guò)只有在冷啟動(dòng)才需要處理的任務(wù)，如跳過(guò)FPGA等設(shè)備的重新加載或配置過(guò)程，從而加快系統(tǒng)的啟動(dòng)速度，進(jìn)而提高系統(tǒng)的效率。


圖1為本發(fā)明的結(jié)構(gòu)框圖；
圖2為電源延遲電路原理示意圖；圖3為上升沿檢測(cè)電路原理示意圖；圖4為上升沿檢測(cè)時(shí)序圖；圖5為冷熱啟動(dòng)檢測(cè)寄存器電路原理示意圖；圖6為本發(fā)明的流程。
具體實(shí)施例方式
計(jì)算機(jī)系統(tǒng)的冷啟動(dòng)和熱啟動(dòng)的區(qū)別在于電源是否重新上電，電源重新上電為冷啟動(dòng)，反之為熱啟動(dòng)。本發(fā)明提供一種簡(jiǎn)便的冷熱啟動(dòng)識(shí)別方法，當(dāng)系統(tǒng)重新啟動(dòng)后，微處理器(CPU)可以通過(guò)查詢(xún)方式區(qū)別冷啟動(dòng)和熱啟動(dòng)，如果是熱啟動(dòng)可以減少啟動(dòng)的環(huán)節(jié)，如CPU程序就可以跳過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列FPGA等設(shè)備的重新加載或配置過(guò)程，從而加快系統(tǒng)的啟動(dòng)速度。
參考圖1，計(jì)算機(jī)系統(tǒng)包括微處理器，通過(guò)總線(xiàn)與微處理器連接的存儲(chǔ)器和輸入/輸出接口，給系統(tǒng)提供工作電壓的電源，與電源和微處理器連接的啟動(dòng)標(biāo)識(shí)電路，以及連接于輸入/輸出接口的外部設(shè)備。存儲(chǔ)器可包括用于存儲(chǔ)執(zhí)行程序的程序存儲(chǔ)器和用于存儲(chǔ)數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器。
啟動(dòng)標(biāo)識(shí)電路包括電源延遲電路、上升沿檢測(cè)電路和冷熱啟動(dòng)檢測(cè)寄存器(標(biāo)志寄存器)。電源延遲電路一輸入端與電源連接，輸出信號(hào)至上升沿檢測(cè)電路，上升沿檢測(cè)電路將檢測(cè)結(jié)果輸出至冷熱啟動(dòng)檢測(cè)寄存器，該寄存器通過(guò)輸入端和輸出端與微處理器的輸入/輸出連接。
參考圖2，電源延遲電路為阻容延遲電路，輸出上電信號(hào)。當(dāng)電源上電時(shí)，由于電容C的充電效應(yīng)，使該上電信號(hào)的電壓遲于電源電壓，延遲時(shí)間由電阻R和電容C決定，本實(shí)施例中延遲時(shí)間為1ms，以保證其它電路先上電工作，才能檢測(cè)電壓變化。其中二極管D的作用是保證在電源掉電時(shí)電容C能迅速瀉放電荷，確保后續(xù)邏輯電路能檢測(cè)快速的掉電、上電過(guò)程，以防止漏檢。
參考圖3，上升沿檢測(cè)電路的作用是檢測(cè)電源上電過(guò)程電壓躍變過(guò)程。它由兩個(gè)D-觸發(fā)器U1和U2、一個(gè)與門(mén)U3組成。D-觸發(fā)器U1的輸入端固定接高電平‘1’，D-觸發(fā)器U1和U2的復(fù)位端接電源延遲電路輸出的上電信號(hào)，當(dāng)上電信號(hào)電壓未達(dá)到邏輯電平門(mén)限電壓時(shí)，D-觸發(fā)器U1和U2一直處于復(fù)位狀態(tài)，輸出端為‘0’。當(dāng)上電信號(hào)電壓達(dá)到邏輯電平門(mén)限后，D-觸發(fā)器U1和U2結(jié)束復(fù)位，開(kāi)始與與門(mén)U3一起進(jìn)行上升沿檢測(cè)，輸出1個(gè)時(shí)鐘周期寬度的高脈沖信號(hào)，并提供給冷熱啟動(dòng)檢測(cè)寄存器，參閱圖4所示。
參考圖5，冷熱啟動(dòng)檢測(cè)寄存器為一D-觸發(fā)器U4。當(dāng)冷啟動(dòng)時(shí)，上升沿檢測(cè)電路輸出的脈沖信號(hào)(即上電檢測(cè)信號(hào))直接將D-觸發(fā)器U4置位，即上電后U4內(nèi)存儲(chǔ)數(shù)據(jù)‘1’。
為了能區(qū)分冷熱啟動(dòng)，CPU必須按流程對(duì)寄存器中的標(biāo)識(shí)進(jìn)行識(shí)別。參考圖6步驟100至步驟110CPU啟動(dòng)并執(zhí)行程序時(shí)，首先讀取冷熱啟動(dòng)識(shí)別寄存器得到寄存器中存放的數(shù)據(jù)，即啟動(dòng)標(biāo)識(shí)；步驟120對(duì)讀取的數(shù)據(jù)進(jìn)行判斷，如果該數(shù)據(jù)為高電平則進(jìn)行步驟130，否則進(jìn)行步驟150；步驟130讀取的數(shù)據(jù)為高電平則表示有電源的上電過(guò)程發(fā)生，即該次啟動(dòng)為冷啟動(dòng)，CPU向該寄存器寫(xiě)‘0’，即將置為熱啟動(dòng)標(biāo)識(shí)；步驟140按冷啟動(dòng)方式加載程序和配置系統(tǒng)，之后進(jìn)行步驟160；步驟150讀取的數(shù)據(jù)為低電平，則表示沒(méi)有電源的上電過(guò)程發(fā)生，即該次啟動(dòng)為熱啟動(dòng)，則按熱啟動(dòng)處理，在熱啟動(dòng)處理中將跳過(guò)只有在冷啟動(dòng)時(shí)才執(zhí)行的任務(wù)。
如現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)等，F(xiàn)PGA在掉電，即冷啟動(dòng)后內(nèi)部邏輯就會(huì)丟失，必須重新加載。一般這一加載過(guò)程需要花費(fèi)較長(zhǎng)的時(shí)間，而FPGA類(lèi)設(shè)備熱啟動(dòng)則不需要重新加載。因此，在本發(fā)明的熱啟動(dòng)中，對(duì)該類(lèi)的就不重新加載。
步驟160系統(tǒng)啟動(dòng)結(jié)束。
從上可看出，只有在冷起動(dòng)時(shí)寄存器內(nèi)存放的數(shù)據(jù)才為“1”，而且在CPU確定為冷啟動(dòng)時(shí)便將寄存器寫(xiě)為“0”，因此，之后如果有熱啟動(dòng)，由于電源沒(méi)有掉電和上電過(guò)程，則寄存器U4內(nèi)仍存放數(shù)據(jù)‘0’，程序讀到該數(shù)據(jù)則可認(rèn)為是熱啟動(dòng)。
對(duì)本發(fā)明中的寄存器還可采用可擦除編程邏輯器件(EPLD)等裝置實(shí)現(xiàn)，或利用EPLD等非易失類(lèi)器件的特性，如通過(guò)設(shè)置某個(gè)寄存器上電后的狀態(tài)為高電平或低電平等區(qū)分冷熱啟動(dòng)過(guò)程。
權(quán)利要求
1.一種加快系統(tǒng)啟動(dòng)速度的方法，其特征在于，所述方法通過(guò)識(shí)別系統(tǒng)冷熱啟動(dòng)來(lái)實(shí)現(xiàn)，其具體包括如下步驟A、啟動(dòng)系統(tǒng)，微處理器從標(biāo)志寄存器讀取啟動(dòng)標(biāo)識(shí)并對(duì)該標(biāo)識(shí)進(jìn)行判斷；B、如果啟動(dòng)標(biāo)識(shí)為冷啟動(dòng)標(biāo)識(shí)，則進(jìn)行步驟C，否則進(jìn)行步驟D；C、將寄存器置為熱啟動(dòng)標(biāo)識(shí)并進(jìn)行冷啟動(dòng)處理，然后進(jìn)行步驟E；D、進(jìn)行熱啟動(dòng)處理，在該處理過(guò)程中跳過(guò)只有在冷啟動(dòng)時(shí)才需執(zhí)行的任務(wù)；E、系統(tǒng)完成啟動(dòng)。
2.如權(quán)利要求1所述的方法，其特征在于所述的寄存器中的冷啟動(dòng)標(biāo)記在系統(tǒng)上電時(shí)由一檢測(cè)電路寫(xiě)入。
3.如權(quán)利要求1或2所述的方法，其特征在于所述的啟動(dòng)標(biāo)識(shí)為高電平或低電平。
4.一種能識(shí)別冷熱啟動(dòng)的系統(tǒng)，至少包括微處理器，通過(guò)總線(xiàn)與微處理器連接的存儲(chǔ)器、輸入/輸出接口，與微處理器連接以提供工作電壓的電源，其特征在于還包括一啟動(dòng)標(biāo)識(shí)電路，該啟動(dòng)標(biāo)識(shí)電路一輸入端與電源連接，以檢測(cè)該電源上電并保存為相應(yīng)的啟動(dòng)標(biāo)識(shí)，所述微處理器通過(guò)輸入/輸出與啟動(dòng)標(biāo)識(shí)電路連接，以讀取或?qū)懭雴?dòng)標(biāo)識(shí)。
5.如權(quán)利要求4所述的系統(tǒng)，其特征在于所述的啟動(dòng)標(biāo)識(shí)電路包括電源延遲電路與電源連接，將該電源電壓延時(shí)以產(chǎn)生上電信號(hào)；上升沿檢測(cè)電路接收電源延遲電路的輸出信號(hào)，以檢測(cè)電源上電過(guò)程中電壓的躍變；冷熱啟動(dòng)檢測(cè)寄存器接收上升沿檢測(cè)電路的輸出信號(hào)，將檢測(cè)到的電源上電動(dòng)作標(biāo)記為冷啟動(dòng)標(biāo)識(shí)并保存。
6.如權(quán)利要求5所述的系統(tǒng)，其特征在于所述的冷熱啟動(dòng)檢測(cè)寄存器為一D-觸發(fā)器。
7.如權(quán)利要求5所述的系統(tǒng)，其特征在于所述的冷熱啟動(dòng)寄存器為一非易失性的存儲(chǔ)器。
8.如權(quán)利要求7所述的系統(tǒng)，其特征在于所述的冷熱啟動(dòng)寄存器為一可擦除編程邏輯器件。
全文摘要
本發(fā)明公開(kāi)了一種能識(shí)別冷熱啟動(dòng)的系統(tǒng)及加快系統(tǒng)啟動(dòng)速度的方法，該方法為，微處理器通過(guò)讀取一標(biāo)志寄存器的數(shù)據(jù)來(lái)區(qū)分冷熱啟動(dòng)，并在冷啟動(dòng)時(shí)將標(biāo)志寄存器設(shè)置為熱啟動(dòng)標(biāo)識(shí)，該標(biāo)識(shí)只有在冷啟動(dòng)才會(huì)改變，而熱啟動(dòng)不改；通過(guò)區(qū)分冷熱啟動(dòng)，使系統(tǒng)在熱啟動(dòng)時(shí)跳過(guò)一些只有在冷啟動(dòng)才需要的處理任務(wù)；本發(fā)明的系統(tǒng)至少包括微處理器，通過(guò)總線(xiàn)與微處理器連接的存儲(chǔ)器、輸入/輸出接口，與微處理器連接以提供工作電壓的電源，以及一啟動(dòng)標(biāo)識(shí)電路，該啟動(dòng)標(biāo)識(shí)電路一輸入端與電源連接，以檢測(cè)該電源上電并保存為相應(yīng)的啟動(dòng)標(biāo)識(shí)，所述微處理器通過(guò)輸入/輸出與啟動(dòng)標(biāo)識(shí)電路連接，以讀取或?qū)懭雴?dòng)標(biāo)識(shí)。
文檔編號(hào)G06F13/00GK1540503SQ0312840
公開(kāi)日2004年10月27日 申請(qǐng)日期2003年4月23日 優(yōu)先權(quán)日2003年4月23日
發(fā)明者張俊, 李哲, 俊 張 申請(qǐng)人:華為技術(shù)有限公司