專利名稱：Iic總線控制系統(tǒng)及其實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)單片機間多機串行擴展技術(shù)，尤其是指一種多單片機間共用一時鐘源的IIC總線控制系統(tǒng)及其實現(xiàn)方法。
背景技術(shù)：
在現(xiàn)代電子系統(tǒng)中，有為數(shù)眾多的IC需要進行相互之間以及與外界的通信。每個器件都有一個唯一的地址，而且可以是單接收的器件(例如LCD驅(qū)動器)或者可以接收也可以發(fā)送的器件(例如存儲器)。發(fā)送器或接收器可以在主模式或從模式下操作，這取決于芯片是否必須啟動數(shù)據(jù)的傳輸還是僅僅被尋址。為了提供硬件的效率和簡化電路的設(shè)計，PHILIPS開發(fā)了一種用于內(nèi)部IC控制的簡單的雙向兩線串行總線IIC。IIC總線支持任何一種IC制造工藝，并且PHILIPS和其他廠商提供了種類非常豐富的IIC兼容芯片。作為一個專利的控制總線，I2C已經(jīng)成為世界性的工業(yè)標(biāo)準(zhǔn)。
IIC總線是一種簡單、雙向、二線制、同步串行總線。它只需兩根線(串行時鐘線SCL和串行數(shù)據(jù)線SDA)即可在連接于總線上的器件之間傳遞信息。該總路線是高性能串行總線，具備多主機系統(tǒng)所需求的I2C是一個多主總線，即它可以由多個連接的器件控制。
IIC總線主從機之間的一次數(shù)據(jù)傳送稱為一幀，由啟動信號、地址碼、若干數(shù)據(jù)字節(jié)、應(yīng)答位以及停止信號等組成。通訊啟動時，主動發(fā)送一個啟動信號(當(dāng)SCL線上是高電平時，SDA線上產(chǎn)生一個下降沿)、從機的地址碼(8位)和讀寫信號；通訊停止時，主機發(fā)送一個停止信號(當(dāng)SCL線上是高電平時，SDA線上產(chǎn)生一個上升沿)。在數(shù)據(jù)傳送過程中，當(dāng)SCL線上是高電平時，必須保證SDA線上的數(shù)據(jù)穩(wěn)定；傳送一個字節(jié)的數(shù)據(jù)，必須由接收機發(fā)一個應(yīng)答信號。
目前市場上雖然有專用IIC總線接口芯片，但是地址可選范圍小、性能指標(biāo)固定、功能單一、使用不方便。根據(jù)IIC總線的電氣特性及其通訊協(xié)議，采用ALTERA公司的FLEX10K系列ISP器件EPF10K10LC84-3可以方便地實現(xiàn)IIC總線的通訊接口，且具有高速、易調(diào)試、可以靈活地實現(xiàn)地在線配置等優(yōu)點，同時大大地減少了系統(tǒng)的開發(fā)周期。
IIC總線連接方式由于其優(yōu)越的性能，靈活的配置方式在市場獲得了極為廣泛的應(yīng)用，它以兩根線實現(xiàn)了全雙工同步數(shù)據(jù)傳輸，可以極方便地構(gòu)成多機系統(tǒng)和外圍器件擴展系統(tǒng)，它最顯著的特點是最大限度的硬件電路，節(jié)約了單片機系統(tǒng)有限的硬件資源。中國專利申請第99816805.X即揭示了一種采用IIC總線連接的系統(tǒng)。
然而，目前正在普遍使用的單片機并沒有集成IIC總線接口，而且各器件的物理以及工作時鐘的不同步?jīng)Q定了IIC總線的時序必須最大程度地滿足一定的延時時間，這樣必然會降低傳輸速度。

發(fā)明內(nèi)容
本發(fā)明就是為了克服現(xiàn)有技術(shù)之不足，提供一種IIC總線控制系統(tǒng)，從而實現(xiàn)單片機間的時序同步。
本發(fā)明的目的是這樣實現(xiàn)的IIC總線控制系統(tǒng)包括至少兩個單片機及與各單片機相連接的兩根線，兩根線中一根與單片機端口位相連的為總線的數(shù)據(jù)線，與單片機的外部中斷源相連的為總線的時鐘線，其特征在于所述IIC總線控制系統(tǒng)進一步包括與多個單片機通過一個接口相連接的同一時鐘源電路。
一種IIC總線控制系統(tǒng)的實現(xiàn)方法，其包括至少兩個單片機及與各單片機相連接的兩根線，兩根線中一根與單片機端口位相連的為總線的數(shù)據(jù)線，與單片機的外部中斷源相連的為總線的時鐘線，還包括通過一個接口與各單片機連接的時鐘源電路，其實現(xiàn)步驟為第一步，在總線備用時將時鐘線及數(shù)據(jù)線設(shè)置為高電平；第二步，要發(fā)送數(shù)據(jù)的單片機在發(fā)送數(shù)據(jù)時置低時鐘線，同時，接收單片機立刻發(fā)生中斷；第三步，要接收單片機取反一次數(shù)據(jù)線作為接受準(zhǔn)備就緒應(yīng)答信號，傳至要發(fā)送數(shù)據(jù)的單片機；第四步，要發(fā)送數(shù)據(jù)的單片機在數(shù)據(jù)線上向接收單片機發(fā)送串行數(shù)據(jù)。
由于本發(fā)明多單片機間共用同一時鐘源電路，所以時序是同步的，即兩單片機的端口線的跳變同步。因而提高了通訊速率，充分利用了時鐘同步的優(yōu)勢以及中斷的快速反應(yīng)，在整個通訊過程中不用考慮不確定的延時操作，從而單片機寶貴的接口資源又最大限度的提高了串行速率，使得雙MCU系統(tǒng)能夠高度協(xié)調(diào)地一致工作，成為一個有機的整體。
結(jié)合下面的附圖及實施例后可以更清楚地理解本發(fā)明的本質(zhì)。
圖式簡單說明

圖1是本發(fā)明IIC總線控制系統(tǒng)結(jié)構(gòu)方框圖。
圖2是本發(fā)明IIC總線控制系統(tǒng)的接收中斷流程圖。
較佳實施例如圖1所示，IIC總線控制系統(tǒng)包括兩個單片機，均為MCS-51，其中一個為甲單片機，一個為乙單片機，兩個單片機間連接有兩根線，其中一根與單片機的端口位(P1.0)相連，定義為總線的數(shù)據(jù)線(SDA)，一個與單片機的外部中斷源(INT0)相連接，定義為時鐘線(SCL)，兩個單片機均通過一個接口與同一時鐘源的一個接口連接。
參閱圖1及圖2所示，在兩個單片機間進行數(shù)據(jù)傳輸時的步驟是第一步，在總線備用時總線必須保持高電平；第二步，當(dāng)甲單片機要發(fā)送數(shù)據(jù)時先置低時鐘線(SCL)，乙方單片機會立刻發(fā)生中斷；第三步，在中斷子程序中取反一次數(shù)據(jù)線(SDA)作為接受準(zhǔn)備就緒應(yīng)答信號；第四步，甲方得到應(yīng)答信號后立刻在數(shù)據(jù)線(SDA)上向乙單片機發(fā)送串行數(shù)據(jù)。
因為雙單片機公用同一時鐘源，所以時序是同步的，即兩單片機的端口線的跳變同步，在發(fā)送過程中每取反一次時鐘線(SCL)發(fā)送1個bit，(例MOV P1.0，C)接收時時鐘線(SCL)每跳變一次既讀一次數(shù)據(jù)線(SDA)(例MOV C，P1.0)，不用考慮延時問題，可見，時鐘頻率越高傳輸速率越快。
權(quán)利要求
1.一種IIC總線控制系統(tǒng)，其包括至少兩個單片機及與各單片機相連接的兩根線，兩根線中一根與單片機端口位相連的為總線的數(shù)據(jù)線，與單片機的外部中斷源相連的為總線的時鐘線，其特征在于所述IIC總線控制系統(tǒng)進一步包括與多個單片機通過一個接口相連接的同一時鐘源電路。
2.一種IIC總線控制系統(tǒng)的實現(xiàn)方法，其包括至少兩個單片機及與各單片機相連接的兩根線，兩根線中一根與單片機端口位相連的為總線的數(shù)據(jù)線，與單片機的外部中斷源相連的為總線的時鐘線，還包括通過一個接口與各單片機連接的時鐘源電路，其實現(xiàn)步驟為第一步，在總線備用時將時鐘線及數(shù)據(jù)線設(shè)置為高電平；第二步，要發(fā)送數(shù)據(jù)的單片機在發(fā)送數(shù)據(jù)時置低時鐘線，同時，接收單片機立刻發(fā)生中斷；第三步，要接收單片機取反一次數(shù)據(jù)線作為接受準(zhǔn)備就緒應(yīng)答信號，傳至要發(fā)送數(shù)據(jù)的單片機；第四步，要發(fā)送數(shù)據(jù)的單片機在數(shù)據(jù)線上向接收單片機發(fā)送串行數(shù)據(jù)。
3.如權(quán)利要求2所述的IIC總線控制系統(tǒng)的實現(xiàn)方法，其中在接收數(shù)據(jù)的單片機每取反一次數(shù)據(jù)線即發(fā)送1個bit作為應(yīng)答信號。
4.如權(quán)利要求3所述的IIC總線控制系統(tǒng)的實現(xiàn)方法，其中接收時時鐘線(SCL)每跳變一次讀一次數(shù)據(jù)線。
全文摘要
本發(fā)明有關(guān)一種IIC總線控制系統(tǒng)及其實現(xiàn)方法，其包括至少兩個單片機及與各單片機相連接數(shù)據(jù)線、時鐘線及通過一個接口相連接的同一時鐘源電路。在總線備用時將時鐘線及數(shù)據(jù)線設(shè)置為高電平，要發(fā)送數(shù)據(jù)的單片機在發(fā)送數(shù)據(jù)時置低時鐘線，接收單片機立刻發(fā)生中斷，接收單片機取反一次數(shù)據(jù)線作為接受準(zhǔn)備就緒應(yīng)答信號，傳至要發(fā)發(fā)送數(shù)據(jù)的單片機，要發(fā)送數(shù)據(jù)的單片機在數(shù)據(jù)線上發(fā)送串行數(shù)據(jù)。由于采用同一時鐘源，時序同步，所以不會產(chǎn)生時延問題。
文檔編號G06F13/20GK1581126SQ0314227
公開日2005年2月16日 申請日期2003年8月15日 優(yōu)先權(quán)日2003年8月15日
發(fā)明者王世航, 房晏先 申請人:上海亦源智能科技有限公司