專利名稱：協(xié)調(diào)并行接口干擾適應(yīng)性和數(shù)據(jù)速率的打印機(jī)控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及計(jì)算機(jī)技術(shù)領(lǐng)域，尤其涉及一種提高打印機(jī)并行接口的實(shí)用性能的系統(tǒng)。
背景技術(shù)：
IEEE1284高速并行接口是目前最為廣泛使用的打印機(jī)接口標(biāo)準(zhǔn)之一。在高速打印機(jī)的接口設(shè)計(jì)中，抗干擾能力和數(shù)據(jù)傳輸速率方面的設(shè)計(jì)質(zhì)量，對打印機(jī)產(chǎn)品的用戶環(huán)境適應(yīng)性、工作穩(wěn)定性和打印速度有著重要的影響。
隨著PC主機(jī)軟硬件性能的高速發(fā)展，目前比較復(fù)雜的打印作業(yè)，如漢字激光打印和圖形圖象輸出應(yīng)用領(lǐng)域，幾乎全部或越來越多地采用傳輸數(shù)據(jù)量較大的光柵圖象壓縮方式，因而對打印機(jī)并行口的數(shù)據(jù)傳輸速率的要求越來越高。為了滿足數(shù)據(jù)傳輸速率方面的要求，人們往往不得不犧牲干擾防護(hù)方面的性能，因而對主機(jī)接口控制器的性能或接口電氣環(huán)境的要求隨之提高。另一方面，為了不過分降低干擾防護(hù)能力，目前多數(shù)產(chǎn)品設(shè)計(jì)中一般又不得不把數(shù)據(jù)傳輸速率限定在500KByte/S之內(nèi)，因而對充分發(fā)揮高速激光打印機(jī)的性能很不利。
圖1所示的是一種典型的打印機(jī)并行接口抗干擾解決方案。xCtrol[3..0]表示打印機(jī)并行口的4條輸入控制線nInit，nSelectIn，nAutoFd，nStrobe，；XD[7..0]表示8條雙向數(shù)據(jù)線；xStatus[4..0]表示5條輸出狀態(tài)線Perror，nAck，Busy，nFault，Select。圖2a和圖2b是常規(guī)打印機(jī)并行接口常用的抗干擾電原理圖W為限幅保護(hù)二極管，Rup為邏輯上拉電阻，T為schmitt反相整形器。在實(shí)際電路設(shè)計(jì)中，一般滿足條件R＜＜Rup，R＜＜Rsr(反相器輸入電阻)，所以R和C的參數(shù)選擇和schmitt整形器的V+和V-參數(shù)，基本上決定了該電路的抗干擾能力和可能達(dá)到的數(shù)據(jù)傳輸速率。
典型的RC低通濾波網(wǎng)絡(luò)具有電路簡單和硬件成本低等優(yōu)點(diǎn)，但在提高干擾防護(hù)能力和數(shù)據(jù)速率方面存在一些難以兼顧的矛盾。例如選擇較大的RC時間常數(shù)對提高干擾防護(hù)能力有利，但數(shù)據(jù)傳輸速率方面的性能很容易變劣。例如根據(jù)IEEE1284并行接口規(guī)范，在高速ECP工作模式下的nStrobe信號線的信號脈沖寬度可能小到500ns(參見圖3)。根據(jù)脈沖電路的暫態(tài)分析知識，我們知道為了滿足較大數(shù)據(jù)傳輸速率的要求，RC參數(shù)的選擇一般需要滿足3RC＜500ns。進(jìn)一步工程估算表明，為了滿足1Mbyte/S左右數(shù)據(jù)速率的要求，該電路可有效濾除的干擾脈沖的最大寬度不容易超過40ns，所以如果在非信號區(qū)間(本例中40ns..500ns)內(nèi)出現(xiàn)脈沖干擾，那么只要幅度突破schmitt整形器的門檻電壓V+(約1.6V)和V-(約0.8V)，就很可能導(dǎo)致打印誤碼或其他穩(wěn)定性問題。
在主機(jī)和打印機(jī)的并行口接駁方式中，在設(shè)備端觀察到的干擾多以單脈沖“毛刺”形式出現(xiàn)，但跳變振鈴和隨機(jī)序列脈沖也偶有發(fā)生實(shí)例。如果干擾出現(xiàn)在數(shù)據(jù)線，容易引起打印誤碼問題；如果干擾出現(xiàn)在控制線，除了誤碼之外還往往導(dǎo)致IEEE1284接口協(xié)議狀態(tài)機(jī)的混亂?？疾焐鲜龀Ｒ?guī)的解決方法，在干擾有效防護(hù)區(qū)(＝＜40ns)和信號區(qū)(＞＝500ns)之間存在一個很寬的過渡區(qū)域，是限制干擾防護(hù)和數(shù)據(jù)速率性能提升的外在表現(xiàn)。換言之，如果設(shè)法把該過渡區(qū)域的下限提高，但上限保持不變甚至下移，那么等效于同時提升打印機(jī)并行接口的上述兩個主要的性能指標(biāo)，對高速打印機(jī)應(yīng)用很有意義。就目前常見的產(chǎn)品設(shè)計(jì)應(yīng)用技術(shù)而言，傳統(tǒng)的模擬干擾防護(hù)技術(shù)很難有效和高性能價格比地解決這類問題。
實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種兼除打印機(jī)并行接口控制線和數(shù)據(jù)線干擾的簡單實(shí)用的數(shù)字化控制系統(tǒng)。
本實(shí)用新型包括IEEE1284協(xié)議模塊，打印機(jī)控制器模塊，打印機(jī)并行接口的所有控制線和數(shù)據(jù)線回路中加入數(shù)字化干擾防護(hù)模塊；控制線數(shù)字化干擾防護(hù)模塊包括參數(shù)寄存器A，輸入比較器A，延遲計(jì)數(shù)器A，延遲比較器A，取樣鎖存器A、取樣鎖存器C；數(shù)據(jù)線數(shù)字化干擾防護(hù)模塊包括參數(shù)寄存器B，輸入比較器B，延遲計(jì)數(shù)器B，延遲比較器B，取樣鎖存器B、取樣鎖存器D。
本實(shí)用新型的參數(shù)寄存器A，B可通過CPU優(yōu)化算法獲取計(jì)數(shù)閾值X的動態(tài)設(shè)置。
參數(shù)寄存器A和B可為同一個參數(shù)寄存器，即控制線的數(shù)字化干擾防護(hù)模塊和數(shù)據(jù)線的數(shù)字化干擾防護(hù)模塊共用一個參數(shù)寄存器。
本實(shí)用新型的計(jì)數(shù)閥值X滿足Xmin＝＜X＜Xmax，Xmin＝Round(Tnoise/Tclock)，Xmax＝Round(Tsignal/Tclock-2)，其中，Xmax表示在最大數(shù)據(jù)傳輸速率期望值限定條件下，預(yù)值X的最大取值限制；Round表示對后面計(jì)算的結(jié)果進(jìn)行取整運(yùn)算；Tclock表示取樣時鐘的周期；Tsignal表示控制線中可能出現(xiàn)的最小信號脈沖寬度，與數(shù)據(jù)傳輸速率的期望值密切關(guān)聯(lián)；Tnoise＝Tnoise_p，，表示設(shè)計(jì)希望的可有效抑制的最大單脈沖干擾的寬度。
本實(shí)用新型中的控制線輸入可通過RC低通濾波網(wǎng)絡(luò)和schmitt整形器與外部接口隔離。如果對數(shù)據(jù)速率有較高的要求，應(yīng)選擇適當(dāng)?shù)腞C參數(shù)值，以免對設(shè)計(jì)期望值產(chǎn)生明顯的影響。本實(shí)用新型中的數(shù)據(jù)線輸入可通過雙向總線收發(fā)器隔離，輸入端RC低通濾波網(wǎng)絡(luò)在實(shí)際產(chǎn)品設(shè)計(jì)中可考慮部分省去。
本實(shí)用新型的原理是在打印機(jī)并行接口的所有控制線和數(shù)據(jù)線回路中加入數(shù)字化干擾防護(hù)模塊，在去除干擾脈沖后，再輸出給后繼的IEEE1284模塊。
控制線的數(shù)字化干擾防護(hù)模塊工作模式為參數(shù)寄存器A根據(jù)經(jīng)驗(yàn)數(shù)據(jù)，設(shè)置干擾信號防護(hù)的計(jì)數(shù)閾值X；輸入比較器A比較取樣鎖存器A和對應(yīng)的控制線信號Ctrol[3..0]，實(shí)時監(jiān)視控制信號線的各種跳變；當(dāng)兩組對應(yīng)信號線的邏輯電平完全相同時，輸入比較器A輸出正有效的計(jì)數(shù)控制信號CountA，對延遲計(jì)數(shù)器A執(zhí)行“同步計(jì)數(shù)”的操作，對取樣鎖存器A執(zhí)行“數(shù)據(jù)保持”的操作；當(dāng)兩組對應(yīng)信號線的邏輯電平不同時，輸入比較器A輸出無效的計(jì)數(shù)控制信號CountA，對延遲計(jì)數(shù)器A執(zhí)行“復(fù)位清0”的操作，對取樣鎖存器A執(zhí)行“取樣更新”的操作；延遲計(jì)數(shù)器A在其計(jì)數(shù)值等于或大于參數(shù)寄存器A的預(yù)設(shè)計(jì)數(shù)閾值X時，輸出正有效的取樣控制信號SampleEna；當(dāng)SampleEna＝1時，取樣鎖存器C執(zhí)行“取樣更新”的操作，取樣更新數(shù)據(jù)來自取樣鎖存器A的輸出Ctrolm[3..0]；取樣鎖存器C向IEEE1284模塊輸出去除了干擾的并行口控制信號CtrolQ[3..0]；
數(shù)據(jù)線的數(shù)字化干擾防護(hù)模塊工作模式為參數(shù)寄存器B根據(jù)經(jīng)驗(yàn)數(shù)據(jù)，設(shè)定干擾信號防護(hù)的計(jì)數(shù)閾值X值；輸入比較器B比較取樣鎖存器B和對應(yīng)的數(shù)據(jù)線信號D[7..0]，實(shí)時監(jiān)視數(shù)據(jù)線信號的各種跳變；當(dāng)兩組對應(yīng)信號線的邏輯電平完全相同時，輸入比較器B輸出正有效的計(jì)數(shù)控制信號CountB，對延遲計(jì)數(shù)器B執(zhí)行“同步計(jì)數(shù)”的操作，對取樣鎖存器B執(zhí)行“數(shù)據(jù)保持”的操作；當(dāng)兩組對應(yīng)信號線的邏輯電平不同時，輸入比較器B輸出無效的計(jì)數(shù)控制信號CountB，對延遲計(jì)數(shù)器B執(zhí)行“復(fù)位清0”的操作，對取樣鎖存器B執(zhí)行“取樣更新”的操作；延遲計(jì)數(shù)器B在其計(jì)數(shù)值等于或大于參數(shù)寄存器B的預(yù)設(shè)限值計(jì)數(shù)閾值X的值時，產(chǎn)生正有效的取樣控制信號SampleD，對取樣鎖存器D執(zhí)行“取樣更新”的操作，取樣更新數(shù)據(jù)來自取樣鎖存器B的輸出Dm[7..0]；取樣鎖存器D向IEEE1284模塊輸出去除了干擾的數(shù)據(jù)線輸入信號DI[7..0]。
本實(shí)用新型還對控制線的數(shù)字化干擾防護(hù)模塊和數(shù)據(jù)線的數(shù)字化干擾防護(hù)模塊作同步處理，控制線的數(shù)字化干擾防護(hù)模塊還包括取樣脈沖器C，數(shù)據(jù)線的數(shù)字化干擾防護(hù)模塊還包括輸出比較器B，輸出比較器B通過實(shí)時比較取樣鎖存器B和取樣鎖存器D，給出數(shù)據(jù)線信號是否穩(wěn)定可用的指示信號ReadyDx；當(dāng)SampleEna＝1時，如果有ReadyDx＝1，取樣脈沖器C將馬上輸出正有效的取樣允許信號SampleC，取樣鎖存器C執(zhí)行“取樣更新”操作；否則，取樣脈沖器C等待ReadyDx＝1條件的出現(xiàn)。
本實(shí)用新型適合如下干擾模型1)在1條或多條控制線或者數(shù)據(jù)線上可同時出現(xiàn)脈沖干擾；2)單脈沖干擾的最大寬度Tnoise_p不大于設(shè)計(jì)限值Tnoise；序列脈沖干擾的最大持續(xù)時間Tnoise_c在協(xié)議限制范圍內(nèi)沒有限制。
本實(shí)用新型方法的主要特點(diǎn)在于1)在保持較高數(shù)據(jù)傳輸速率前提條件下，可有效抑制控制線和數(shù)據(jù)線上出現(xiàn)的寬度不大于Tnoise的單脈沖干擾；2)在保持較高數(shù)據(jù)傳輸速率前提條件下，可有效抑制控制線和數(shù)據(jù)線上出現(xiàn)的序列脈沖干擾，干擾持續(xù)時間在協(xié)議允許范圍內(nèi)沒有限制；
3)當(dāng)序列脈沖干擾出現(xiàn)時，該數(shù)字化干擾防護(hù)技術(shù)具有自動動態(tài)調(diào)整數(shù)據(jù)速率的能力；4)在打印機(jī)并行口的抗干擾能力和數(shù)據(jù)速率之間確立了一種準(zhǔn)定量的關(guān)系式和簡單可行的數(shù)字化轉(zhuǎn)換途徑。通過可編程參數(shù)寄存器引入的CPU控制接口，不但可以增加工程設(shè)計(jì)的靈活性(如時鐘頻率選擇)，而且可以根據(jù)實(shí)際需要進(jìn)一步優(yōu)化控制參數(shù)，使這種數(shù)字化轉(zhuǎn)換途徑在更大范圍內(nèi)靈活切換；5)本實(shí)用新型亦可施加在部分控制線和數(shù)據(jù)線的組合上面；6)本實(shí)用新型適合采用FPGA或者ASIC的產(chǎn)品設(shè)計(jì)工藝。


圖1典型的打印機(jī)并行接口抗干擾原理塊圖圖2a、2b基于RC模擬濾波技術(shù)的抗干擾原理圖(nStrobe信號線為例)圖3ECP工作模式下高速并行口的部分信號線的時序圖示例圖4打印機(jī)并行口的數(shù)字化抗干擾模塊的引入位置說明圖圖5數(shù)字化抗干擾模塊的基本構(gòu)成形式圖6控制線干擾去除和數(shù)據(jù)速率自動調(diào)節(jié)的過程示意圖圖7數(shù)據(jù)線干擾去除和數(shù)據(jù)速率自動調(diào)節(jié)的過程示意圖實(shí)施方案參見圖5，本實(shí)用新型的控制線數(shù)字抗干擾模塊由參數(shù)寄存器A根據(jù)經(jīng)驗(yàn)數(shù)據(jù)，設(shè)定干擾信號的計(jì)數(shù)閾值X的值；輸入比較器A通過比較取樣鎖存器A和控制信號線的輸出，實(shí)時監(jiān)視輸入控制信號線的各種跳變；當(dāng)兩組對應(yīng)信號線的邏輯電平完全相同時，輸入比較器A將輸出正有效的計(jì)數(shù)控制信號CountA，對延遲計(jì)數(shù)器A執(zhí)行“同步計(jì)數(shù)”的操作，對取樣鎖存器A執(zhí)行“數(shù)據(jù)保持”的操作；當(dāng)兩組對應(yīng)信號線的邏輯電平不同時，輸入比較器A將輸出無效的計(jì)數(shù)控制信號CountA，對延遲計(jì)數(shù)器A執(zhí)行“復(fù)位清0”的操作，對取樣鎖存器A執(zhí)行“取樣更新”的操作；當(dāng)延遲計(jì)數(shù)器A的計(jì)數(shù)值等于或大于參數(shù)寄存器A的預(yù)設(shè)限值計(jì)數(shù)閾值X的值時，產(chǎn)生正有效的取樣控制信號SampleA，這時如果ReadyDx＝1，將馬上產(chǎn)生正有效的取樣允許信號SampleC，對取樣鎖存器C執(zhí)行“取樣更新”的操作，取樣更新數(shù)據(jù)來自取樣鎖存器A的輸出，取樣鎖存器C的輸出CtrolQ[3..0]送往后繼IEEE1284模塊，是滿足設(shè)計(jì)要求的去除了干擾的控制線輸入信號。
數(shù)據(jù)線的數(shù)字抗干擾模塊由，參數(shù)寄存器B根據(jù)經(jīng)驗(yàn)數(shù)據(jù)，設(shè)定干擾信號的計(jì)數(shù)閾值X的值；輸入比較器B通過比較取樣鎖存器B和數(shù)據(jù)線信號，實(shí)時監(jiān)視數(shù)據(jù)線信號的各種跳變；當(dāng)兩組對應(yīng)信號線的邏輯電平完全相同時，輸入比較器B將輸出正有效的計(jì)數(shù)控制信號CountB，對延遲計(jì)數(shù)器B執(zhí)行“同步計(jì)數(shù)”操作，對取樣鎖存器B執(zhí)行“數(shù)據(jù)保持”的操作；當(dāng)兩組對應(yīng)信號線的邏輯電平不同時，輸入比較器B將輸出無效的計(jì)數(shù)控制信號CountB，對延遲計(jì)數(shù)器B執(zhí)行“復(fù)位清0”的操作，對取樣鎖存器B執(zhí)行“取樣更新”的操作；當(dāng)延遲計(jì)數(shù)器B的計(jì)數(shù)值等于或大于參數(shù)寄存器B的預(yù)設(shè)限值計(jì)數(shù)閾值X的值時，產(chǎn)生正有效的取樣控制信號SampleD，對取樣鎖存器D執(zhí)行“取樣更新”的操作，取樣更新數(shù)據(jù)來自取樣鎖存器B的輸出。取樣鎖存器D的輸出DI[7..0]送往后繼IEEE1284模塊，是滿足設(shè)計(jì)要求的去除了干擾的數(shù)據(jù)線輸入數(shù)據(jù)信號。此外，輸出比較器B給出的數(shù)據(jù)線數(shù)據(jù)是否穩(wěn)定可用的指示信號ReadyDx。
參數(shù)寄存器提供X限值設(shè)置。X限值可以是一個或幾個固定的經(jīng)驗(yàn)數(shù)據(jù)，也可以通過CPU接口實(shí)現(xiàn)動態(tài)最優(yōu)設(shè)置。動態(tài)最優(yōu)設(shè)置一般需要通過CPU自適應(yīng)學(xué)習(xí)算法獲取。
本例中，如果取樣時鐘頻率Clock＝40MHz，預(yù)值x＝10，那么可有效濾除250ns之內(nèi)的各種干擾脈沖，脈沖干擾防護(hù)能力遠(yuǎn)遠(yuǎn)超過常規(guī)的解決方案。在X的最大取值限定范圍內(nèi)，預(yù)值X取得越大，可有效提供防護(hù)的干擾范圍也就越大，但留給IEEE1284模塊的相關(guān)應(yīng)答邏輯的延遲時間裕度也會越小。超過一定的范圍，隨著預(yù)值X的上升，數(shù)據(jù)傳輸速率將開始下降，表明進(jìn)入需要通過降低數(shù)據(jù)傳輸速率獲取干擾防護(hù)能力提升的區(qū)域。
圖6波形示意圖可用于說明抗干擾能力和數(shù)據(jù)傳輸速率具有自動轉(zhuǎn)換的能力。仍以ECP工作模式中的一部分信號邏輯關(guān)系為例nStrobe表示主機(jī)并行口控制器驅(qū)動的原始選通控制信號；xLpStrb表示原始nStrobe信號受到某種干擾之后出現(xiàn)在Schmitt整形器的輸出，其中陰影線部分表示該區(qū)域存在一個序列脈沖干擾，原始邏輯關(guān)系被明顯破壞；/LpStrb表示經(jīng)過本專利方法去干擾處理過的與nStrobe對應(yīng)的波形，原始邏輯關(guān)系被正確恢復(fù)；Busy表示由打印機(jī)并行接口送回主機(jī)的應(yīng)答信號，通知主機(jī)并行口控制器完成該字節(jié)的傳送周期。參見nStrobe信號波形，在nStrobe_1st字節(jié)傳送周期中由于線路沒有受到干擾，本干擾防護(hù)電路在延遲了Tnoise時間之后馬上把信號傳遞到后繼模塊并返回Busy應(yīng)答信號，所以主機(jī)側(cè)并行口控制器可較快地結(jié)束該傳送周期，使數(shù)據(jù)傳輸速率得以提高；nStrobe_2nd傳送周期中由于控制線受到干擾，本干擾防護(hù)電路往往需要附加的延遲時間才能從控制信號線中“析出”正確的控制信號，所以主機(jī)不得不順延該傳送周期的寬度，使數(shù)據(jù)傳輸速率自動調(diào)低。由此可見，本實(shí)用新型方法不但可以更好地消除控制線脈沖干擾，而且具有一定的數(shù)據(jù)傳送速率的動態(tài)調(diào)節(jié)能力。
圖7波形示意圖可用于說明數(shù)據(jù)線干擾消除的過程。仍以ECP工作模式為例，而且假設(shè)只有數(shù)據(jù)線受到干擾。圖7中nStrobe表示由主機(jī)并行口控制器驅(qū)動的原始選通信號線波形；/LpStrb表示選通信號線經(jīng)過數(shù)字抗干擾模塊處理后的對應(yīng)信號波形；Busy由后繼的IEEE1284模塊產(chǎn)生，是打印機(jī)并行接口返回主機(jī)的應(yīng)答信號；D[7..0]表示數(shù)據(jù)線輸入信號，其中陰影部分表示受到序列脈沖干擾，這時數(shù)據(jù)線信號不穩(wěn)定；DI[7..0]表示經(jīng)過消除序列脈沖干擾處理之后的數(shù)據(jù)線信號。nStrobe_1st字節(jié)傳送期間，主機(jī)在t0時刻把數(shù)據(jù)送到數(shù)據(jù)線，在t1時刻令選通線nStrobe負(fù)有效，因?yàn)榫€路沒有受到干擾，所以D[7..0]信號在延遲了Tnoise之后，準(zhǔn)時地在t2時刻反映到ReadyDx＝1和DI[7..0]，導(dǎo)致/LpStrb和Busy信號能夠按照設(shè)計(jì)節(jié)拍最快發(fā)出，使得主機(jī)能夠在t5時刻及時結(jié)束該字節(jié)傳送，因此具有較高的數(shù)據(jù)傳輸速率。nStrobe_2nd字節(jié)傳送期間，主機(jī)在t6時刻把數(shù)據(jù)送到數(shù)據(jù)線，t7時刻令選通線nStrobe負(fù)有效，在主機(jī)側(cè)雖然有t7-t6＝t1-t0，但因?yàn)槭艿礁蓴_，所以D[7..0]信號在延遲了Tx＝Max(Tnoise，Tnoise_c)之后，在t9時刻才反映到ReadyDx＝1和DI[7..0]，導(dǎo)致主機(jī)把該傳送周期順延到t12時刻，使數(shù)據(jù)速率自動調(diào)慢。
在激光打印機(jī)控制器設(shè)計(jì)中采用本實(shí)用新型，在ECP工作模式下的數(shù)據(jù)傳輸速率可以高達(dá)1.2MByte/S以上，比常規(guī)的500Kbyte/S有了很明顯的提高。曾經(jīng)在一個特殊用戶主機(jī)干擾環(huán)境下與兩臺國外名牌激光打印機(jī)產(chǎn)品進(jìn)行過一次有趣的對比性測試，結(jié)果是國外名牌激光打印機(jī)分別采用壓縮光柵圖象驅(qū)動和PCL-5代碼驅(qū)動，它們在文本和圖象輸出測試時都出現(xiàn)過嚴(yán)重的亂碼現(xiàn)象；而采用本實(shí)用新型的測試樣機(jī)在相同測試環(huán)境下幾乎沒有出現(xiàn)亂碼現(xiàn)象。
權(quán)利要求1.一種協(xié)調(diào)并行接口干擾適應(yīng)性和數(shù)據(jù)速率的打印機(jī)控制系統(tǒng)，包括IEEE1284協(xié)議模塊，打印機(jī)控制器模塊，其特征在于打印機(jī)接口的所有控制線和數(shù)據(jù)線回路中加入數(shù)字化干擾防護(hù)模塊；所述控制線的數(shù)字化干擾防護(hù)模塊包括參數(shù)寄存器A，輸入比較器A，延遲計(jì)數(shù)器A，延遲比較器A，取樣鎖存器A，取樣鎖存器C，其中輸入比較器A連接控制線和延遲計(jì)數(shù)器A，延遲比較器A連接延遲計(jì)數(shù)器A和參數(shù)寄存器A，并通過取樣鎖存器C連接IEEE1284協(xié)議模塊，取樣鎖存器A與取樣鎖存器C通過控制線串接，并連接到IEEE1284協(xié)議模塊；所述數(shù)據(jù)線的數(shù)字化干擾防護(hù)模塊包括參數(shù)寄存器B，輸入比較器B，延遲計(jì)數(shù)器B，延遲比較器B，取樣鎖存器B，取樣鎖存器D，其中輸入比較器B連接數(shù)據(jù)線和延遲計(jì)數(shù)器B，延遲比較器B連接延遲計(jì)數(shù)器B和參數(shù)寄存器B，并通過取樣鎖存器D連接IEEE1284協(xié)議模塊，取樣鎖存器B與取樣鎖存器D通過數(shù)據(jù)線串接，并連接到IEEE1284協(xié)議模塊。
2.如權(quán)利要求1所述的協(xié)調(diào)并行接口干擾適應(yīng)性和數(shù)據(jù)速率的打印機(jī)控制系統(tǒng)，其特征在于參數(shù)寄存器A和B為同一參數(shù)寄存器。
3.如權(quán)利要求1或2所述的協(xié)調(diào)并行接口干擾適應(yīng)性和數(shù)據(jù)速率的打印機(jī)控制系統(tǒng)，其特征在于控制線信號的輸入通過RC低通濾波網(wǎng)絡(luò)和schmitt整形器與外部接口隔離，數(shù)據(jù)線輸入通過雙向總線收發(fā)器隔離。
專利摘要本實(shí)用新型涉及一種協(xié)調(diào)并行接口干擾適應(yīng)性和數(shù)據(jù)速率的打印機(jī)控制系統(tǒng)，包括IEEE1284協(xié)議模塊，打印機(jī)控制器模塊，打印機(jī)并行接口的所有控制線和數(shù)據(jù)線回路中加入數(shù)字化干擾防護(hù)模塊；數(shù)字化干擾防護(hù)模塊將去除干擾脈沖后的信號輸出給后繼的IEEE1284邏輯模塊。在保持較高數(shù)據(jù)傳輸速率前提條件下，可有效抑制控制線和數(shù)據(jù)線上出現(xiàn)的單脈沖干擾和序列脈沖干擾；具有自動動態(tài)調(diào)整數(shù)據(jù)速率的能力；在打印機(jī)并行口的抗干擾能力和數(shù)據(jù)速率之間確立了一種準(zhǔn)定量的關(guān)系式和簡單可行的數(shù)字化轉(zhuǎn)換途徑。可廣泛應(yīng)用于打印機(jī)控制領(lǐng)域。
文檔編號G06F3/12GK2727836SQ0326559
公開日2005年9月21日 申請日期2003年6月13日 優(yōu)先權(quán)日2003年6月13日
發(fā)明者陳文先, 徐忠良 申請人:上海北大方正科技電腦系統(tǒng)有限公司