專利名稱：多電源半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多電源半導(dǎo)體集成電路的電力節(jié)省，如果更詳細(xì)地?cái)⑹?，則涉及集成了多個(gè)功能塊的多電源半導(dǎo)體集成電路的電源供給控制。
背景技術(shù)：
近年來，袖珍光盤播放機(jī)(以下稱為CD播放機(jī))或袖珍微型盤播放機(jī)等的攜帶用電子裝置得到了廣泛的普及。在很多情況下，這些電子裝置例如具備從光盤讀出數(shù)據(jù)、變換為聲音信號(hào)并輸出等作為實(shí)現(xiàn)裝置的特征的功能的半導(dǎo)體集成電路的信號(hào)處理LSI和控制這些信號(hào)處理LSI的作為通用的半導(dǎo)體集成電路的微計(jì)算機(jī)。
如果將信號(hào)處理LSI和微計(jì)算機(jī)的特征進(jìn)行整理，則如下所述。
信號(hào)處理LSI要求工作時(shí)的功耗小。之所以如此，是因?yàn)樵谛盘?hào)處理LSI由電池來驅(qū)動(dòng)的情況下，工作時(shí)的功耗越小，每一個(gè)電池的工作時(shí)間(在CD播放機(jī)的情況下，是聲音播放時(shí)間)就越長。因此，使用能降低工作電壓的低Vt(Vt是閾值電壓的簡稱)工藝來制造信號(hào)處理LSI。低Vt工藝能降低工作電壓，但另一方面，由于是漏泄電流變大了的工藝，故對(duì)于用低Vt工藝制造的信號(hào)處理LSI來說，在下述方面進(jìn)行了改進(jìn)，即，在不使用的情況下，通過切斷電源來抑制漏泄電流以防止電池的消耗。此外，將信號(hào)處理LSI作成區(qū)分了與外圍電路的接口電路的驅(qū)動(dòng)電壓(高電壓驅(qū)動(dòng))和內(nèi)部電路的驅(qū)動(dòng)電壓(低電壓驅(qū)動(dòng))的多電源半導(dǎo)體集成電路，通過盡可能降低內(nèi)部電路的驅(qū)動(dòng)電壓，降低了工作時(shí)的功耗。
與此不同，由于微計(jì)算機(jī)必須接受來自用戶的對(duì)于電子裝置的指示，故一般總是接通電源來使用。因此，使用漏泄電流少的高Vt工藝來制造。
此外，伴隨攜帶用電子裝置的小型化，也進(jìn)行了將多個(gè)功能塊集成在一個(gè)半導(dǎo)體集成電路中的努力。在很多情況下，對(duì)每個(gè)功能塊要求的驅(qū)動(dòng)電壓不同，通過將驅(qū)動(dòng)電壓不同的多個(gè)功能塊集成在一個(gè)半導(dǎo)體集成電路中，半導(dǎo)體集成電路的多電源化得到了進(jìn)一步的進(jìn)展。
圖13是示出現(xiàn)有的多電源半導(dǎo)體集成電路和該多電源半導(dǎo)體集成電路的電源供給電路的框圖。在圖中，1g表示該多電源半導(dǎo)體集成電路，2表示主電源，3～7表示具備供給任意的電源電壓的DC/DC變換器和電源供給開關(guān)的第1～第5電源供給電路，VDD1～VDD5表示任意的電源電壓，11～14表示內(nèi)置在多電源半導(dǎo)體集成電路1g中的第1～第4功能塊，15表示多電源半導(dǎo)體集成電路1g的輸入輸出端子電路，21～25表示接受對(duì)多電源半導(dǎo)體集成電路1g供給的電源電壓VDD1～VDD5的外部電源端子，31～35表示多電源半導(dǎo)體集成電路1g的內(nèi)部電源布線。
在圖13中示出了第1功能塊11是系統(tǒng)控制用的微計(jì)算機(jī)、第2功能塊12是信號(hào)處理電路、第3功能塊13是耐振用存儲(chǔ)電路、第4功能塊14是模擬電路的例子。此外，在各電源供給電路3～7中內(nèi)置的電源供給開關(guān)總是導(dǎo)通，總是處于電源供給狀態(tài)。
其次，說明以這種方式構(gòu)成的現(xiàn)有的多電源半導(dǎo)體集成電路1g的工作。
如果接通主電源，則各電源供給電路3～7對(duì)從主電源2接收了供給的電源電壓進(jìn)行變壓，成為任意的各電源電壓VDD1～VDD5，供給多電源半導(dǎo)體集成電路1g。多電源半導(dǎo)體集成電路1g在各外部電源端子21～25上接受從各電源供給電路3～7供給的電源電壓VDD1～VDD5。在各外部電源端子21～25上接受了供給的電源經(jīng)各內(nèi)部電源布線31～35供給各功能塊11～14和輸入端子電路15，各功能塊11～14和輸入輸出端子電路15執(zhí)行實(shí)現(xiàn)規(guī)定的功能用的處理。
再有，各電源供給電路3～7經(jīng)各外部電源端子21～25對(duì)各功能塊11～14供給了電源，例如，即使在未使用功能塊11～14的情況下，也繼續(xù)進(jìn)行電源的供給。
由于現(xiàn)有的多電源半導(dǎo)體集成電路如上述那樣來構(gòu)成，故不管功能塊是處于被使用了的狀態(tài)或處于未被使用的狀態(tài)，都對(duì)各功能塊總是供給電源。以往，如以微計(jì)算機(jī)的HALT模式為代表的那樣，通過停止時(shí)鐘振蕩抑制了無用的功耗，但由于近年來的超微細(xì)化加工和高集成化技術(shù)的發(fā)達(dá)的緣故，逐漸地不能忽略在穩(wěn)定狀態(tài)下流動(dòng)的靜止電源電流對(duì)功耗的影響。
在一個(gè)半導(dǎo)體上集成了多個(gè)功能塊的情況下，即使假定對(duì)每個(gè)功能塊能停止電源供給，但在信號(hào)處理電路和微計(jì)算機(jī)中，由于對(duì)制造工藝要求的特性不同，故通過用同一工藝來制造，也增加了功耗。例如，通過為了降低工作時(shí)的功耗而用低Vt工藝來制造，則產(chǎn)生總是供給電源的微計(jì)算機(jī)的漏泄電流、即第1功能塊11的漏泄電流增大的問題。如果為了減小該漏泄電流而應(yīng)用高Vt工藝，則不能降低工作電壓，工作時(shí)的消耗電流增大了。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述那樣的問題而進(jìn)行的，其目的在于提供集成了能停止對(duì)于未被使用的功能塊的電源供給以抑制無用的功耗的、進(jìn)行信號(hào)處理的功能塊和微計(jì)算機(jī)的多電源半導(dǎo)體集成電路。
為了解決上述的課題，與本發(fā)明的第1方面有關(guān)的多電源半導(dǎo)體集成電路具備從各不相同的電源供給電路接受電源的供給的多個(gè)功能塊；控制對(duì)于上述多個(gè)功能塊的電源供給的、作為上述多個(gè)功能塊中的一個(gè)的微計(jì)算機(jī)；以及根據(jù)上述微計(jì)算機(jī)的控制來控制由上述電源供給電路進(jìn)行的電源供給的電源控制電路。
關(guān)于與本發(fā)明的第2方面有關(guān)的多電源半導(dǎo)體集成電路，在本發(fā)明的第1方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路在從上述微計(jì)算機(jī)接收了規(guī)定的數(shù)據(jù)時(shí)，停止由上述電源供給電路進(jìn)行的對(duì)于上述微計(jì)算機(jī)的電源供給，在接收了來自外部的中斷信號(hào)時(shí)，再次開始由上述電源供給電路進(jìn)行的對(duì)于上述微計(jì)算機(jī)的電源供給。
關(guān)于與本發(fā)明的第3方面有關(guān)的多電源半導(dǎo)體集成電路，在本發(fā)明的第1方面或本發(fā)明的第2方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路具備存儲(chǔ)上述中斷信號(hào)的寄存器，上述微計(jì)算機(jī)在再次開始電源供給后檢測在上述寄存器中存儲(chǔ)了的中斷信號(hào)的內(nèi)容。
關(guān)于與本發(fā)明的第4方面有關(guān)的多電源半導(dǎo)體集成電路，在本發(fā)明的第1方面至本發(fā)明的第3方面的任一方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路在使由上述多個(gè)電源供給電路進(jìn)行的電源供給停止時(shí)，對(duì)該電源供給電路輸出電源隔斷信號(hào)，上述各功能塊和上述電源控制電路具備按照上述電源隔斷信號(hào)將來自電源供給停止?fàn)顟B(tài)的電路的輸入邏輯固定在低電平或高電平的塊間信號(hào)固定電路。
關(guān)于與本發(fā)明的第5方面有關(guān)的多電源半導(dǎo)體集成電路，在本發(fā)明的第1方面至本發(fā)明的第4方面的任一方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路在使由上述多個(gè)電源供給電路進(jìn)行的電源供給停止時(shí)，對(duì)該電源供給電路輸出電源隔斷信號(hào)，上述各功能塊和上述電源控制電路具備按照上述電源隔斷信號(hào)將對(duì)于電源供給停止?fàn)顟B(tài)的電路的輸出邏輯固定在低電平的塊間信號(hào)固定電路。
關(guān)于與本發(fā)明的第6方面有關(guān)的多電源半導(dǎo)體集成電路，在本發(fā)明的第1方面至本發(fā)明的第5方面的任一方面所述的多電源半導(dǎo)體集成電路中，具備總是被供給電源、在上述各功能塊的電源供給停止之中保持系統(tǒng)信息的存儲(chǔ)裝置。
關(guān)于與本發(fā)明的第7方面有關(guān)的多電源半導(dǎo)體集成電路，在本發(fā)明的第1方面至本發(fā)明的第6方面的任一方面所述的多電源半導(dǎo)體集成電路中，具備進(jìn)行與外部的信號(hào)的發(fā)送和接收的輸入輸出端子電路，上述電源控制電路和上述輸入輸出端子電路用從共同的電源供給電路供給的電源來工作。
關(guān)于與本發(fā)明的第8方面有關(guān)的多電源半導(dǎo)體集成電路，在本發(fā)明的第1方面至本發(fā)明的第6方面的任一方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路用對(duì)上述多個(gè)電源供給電路供給的電源來工作，輸出使由上述多個(gè)電源供給電路的全部進(jìn)行的電源供給停止的全電源隔斷信號(hào)。
如上所述，按照與本發(fā)明的第1方面有關(guān)的多電源半導(dǎo)體集成電路，由于具備從各不相同的電源供給電路接受電源的供給的多個(gè)功能塊；控制對(duì)于上述多個(gè)功能塊的電源供給的、作為上述多個(gè)功能塊中的一個(gè)的微計(jì)算機(jī)；以及根據(jù)上述微計(jì)算機(jī)的控制來控制由上述電源供給電路進(jìn)行的電源供給的電源控制電路，故通過上述微計(jì)算機(jī)經(jīng)上述電源控制電路控制上述多個(gè)電源供給電路，可根據(jù)需要在系統(tǒng)工作中進(jìn)行上述各功能塊的電源控制，可抑制無用的功耗。
按照與本發(fā)明的第2方面有關(guān)的多電源半導(dǎo)體集成電路，由于在本發(fā)明的第1方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路在從上述微計(jì)算機(jī)接收了規(guī)定的數(shù)據(jù)時(shí)，停止由上述電源供給電路進(jìn)行的對(duì)于上述微計(jì)算機(jī)的電源供給，在接收了來自外部的中斷信號(hào)時(shí)，再次開始由上述電源供給電路進(jìn)行的對(duì)于上述微計(jì)算機(jī)的電源供給，故通過上述微計(jì)算機(jī)經(jīng)上述電源控制電路控制上述多個(gè)電源供給電路，可進(jìn)行上述微計(jì)算機(jī)的電源控制，可抑制無用的功耗。
按照與本發(fā)明的第3方面有關(guān)的多電源半導(dǎo)體集成電路，由于在本發(fā)明的第1方面或本發(fā)明的第2方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路具備存儲(chǔ)上述中斷信號(hào)的寄存器，上述微計(jì)算機(jī)在再次開始電源供給后檢測在上述寄存器中存儲(chǔ)了的中斷信號(hào)的內(nèi)容，故在再次開始電源供給時(shí)，上述微計(jì)算機(jī)可確認(rèn)系統(tǒng)的狀態(tài)。
按照與本發(fā)明的第4方面有關(guān)的多電源半導(dǎo)體集成電路，由于本發(fā)明的第1方面至本發(fā)明的第3方面的任一方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路在使由上述多個(gè)電源供給電路進(jìn)行的電源供給停止時(shí)，對(duì)該電源供給電路輸出電源隔斷信號(hào)，上述各功能塊和上述電源控制電路具備按照上述電源隔斷信號(hào)將來自電源供給停止?fàn)顟B(tài)的電路的輸入邏輯固定在低電平或高電平的塊間信號(hào)固定電路，故利用從電源供給停止中的電路輸出的中間電位的信號(hào)，可防止貫通電流在接受側(cè)的電路中流動(dòng)，可抑制無用的功耗。
按照與本發(fā)明的第5方面有關(guān)的多電源半導(dǎo)體集成電路，由于在本發(fā)明的第1方面至本發(fā)明的第4方面的任一方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路在使由上述多個(gè)電源供給電路進(jìn)行的電源供給停止時(shí)，對(duì)該電源供給電路輸出電源隔斷信號(hào)，上述各功能塊和上述電源控制電路具備按照上述電源隔斷信號(hào)將對(duì)于電源供給停止?fàn)顟B(tài)的電路的輸出邏輯固定在低電平的塊間信號(hào)固定電路，故通過將對(duì)電力供給停止中的電路輸出的信號(hào)固定為低電平，可防止接受側(cè)電路的P溝道晶體管的特性惡化。
按照與本發(fā)明的第6方面有關(guān)的多電源半導(dǎo)體集成電路，由于在本發(fā)明的第1方面至本發(fā)明的第5方面的任一方面所述的多電源半導(dǎo)體集成電路中，具備總是被供給電源、在上述各功能塊的電源供給停止之中保持系統(tǒng)信息的存儲(chǔ)裝置，故由于在上述存儲(chǔ)電路中存儲(chǔ)上述微計(jì)算機(jī)的電源供給停止之前的狀態(tài)，通過在電源供給再次開始時(shí)讀出該存儲(chǔ)了的信息，可從電源供給停止之前的狀態(tài)再次開始處理。
按照與本發(fā)明的第7方面有關(guān)的多電源半導(dǎo)體集成電路，由于在本發(fā)明的第1方面至本發(fā)明的第6方面的任一方面所述的多電源半導(dǎo)體集成電路中，具備進(jìn)行與外部的信號(hào)的發(fā)送和接收的輸入輸出端子電路，上述電源控制電路和上述輸入輸出端子電路用從共同的電源供給電路供給的電源來工作，故即使在隔斷了上述微計(jì)算機(jī)的電源的狀態(tài)下，也能保持上述輸入輸出端子電路的狀態(tài)。
按照與本發(fā)明的第8方面有關(guān)的多電源半導(dǎo)體集成電路，由于在本發(fā)明的第1方面至本發(fā)明的第6方面的任一方面所述的多電源半導(dǎo)體集成電路中，在本發(fā)明的第1方面至本發(fā)明的第6方面的任一方面所述的多電源半導(dǎo)體集成電路中，上述電源控制電路用對(duì)上述多個(gè)電源供給電路供給的電源來工作，輸出使由上述多個(gè)電源供給電路的全部進(jìn)行的電源供給停止的全電源隔斷信號(hào)，故可消除待機(jī)時(shí)在上述電源供給電路中消耗的電力。


圖1是示出與本發(fā)明的實(shí)施形態(tài)1有關(guān)的多電源半導(dǎo)體集成電路和該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。
圖2是示出與本發(fā)明的實(shí)施形態(tài)1有關(guān)的多電源半導(dǎo)體集成電路中的電源控制和電源供給狀態(tài)的關(guān)系的說明圖。
圖3是示出與本發(fā)明的實(shí)施形態(tài)2有關(guān)的多電源半導(dǎo)體集成電路和對(duì)該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。
圖4是示出與本發(fā)明的實(shí)施形態(tài)3有關(guān)的多電源半導(dǎo)體集成電路的主要部分和該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。
圖5是與本發(fā)明的實(shí)施形態(tài)3有關(guān)的多電源半導(dǎo)體集成電路的功能說明圖。
圖6是示出與本發(fā)明的實(shí)施形態(tài)4有關(guān)的多電源半導(dǎo)體集成電路的主要部分和該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。
圖7是與本發(fā)明的實(shí)施形態(tài)4有關(guān)的多電源半導(dǎo)體集成電路的功能說明圖。
圖8是示出與本發(fā)明的實(shí)施形態(tài)5有關(guān)的多電源半導(dǎo)體集成電路和該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。
圖9是示出與本發(fā)明的實(shí)施形態(tài)6有關(guān)的多電源半導(dǎo)體集成電路的主要部分和該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。
圖10是示出與本發(fā)明的實(shí)施形態(tài)6有關(guān)的多電源半導(dǎo)體集成電路的停止電源供給時(shí)的處理程序的流程圖。
圖11是示出與本發(fā)明的實(shí)施形態(tài)6有關(guān)的多電源半導(dǎo)體集成電路的停止電源供給時(shí)的處理程序的流程圖。
圖12是示出與本發(fā)明的實(shí)施形態(tài)7有關(guān)的多電源半導(dǎo)體集成電路和該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。
圖13是示出現(xiàn)有的多電源半導(dǎo)體集成電路和該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。
具體實(shí)施例方式
以下，一邊參照附圖，一邊說明本發(fā)明的實(shí)施形態(tài)。圖1～圖12是說明與本發(fā)明的實(shí)施形態(tài)有關(guān)的多電源半導(dǎo)體集成電路的圖。再有，在圖中對(duì)同一或相當(dāng)?shù)牟糠指揭酝环?hào)，不重復(fù)其說明。
(實(shí)施形態(tài)1)首先，使用圖1、圖2，說明與本發(fā)明的第1方面和本發(fā)明的第2方面中所述的多電源半導(dǎo)體集成電路對(duì)應(yīng)的形態(tài)作為實(shí)施形態(tài)1。
圖1是示出本發(fā)明的實(shí)施形態(tài)1的多電源半導(dǎo)體集成電路和該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。
在圖1中，1表示多電源半導(dǎo)體集成電路，2表示主電源，3～7表示對(duì)來自主電源2的電源電壓進(jìn)行變壓使其成為任意的電源電壓VDD1～VDD5后供給多電源半導(dǎo)體集成電路的第1～第5電源供給電路，11～14表示內(nèi)置在多電源半導(dǎo)體集成電路1中的第1～第4功能塊，15表示多電源半導(dǎo)體集成電路1的進(jìn)行與外部信號(hào)的發(fā)送和接收的輸入輸出端子電路，21～25表示對(duì)多電源半導(dǎo)體集成電路1供給電源電壓VDD1～VDD5的第1～第5外部電源端子，31～35表示第1～第5內(nèi)部電源布線，40表示控制對(duì)各功能塊11～14的電源供給的電源控制電路，41～44表示為了控制由第1～第4電源供給電路3～6進(jìn)行的電源供給和電源供給的停止而從電源控制電路40輸出的第1～第4電源隔斷信號(hào)，45～48表示從多電源半導(dǎo)體集成電路1輸出各電源隔斷信號(hào)41～44的第1～第4外部輸出端子，51表示保持電源隔斷信號(hào)的RS鎖存電路，52表示產(chǎn)生對(duì)RS鎖存電路51的復(fù)位信號(hào)的3輸入OR電路，53表示指示電源供給的停止的控制信號(hào)，54表示使多電源半導(dǎo)體集成電路1初始化的復(fù)位信號(hào)，55、56表示由鍵操作等生成的、使電源供給開始的中斷信號(hào)，57～59表示外部輸入端子。
電源控制電路40具備保持電源隔斷信號(hào)的RS鎖存電路51和使電源供給再次開始的3輸入OR電路52。對(duì)于RS鎖存電路51來說，將第1電源隔斷信號(hào)41連接到Q節(jié)點(diǎn)(輸出節(jié)點(diǎn))上，將來自第1功能塊11(微計(jì)算機(jī))的控制信號(hào)53連接到S節(jié)點(diǎn)(設(shè)置節(jié)點(diǎn))上，將3輸入OR電路52的輸出連接到R節(jié)點(diǎn)(復(fù)位節(jié)點(diǎn))上。此外，在3輸入OR電路的第1輸入端上連接了來自外部輸入端子57的復(fù)位信號(hào)54，在第2輸入端上連接了來自外部輸入端子58的中斷信號(hào)55，在第3輸入端上連接了來自外部輸入端子59的中斷信號(hào)56。
再有，在圖1中示出了第1功能塊11是系統(tǒng)控制用的微計(jì)算機(jī)、第2功能塊12是信號(hào)處理電路、第3功能塊13是耐振用存儲(chǔ)電路、第4功能塊14是模擬電路的例子，但本發(fā)明不限定多電源半導(dǎo)體集成電路1具有的功能塊的功能和數(shù)目，第2功能塊12～第4功能塊14只要是實(shí)現(xiàn)裝置的特征的功能的信號(hào)處理電路即可。此外，多電源半導(dǎo)體集成電路1也可具有任意的數(shù)目的功能塊，上述任意的數(shù)目的功能塊分別具有任意的功能。
此外，為了再次開始電源供給而設(shè)置了第1和第2中斷信號(hào)55、56這2個(gè)中斷信號(hào)，但中斷信號(hào)的數(shù)目是1個(gè)或1個(gè)以上即可。
其次，說明以上述方式構(gòu)成的多電源半導(dǎo)體集成電路1的工作。
如果接通主電源2，則第5電源供給電路7對(duì)從主電源2接受供給的電源電壓進(jìn)行變壓，使其成為任意的電源電壓VDD5以供給多電源半導(dǎo)體集成電路1。此外，第1電源供給電路3對(duì)從主電源2接受的電源電壓進(jìn)行變壓，使其成為電源電壓VDD1，按照從多電源半導(dǎo)體集成電路1輸出的電源隔斷信號(hào)41來供給。同樣，第2電源供給電路4對(duì)從主電源2接受的電源電壓進(jìn)行變壓，使其成為電源電壓VDD2，按照從多電源半導(dǎo)體集成電路1輸出的電源隔斷信號(hào)42來供給，第3電源供給電路5對(duì)從主電源2接受的電源電壓進(jìn)行變壓，使其成為電源電壓VDD3，按照從多電源半導(dǎo)體集成電路1輸出的電源隔斷信號(hào)43來供給，第4電源供給電路6對(duì)從主電源2接受的電源電壓進(jìn)行變壓，使其成為電源電壓VDD4，按照從多電源半導(dǎo)體集成電路1輸出的電源隔斷信號(hào)44來供給。多電源半導(dǎo)體集成電路1在第1外部電源端子21上接受從第1電源供給電路3供給的電源電壓VDD1。同樣，在第2外部電源端子22上接受從第2電源供給電路4供給的電源電壓VDD2，在第3外部電源端子23上接受從第3電源供給電路5供給的電源電壓VDD3，在第4外部電源端子24上接受從第4電源供給電路6供給的電源電壓VDD4。
將在第5外部電源端子25上接受的電源經(jīng)第5內(nèi)部電源布線35供給輸入端子電路15和電源控制電路40，將在第1外部電源端子21上接受的電源經(jīng)第1內(nèi)部電源布線31供給第1功能塊11。同樣，將在第2外部電源端子22上接受的電源經(jīng)第2內(nèi)部電源布線32供給第2功能塊12，將在第3外部電源端子23上接受的電源經(jīng)第3內(nèi)部電源布線33供給第3功能塊13，將在第4外部電源端子24上接受的電源經(jīng)第4內(nèi)部電源布線34供給第4功能塊14。
電源控制電路40根據(jù)從控制系統(tǒng)整體的第1功能塊11(微計(jì)算機(jī))輸出的控制信號(hào)53停止電源供給。使用附圖詳細(xì)地說明該電源控制電路40的工作。
圖2是示出控制信號(hào)53、復(fù)位信號(hào)54、第1中斷信號(hào)55、第2中斷信號(hào)56的狀態(tài)和對(duì)第1功能塊11的電源供給的狀態(tài)的說明圖。在圖2中，橫軸表示期間(a)～(f)為止的時(shí)間經(jīng)過。此外，在第1功能塊的電源狀態(tài)中，假定「1」表示電源供給中，「0」表示電源供給停止中，在第1電源隔斷信號(hào)41為高電平時(shí)，第1電源供給電路3停止電源供給，在低電平時(shí)，供給電源。
在復(fù)位信號(hào)54為復(fù)位狀態(tài)(高電平)時(shí)(期間(a))，RS鎖存電路51被設(shè)定為低電平，以后，不管復(fù)位信號(hào)54的電平如何，都繼續(xù)保持低電平。因此，第1電源隔斷信號(hào)41成為低電平，第1電源供給電路3開始對(duì)第1功能塊11的電源供給。
在控制信號(hào)53為高電平時(shí)(期間(b)、(d)、(f))，RS鎖存電路51被設(shè)定為高電平，以后，不管控制信號(hào)53的電平如何，都繼續(xù)保持高電平。因此，第1電源隔斷信號(hào)41成為高電平，第1電源供給電路3停止對(duì)第1功能塊11的電源供給。
此外，在第1中斷信號(hào)55為高電平時(shí)(期間(c))和第2中斷信號(hào)56為高電平時(shí)(期間(e))，RS鎖存電路51被設(shè)定為低電平，以后，不管第1中斷信號(hào)55的電平如何，都繼續(xù)保持低電平。因此，第1電源隔斷信號(hào)41成為低電平，第1電源供給電路3開始對(duì)第1功能塊11的電源供給。
如上所述，在本實(shí)施形態(tài)1的多電源半導(dǎo)體集成電路1中，具備分別從第1～第4電源供給電路3～6接受電源的供給的第1～第4功能塊11～14和根據(jù)作為第1功能塊11的微計(jì)算機(jī)的控制來控制由第1～第4電源供給電路3～6進(jìn)行的電源供給的電源控制電路40，由于電源控制電路40在從第1功能塊11接受了規(guī)定的數(shù)據(jù)時(shí)，停止包含微計(jì)算機(jī)本身的各功能塊的電源供給，在接受了來自外部的第1中斷信號(hào)55或第2中斷信號(hào)56時(shí)，再次開始電源供給，故在系統(tǒng)工作中可根據(jù)需要繼續(xù)各功能塊的電源控制，通過停止對(duì)于未工作的功能塊的電源供給，可抑制無用的功耗。因此，例如在攜帶用電子裝置中安裝了多電源半導(dǎo)體集成電路1的情況下，在未使用該攜帶用電子裝置的情況下，可停止對(duì)包含系統(tǒng)控制用的微計(jì)算機(jī)的各功能塊的電源供給，等待下一個(gè)鍵操作(中斷控制)(使其處于待機(jī)狀態(tài))，可抑制待機(jī)狀態(tài)的功耗。
(實(shí)施形態(tài)2)其次，使用圖3，說明與本發(fā)明的第3方面中所述的多電源半導(dǎo)體集成電路對(duì)應(yīng)的形態(tài)作為實(shí)施形態(tài)2。
圖3是示出本發(fā)明的實(shí)施形態(tài)2的多電源半導(dǎo)體集成電路和該多電源半導(dǎo)體集成電路的電源供給電路的結(jié)構(gòu)的框圖。再有，在圖3中對(duì)與圖1為同一或相當(dāng)?shù)牟糠指揭酝环?hào)，省略其詳細(xì)的說明。
關(guān)于本實(shí)施形態(tài)2的多電源半導(dǎo)體裝置1a，在電源控制電路40a中設(shè)置了保持第1中斷信號(hào)(在圖3中，記為第1電源復(fù)歸信號(hào))55的數(shù)據(jù)的寄存器61和保持第2中斷信號(hào)(在圖3中，記為第2電源復(fù)歸信號(hào))56的數(shù)據(jù)的寄存器62，用內(nèi)部信號(hào)63連接了寄存器61與第1功能塊11，用內(nèi)部信號(hào)64連接了寄存器62與第1功能塊11。
其次，說明以上述方式構(gòu)成的多電源半導(dǎo)體集成電路1a的工作。
在停止了對(duì)第1～第4功能塊11～14的電源供給時(shí)(各功能塊處于待機(jī)狀態(tài)時(shí))，如果利用第1中斷信號(hào)55或第2中斷信號(hào)56再次開始電源供給，則寄存器61、62保持第1～第2中斷信號(hào)55、56的數(shù)據(jù)。如果再次開始電源供給，則第1功能塊11經(jīng)內(nèi)部信號(hào)63、64取得在內(nèi)部寄存器61、62保持了的數(shù)據(jù)，確認(rèn)中斷控制的內(nèi)容。
如上所述，按照本實(shí)施形態(tài)2的多電源半導(dǎo)體集成電路1a，由于在電源控制電路40a中設(shè)置了保持中斷信號(hào)55的數(shù)據(jù)的寄存器61和保持中斷信號(hào)56的數(shù)據(jù)的寄存器62，用內(nèi)部信號(hào)63連接了寄存器61與第1功能塊11，用內(nèi)部信號(hào)64連接了寄存器62與第1功能塊11，故如果利用某種鍵操作(中斷控制)從停止了電源供給的待機(jī)狀態(tài)起解除待機(jī)狀態(tài)，在第1～第4功能塊11～14中再次開始電源供給，則第1功能塊11可通過確認(rèn)在寄存器61、62中保持了的數(shù)據(jù)來確認(rèn)鍵操作的內(nèi)容，根據(jù)該鍵操作進(jìn)行規(guī)定的工作。
(實(shí)施形態(tài)3)其次，使用圖4、圖5，說明與本發(fā)明的第4方面中所述的多電源半導(dǎo)體集成電路對(duì)應(yīng)的形態(tài)作為實(shí)施形態(tài)3。
圖4是示出本發(fā)明的實(shí)施形態(tài)3的多電源半導(dǎo)體集成電路1b的主要部分和對(duì)該多電源半導(dǎo)體集成電路1b的電源供給電路的結(jié)構(gòu)的框圖。再有，在圖4、圖5中對(duì)與圖1為同一或相當(dāng)?shù)牟糠指揭酝环?hào)，省略其詳細(xì)的說明。
關(guān)于本實(shí)施形態(tài)3的多電源半導(dǎo)體裝置1b，在第2功能塊12中設(shè)置了生成塊間信號(hào)72的CMOS倒相電路74，在第1功能塊11中設(shè)置了在第2功能塊12處于電源供給停止?fàn)顟B(tài)時(shí)為了固定來自第2功能塊12的塊間信號(hào)72而對(duì)內(nèi)部信號(hào)73輸出電源隔斷信號(hào)42與來自第2功能塊12的塊間信號(hào)72的邏輯和的2輸入OR電路71。
在第1功能塊11中設(shè)置的2輸入OR電路71由第1～第3p型MOS晶體管TP11～TP13和第1～第3n型MOS晶體管TN11～TN13構(gòu)成。第1p型MOS晶體管TP11與第1n型MOS晶體管TN11的各自的柵電極互相連接，構(gòu)成了接受塊間信號(hào)72用的輸入端子。第2p型MOS晶體管TP12與第2n型MOS晶體管TN12的各自的柵電極互相連按，構(gòu)成了接受電源隔斷信號(hào)42用的輸入端子。第1p型MOS晶體管TP11的漏電極和第1和第2n型MOS晶體管TN11、TN12的各自的漏電極連接到第3p型MOS晶體管TP13和第3n型MOS晶體管TN13的各自的柵電極上。第1p型MOS晶體管TP11的源電極連接到第2p型MOS晶體管TP12的漏電極上，第2p型MOS晶體管TP12的源電極連接到第1內(nèi)部電源布線31上，被供給電源電壓VDD1。第1和第2n型MOS晶體管TN11、TN12的源電極連接到接地線GND上。第3p型MOS晶體管TP13的源電極連接到第1內(nèi)部電源布線31上，被供給了電源電壓VDD1。第3n型MOS晶體管TN13的源電極連接到接地線GND上。第3p型MOS晶體管TP13的漏電極和第3n型MOS晶體管TN13的漏電極構(gòu)成了對(duì)第1功能塊11供給內(nèi)部信號(hào)73用的輸出端子。
在第2功能塊12中設(shè)置的CMOS倒相電路74由第4p型MOS晶體管TP14和第4n型MOS晶體管TN14構(gòu)成，其輸出連接到塊間信號(hào)72上。第4p型MOS晶體管TP14和第4n型MOS晶體管TN14的各自的柵電極互相連接，構(gòu)成了接受輸入用的輸入端子。第4p型MOS晶體管TP14的源電極連接到第2內(nèi)部電源布線32上，被供給電源電壓VDD2。第4n型MOS晶體管TN14的源電極連接到接地線GND上。第4p型MOS晶體管TP14和第4n型MOS晶體管TN14的各自的漏電極互相連接，構(gòu)成了供給塊間信號(hào)72用的輸出端子。
其次，說明以上述方式構(gòu)成的多電源半導(dǎo)體集成電路1b的電源供給停止中的工作。
圖5示出將電源隔斷信號(hào)42固定為高電平、停止了對(duì)第2功能塊12的電源供給時(shí)的工作。
此時(shí)，通過在第2功能塊12中內(nèi)置的倒相電路74隔斷電源供給，根據(jù)第2內(nèi)部電源布線32的殘留電荷而輸出不確定的電平(中間電位)。此外，在第1功能塊11中構(gòu)成內(nèi)置的2輸入OR電路的第2p型MOS晶體管TP12成為關(guān)斷狀態(tài)。由此，隔斷對(duì)第1p型MOS晶體管TP11的電源供給，避免經(jīng)輸入信號(hào)72的不確定邏輯(中間電位)的傳輸。此外，通過使第2n型MOS晶體管TN12為導(dǎo)通狀態(tài)，對(duì)第3p型MOS晶體管TP13和第3n型MOS晶體管TN13的各自的柵電極供給低電平，在第3p型MOS晶體管為導(dǎo)通狀態(tài)下，第3n型MOS晶體管為關(guān)斷狀態(tài)，輸出信號(hào)被固定為高電平。
如上所述，按照本實(shí)施形態(tài)3的多電源半導(dǎo)體集成電路1b，在按照電源隔斷信號(hào)42停止了對(duì)第2功能塊12的電源供給的情況下，由于將從第2功能塊12至第1功能塊11的輸入邏輯固定為高電平，故在第2功能塊12處于電源供給停止?fàn)顟B(tài)時(shí)，可避免來自該第2功能塊12的不確定邏輯的傳輸和因?qū)⒅虚g電位輸入到柵電極中引起的貫通電流的發(fā)生。
再有，在本實(shí)施形態(tài)3中，說明了在第2功能塊12中設(shè)置了CMOS倒相電路74、在第1功能塊11中設(shè)置了2輸入OR電路71的情況，但也可在第1功能塊11～第4功能塊14、輸入輸出端子電路15和電源控制電路40的輸出級(jí)中設(shè)置生成內(nèi)部信號(hào)的CMOS倒相電路、在輸入級(jí)中設(shè)置將電源隔斷信號(hào)與來自該下一級(jí)的功能塊的塊間信號(hào)的邏輯和輸出給內(nèi)部信號(hào)的2輸入OR電路。由此，在第1功能塊11～第4功能塊14、輸入輸出端子電路15和電源控制電路40中在連接到下一級(jí)的功能塊處于電源供給停止?fàn)顟B(tài)時(shí)，可避免來自該第2功能塊12的不確定邏輯的傳輸和因?qū)⒅虚g電位輸入到柵電極中引起的貫通電流的發(fā)生。
(實(shí)施形態(tài)4)其次，使用圖6、圖7，說明與本發(fā)明的第5方面中所述的多電源半導(dǎo)體集成電路對(duì)應(yīng)的形態(tài)作為實(shí)施形態(tài)4。
圖6是示出本發(fā)明的實(shí)施形態(tài)4的多電源半導(dǎo)體集成電路1c的主要部分和該多電源半導(dǎo)體集成電路1c的電源供給電路的結(jié)構(gòu)的框圖。再有，在圖6、圖7中對(duì)與圖4為同一或相當(dāng)?shù)牟糠指揭酝环?hào)，省略其詳細(xì)的說明。
關(guān)于本實(shí)施形態(tài)4的多電源半導(dǎo)體裝置1c，在第1功能塊11中設(shè)置了第1倒相電路81和在第2功能塊12處于電源供給停止?fàn)顟B(tài)時(shí)為了將對(duì)于第2功能塊12的塊間信號(hào)84固定為低電平而對(duì)塊間信號(hào)84輸出第1倒相電路81的輸出與電源隔斷信號(hào)42的否定邏輯和的2輸入NOR電路82，在第1功能塊11中設(shè)置了輸入來自第1功能塊11的塊間信號(hào)84的第2倒相電路86。
在第1功能塊11中設(shè)置的第1倒相電路81的輸入節(jié)點(diǎn)連接到內(nèi)部信號(hào)83，輸出節(jié)點(diǎn)連接到2輸入NOR電路82的第2輸入端上。該第1倒相電路由第1p型MOS晶體管TP21和第1n型MOS晶體管TN21構(gòu)成。第1p型MOS晶體管TP21和第1n型MOS晶體管TN21的各自的柵電極互相連接，構(gòu)成了接受內(nèi)部信號(hào)83用的輸入端子。第1p型MOS晶體管TP21的源電極連接到第1內(nèi)部電源布線31上，被供給電源電壓VDD1。第1n型MOS晶體管TN21的源電極連接到接地線GND上。第1p型MOS晶體管TP21和第1n型MOS晶體管TN21的漏電極互相連接，連接到2輸入NOR電路82的第1輸入端上。此外，2輸入NOR電路82的第2輸入端連接到電源隔斷信號(hào)42，輸出連接到塊間信號(hào)84。該2輸入NOR電路82由第2和第3p型MOS晶體管TP22、TP23和第2和第3n型MOS晶體管TN22、TN23構(gòu)成。第2p型MOS晶體管TP22和第2n型MOS晶體管TN22的各自的柵電極互相連接，構(gòu)成了接受第1倒相電路81的輸出用的輸入端子。第3p型MOS晶體管TP23和第3n型MOS晶體管TN23的各自的柵電極互相連接，構(gòu)成了接受電源隔斷信號(hào)42用的輸入端子。第2p型MOS晶體管TP22的漏電極和第2和第3n型MOS晶體管TN22、TN23的各自的漏電極構(gòu)成了輸出塊間信號(hào)84用的輸出端子。第2p型MOS晶體管TP22的源電極連接到第3p型MOS晶體管TP23的漏電極上，第3p型MOS晶體管TP23的源電極連接到第1內(nèi)部電源布線31上，被供給電源電壓VDD1。第1和第2n型MOS晶體管TN22、TN23的源電極連接到接地線GND上。
此外，在第2功能塊12中設(shè)置的第2倒相電路86的輸入端連接到塊間信號(hào)84。該第2倒相電路由第4p型MOS晶體管TP24和第4n型MOS晶體管TN24構(gòu)成。第4p型MOS晶體管TP24和第4n型MOS晶體管TN24的各自的柵電極互相連接，構(gòu)成了接受2輸入NOR電路82的輸出信號(hào)用的輸入端子。第1p型MOS晶體管TP24的源電極連接到VDD2上，第1n型MOS晶體管TN24的源電極連接到接地線GND上。第1p型MOS晶體管TP24和第1n型MOS晶體管TN24的漏電極互相連接，構(gòu)成了輸出端子。
其次，說明如以上那樣構(gòu)成的多電源半導(dǎo)體集成電路1c的電源供給停止中的工作。
圖7示出將電源隔斷信號(hào)42固定在高電平、停止了對(duì)第2功能塊12的電源供給時(shí)的工作。
此時(shí)，構(gòu)成在第1功能塊11中內(nèi)置的2輸入NOR電路82的第3p型MOS晶體管TP23成為關(guān)斷狀態(tài)，第3n型MOS晶體管TN23成為導(dǎo)通狀態(tài)。
如上所述，按照本實(shí)施例4的多電源半導(dǎo)體集成電路1c，在按照電源隔斷信號(hào)42停止了對(duì)第2功能塊12的電源供給的情況下，由于將對(duì)于第2功能塊12的塊間信號(hào)84固定在低電平，故在第2功能塊12中內(nèi)置的第2倒相電路中，在電源供給停止中被供給低電平的信號(hào)，可避免因?qū)﹄娫垂┙o停止?fàn)顟B(tài)中的p型MOS晶體管的柵電極長時(shí)間地施加高電平的電壓引起的p型MOS晶體管的特性惡化。
再有，在本實(shí)施形態(tài)4中，說明了在第1功能塊11中設(shè)置了第1倒相電路81和2輸入NOR電路82、在第2功能塊12中設(shè)置了第2倒相電路86的情況，但也可在第1功能塊11～第4功能塊14、輸入輸出端子電路15和電源控制電路40的輸出級(jí)中設(shè)置倒相電路和對(duì)塊間信號(hào)輸出該倒相電路的輸出和電源隔斷信號(hào)的否定邏輯和的2輸入NOR電路，在輸入級(jí)中設(shè)置輸入來自連接到上一級(jí)的功能塊的塊間信號(hào)的倒相電路。由此，在第1功能塊11～第4功能塊14、輸入輸出端子電路15和電源控制電路40處于電源供給停止?fàn)顟B(tài)時(shí)，對(duì)連接到下一級(jí)的功能塊供給低電平的信號(hào)，可避免因?qū)﹄娫垂┙o停止?fàn)顟B(tài)中的p型MOS晶體管的柵電極長時(shí)間地施加高電平的電壓引起的p型MOS晶體管的特性惡化。
(實(shí)施形態(tài)5)
其次，使用圖8說明與本發(fā)明的第6方面中所述的多電源半導(dǎo)體集成電路對(duì)應(yīng)的形態(tài)作為實(shí)施形態(tài)5。
圖8是示出本發(fā)明的實(shí)施形態(tài)5的多電源半導(dǎo)體集成電路1d和該多電源半導(dǎo)體集成電路1d的電源供給電路的結(jié)構(gòu)的框圖。再有，在圖8中對(duì)與圖1為同一或相當(dāng)?shù)牟糠指揭酝环?hào)，省略其詳細(xì)的說明。
關(guān)于本實(shí)施形態(tài)5的多電源半導(dǎo)體集成電路1d，在對(duì)電源控制電路40d總是供給電源后，在該電源控制電路40d中設(shè)置了從第1功能塊11經(jīng)信號(hào)組91能進(jìn)行數(shù)據(jù)的記錄和讀出的存儲(chǔ)電路90。
在此，第1功能塊11是進(jìn)行系統(tǒng)控制的微計(jì)算機(jī)，在電源供給的停止前，經(jīng)信號(hào)組91在存儲(chǔ)電路90中記錄在系統(tǒng)操作中必要的數(shù)據(jù)(鍵操作、顯示設(shè)定、音量等的設(shè)定等)，在電源供給的再次開始之后，讀出在存儲(chǔ)電路90中保持了的數(shù)據(jù)。
其次，說明以上述方式構(gòu)成的多電源半導(dǎo)體集成電路1d的工作。
用在實(shí)施形態(tài)1～3的某一形態(tài)中已說明的同樣的方法進(jìn)行對(duì)各功能塊11～14的電源供給。第1功能塊11在停止自身的電源供給之前在總是處于電源供給狀態(tài)的存儲(chǔ)電路90中記錄了系統(tǒng)操作的數(shù)據(jù)(鍵操作、顯示設(shè)定、音量等的設(shè)定等)之后停止電源供給。即使停止了對(duì)于全部功能塊11～14的電源供給，由于對(duì)存儲(chǔ)電路90總是供給電源，故也在不喪失在電源供給停止之前在存儲(chǔ)電路90中記錄了的數(shù)據(jù)的情況下進(jìn)行保持。在電源供給的再次開始之后，第1功能塊11讀出在存儲(chǔ)電路90中記錄了的數(shù)據(jù)，從電源供給停止之前的狀態(tài)起再次開始處理。
如上所述，按照本實(shí)施例5的多電源半導(dǎo)體集成電路1d，由于在對(duì)電源控制電路40d總是供給電源后，設(shè)置了可從第1功能塊11進(jìn)行數(shù)據(jù)的記錄和讀出的存儲(chǔ)電路90，在電源供給停止之前在存儲(chǔ)電路90中記錄系統(tǒng)操作中必要的數(shù)據(jù)，在電源供給停止中保持該數(shù)據(jù)，故在電源供給再次開始后，通過讀出該保持了的數(shù)據(jù)，就沒有必要重復(fù)地進(jìn)行電源供給停止之前的設(shè)定。
(實(shí)施形態(tài)6)迄今為止已說明的實(shí)施形態(tài)1～5的多電源半導(dǎo)體集成電路，例如如圖1中所示，電源控制電路40和輸入輸出端子電路15使用共同的電源。這一點(diǎn)在用本實(shí)施形態(tài)的多電源半導(dǎo)體集成電路實(shí)現(xiàn)與將信號(hào)處理電路和微計(jì)算機(jī)作成獨(dú)立的半導(dǎo)體集成電路時(shí)相同的功能方面具有非常重要的意義?，F(xiàn)有的微計(jì)算機(jī)在總是被供給了電源的狀態(tài)下，起到下述的作用在接受來自外部的控制的同時(shí)，總是進(jìn)行外圍電路的控制。在集成這樣的微計(jì)算機(jī)時(shí)，通過對(duì)控制外圍電路的輸入輸出端子電路也總是供給電源，至少可保持輸入輸出端子的狀態(tài)，可防止因?qū)τ谕鈬娐返目刂菩盘?hào)為不確定引起的電子裝置的工作不良。
以下，使用圖9～圖11說明與本發(fā)明的第7方面中所述的多電源半導(dǎo)體集成電路對(duì)應(yīng)的形態(tài)作為實(shí)施形態(tài)6。
圖9是示出本發(fā)明的實(shí)施形態(tài)6的多電源半導(dǎo)體集成電路1e的主要部分和該多電源半導(dǎo)體集成電路1d的電源供給電路的結(jié)構(gòu)的框圖。再有，在圖9中對(duì)與圖2為同一或相當(dāng)?shù)牟糠指揭酝环?hào)，省略其詳細(xì)的說明。
關(guān)于本實(shí)施形態(tài)6的多電源半導(dǎo)體集成電路1e，在輸入輸出端子電路15e中設(shè)置了接受外部的信號(hào)的輸入端子100、在隔斷了第1功能塊11的電源21時(shí)輸出高電平的第1輸出端子101、在隔斷了第1功能塊11的電源21時(shí)輸出低電平的第2輸出端子102。為了簡便起見，在以下的說明中，假定設(shè)置了各1個(gè)輸入端子100、第1輸出端子101、第2輸出端子102來說明，但也可分別設(shè)置0個(gè)或多個(gè)上述端子。
輸入端子100的輸出103、第1輸出端子101的輸入104、第2輸出端子102的輸入105分別連接到作為系統(tǒng)控制用的微計(jì)算機(jī)的第1功能塊11上。此外，對(duì)各端子輸入電源控制電路40輸出的端子保持信號(hào)106，設(shè)置了根據(jù)該已被輸入的端子保持信號(hào)106來轉(zhuǎn)換信號(hào)電平的轉(zhuǎn)換電路107～109。
此外，對(duì)電源控制電路40e來說，省略了詳細(xì)的圖示，但象實(shí)施形態(tài)2的電源控制電路40a那樣，如果第1中斷信號(hào)55或第2中斷信號(hào)56為高電平，則作為RS鎖存電路51的輸出的第1電源隔斷信號(hào)41為低電平，使之開始電源供給。
此外，對(duì)輸入輸出端子電路15e和電源控制電路40e供給了用第5電源供給電路7將主電源2變壓為電源電壓VDD5的電壓。
以下，說明以上述方式構(gòu)成的多電源半導(dǎo)體集成電路1e的工作。
首先，一邊參照?qǐng)D10的流程圖，一邊說明在停止對(duì)第1功能塊11的電源供給時(shí)多電源半導(dǎo)體集成電路1e進(jìn)行的處理程序。
在停止第1功能塊11的電源供給時(shí)，第1功能塊11使第1輸出端子101的輸入(從第1功能塊輸出給第1輸出端子的信號(hào))104為高電平(STEP111)。其次，使第2輸出端子102的輸入(從第1功能塊輸出給第2輸出端子的信號(hào))105為低電平(STEP112)。其次，使端子保持信號(hào)106為高電平(STEP113)。
如果端子保持信號(hào)106為高電平，則輸入端子100對(duì)轉(zhuǎn)換電路107進(jìn)行轉(zhuǎn)換，使輸出103固定在低電平。此外，第1輸出端子101和第2輸出端子102分別對(duì)轉(zhuǎn)換電路108、109進(jìn)行轉(zhuǎn)換，使對(duì)外部輸出的信號(hào)電平分別固定在高電平、低電平。利用該工作，輸入端子100、第1輸出端子101和第2輸出端子102在保持第1功能塊11工作了的狀態(tài)的原有狀態(tài)下，從第1功能塊11進(jìn)行的控制分離開。接著，第1功能塊11使電源隔斷信號(hào)41為高電平，停止對(duì)第1功能塊11的電源供給(STEP114)。
其次，一邊參照?qǐng)D11的流程圖，一邊說明開始對(duì)第2功能塊12的電源供給時(shí)的處理程序。
如在實(shí)施形態(tài)2中已說明的那樣，通過使第1中斷信號(hào)55或第2中斷信號(hào)56(在圖9中未圖示)為高電平來進(jìn)行電源供給的開始(STEP121)。如果第1中斷信號(hào)55或第2中斷信號(hào)56為高電平，則作為RS鎖存電路51的輸出的第1電源隔斷信號(hào)41成為低電平。由此，第1電源供給電路3開始對(duì)第1功能塊11的電源供給(STEP122)。
如果被供給電源，則第1功能塊11使第1輸出端子101的輸入104為高電平(STEP123)，使第2輸出端子102的輸入105為低電平(STEP124)。其次，通過使端子保持信號(hào)106為低電平，對(duì)第1輸出端子101、第2輸出端子102輸出第1功能塊11的輸出(STEP125)。
如上所述，按照本實(shí)施例6的多電源半導(dǎo)體集成電路1e，由于使輸入輸出端子電路15e具備接受外部的信號(hào)的輸入端子100、在隔斷了第1功能塊11的電源21時(shí)輸出高電平的第1輸出端子101、在隔斷了第1功能塊11的電源21時(shí)輸出低電平的第2輸出端子102，故即使在作為系統(tǒng)控制用的微計(jì)算機(jī)的第1功能塊11進(jìn)行了外部電路的控制的情況下，也可進(jìn)行對(duì)第1功能塊11的電源供給的停止和電源供給的再次開始而不對(duì)外部電路產(chǎn)生影響。
(實(shí)施形態(tài)7)其次，使用圖12說明與本發(fā)明的第8方面中所述的多電源半導(dǎo)體集成電路對(duì)應(yīng)的形態(tài)作為實(shí)施形態(tài)7。
作為攜帶用電子裝置的主電源，大多使用電池，例如在攜帶用電子裝置中安裝了實(shí)施形態(tài)6的多電源半導(dǎo)體集成電路1e的情況下，如果考慮攜帶用電子裝置整體的功耗，則抑制由第1～5電源供給電路3～7產(chǎn)生的功耗是重要的。首先，第5電源供給電路7為了總是供給電源而工作，但作為一般的電源供給電路的DC/DC變換器的電源效率約為80％～90％，故消耗了相當(dāng)?shù)牟糠值墓β省４送?，在?～4電源供給電路3～6中，由于對(duì)電源供給電路供給了電源，故即使停止了對(duì)多電源半導(dǎo)體集成電路1e的電源供給，在各自的電源供給電路中也流過漏泄電流，結(jié)果消耗了電池。本實(shí)施形態(tài)7的目的在于盡可能降低在這樣的電源供給電路中產(chǎn)生的功耗。
圖12是示出本發(fā)明的實(shí)施形態(tài)7的多電源半導(dǎo)體集成電路1f和對(duì)該多電源半導(dǎo)體集成電路1f的電源供給電路的結(jié)構(gòu)的框圖。再有，在圖12中對(duì)與圖1為同一或相當(dāng)?shù)牟糠指揭酝环?hào)，省略其詳細(xì)的說明。
本實(shí)施形態(tài)7的多電源半導(dǎo)體集成電路1f使電源控制電路40f經(jīng)第5輸出端子413輸出控制作為對(duì)第1～第5電源供給電路3～7的主電源2的供給的門的主電源隔斷電路131的電源隔斷信號(hào)410，同時(shí)經(jīng)第6外部電源端子130從主電源2直接接受電源供給(電源電壓VDD6)，使第1～第4功能塊11～14從由電源控制電路40f控制的電源供給電路3～7接受電源供給。再有，在圖12中，411是為了控制由第5電源供給電路7進(jìn)行的電源供給和電源供給的停止而從電源控制電路40f輸出的第5電源隔斷信號(hào)，414是從多電源半導(dǎo)體集成電路1f輸出第5電源隔斷信號(hào)411的第5外部輸出端子。
主電源隔斷電路131例如用FET(場效應(yīng)晶體管)構(gòu)成，作成了利用電源隔斷信號(hào)4f的高電平輸出來停止對(duì)各電源供給電路3～7的電源供給的結(jié)構(gòu)。
再有，在本實(shí)施形態(tài)7中敘述了使用FET作為主電源隔斷電路131的例子，但只要是磁繼電器電路等能根據(jù)電源隔斷信號(hào)410來隔斷對(duì)第1～第5電源供給電路3～7供給的電源的電路，就可以采用任一種電路。
其次，說明以上述方式構(gòu)成的多電源半導(dǎo)體集成電路1f的電源供給停止時(shí)的工作。
在電源供給的停止時(shí)，作為系統(tǒng)控制用微計(jì)算機(jī)的第1功能塊11對(duì)電源控制電路40f指示使電源隔斷信號(hào)410為高電平。如果電源隔斷信號(hào)410為高電平，則主電源隔斷電路131停止對(duì)電源供給電路3～7的電源供給。
如上所述，按照本實(shí)施形態(tài)7的多電源半導(dǎo)體集成電路1f，由于在使電源控制電路40f經(jīng)第6外部電源端子130從主電源2直接接受電源供給并只使輸入輸出端子電路15接受來自第5電源供給電路7的電源的供給后，使電源控制電路40f經(jīng)第5輸出端子413輸出控制作為對(duì)第1～第5電源供給電路3～7的主電源2的供給的門的主電源隔斷電路131的電源隔斷信號(hào)410，同時(shí)經(jīng)第5外部輸出端子414輸出控制由第5電源供給電路7進(jìn)行的電源供給和電源供給的停止的第5電源隔斷信號(hào)411，故通過停止對(duì)第1～第4功能塊11～14和對(duì)輸入輸出端子電路15的電源供給，可消除電源供給電路3～7的功耗，可抑制主電源2的消耗。
再有，對(duì)于電源控制電路40來說，希望作成RS鎖存電路51與3輸入OR電路52的非同步結(jié)構(gòu)。主電源2是電池，在用電池的電壓使多電源半導(dǎo)體集成電路1f工作的情況下，電壓的變動(dòng)成為問題。例如，在使用了鎳氫2次電池的情況下，電源電壓從1.5V變動(dòng)為約0.9V。如果電壓變低，則半導(dǎo)體元件的工作變慢，由此，生成某個(gè)基準(zhǔn)時(shí)鐘，即使電池電壓低至按照該已被生成的基準(zhǔn)時(shí)鐘工作的同步設(shè)計(jì)的電路不工作的程度，也可使作成了上述非同步結(jié)構(gòu)的RS鎖存電路51和3輸入OR電路52進(jìn)行作為電源控制電路40的工作。
產(chǎn)業(yè)上利用的可能性由于本發(fā)明的集成了進(jìn)行信號(hào)處理的功能塊和微計(jì)算機(jī)的多電源半導(dǎo)體集成電路可停止對(duì)于未被使用的功能塊的電源供給以抑制無用的功耗，故例如能延長利用電池取得的攜帶用電子裝置中的每1個(gè)電池的工作時(shí)間，因而是有用的。
權(quán)利要求
1.一種多電源半導(dǎo)體集成電路，其特征在于具備從各不相同的電源供給電路接受電源的供給的多個(gè)功能塊；控制對(duì)于上述多個(gè)功能塊的電源供給且作為上述多個(gè)功能塊之一的微計(jì)算機(jī)；以及根據(jù)上述微計(jì)算機(jī)的控制來控制上述電源供給電路的電源供給的電源控制電路。
2.如權(quán)利要求1中所述的多電源半導(dǎo)體集成電路，其特征在于上述電源控制電路在從上述微計(jì)算機(jī)接收了規(guī)定的數(shù)據(jù)時(shí)停止上述電源供給電路對(duì)上述微計(jì)算機(jī)的電源供給，在接收了來自外部的中斷信號(hào)時(shí)再次開始上述電源供給電路對(duì)上述微計(jì)算機(jī)的電源供給。
3.如權(quán)利要求1或權(quán)利要求2中所述的多電源半導(dǎo)體集成電路，其特征在于上述電源控制電路具備存儲(chǔ)上述中斷信號(hào)的寄存器，上述微計(jì)算機(jī)在再次開始電源供給后檢測在上述寄存器中存儲(chǔ)的中斷信號(hào)的內(nèi)容。
4.如權(quán)利要求1至權(quán)利要求3的任一項(xiàng)中所述的多電源半導(dǎo)體集成電路，其特征在于上述電源控制電路在上述多個(gè)電源供給電路停止了電源供給時(shí)，對(duì)該電源供給電路輸出電源隔斷信號(hào)，上述各功能塊和上述電源控制電路具備按照上述電源隔斷信號(hào)將來自電源供給停止?fàn)顟B(tài)下的電路的輸入邏輯固定在低電平或高電平的塊間信號(hào)固定電路。
5.如權(quán)利要求1至權(quán)利要求4的任一項(xiàng)中所述的多電源半導(dǎo)體集成電路，其特征在于上述電源控制電路在上述多個(gè)電源供給電路停止了電源供給時(shí)，對(duì)該電源供給電路輸出電源隔斷信號(hào)，上述各功能塊和上述電源控制電路具備按照上述電源隔斷信號(hào)將對(duì)電源供給停止?fàn)顟B(tài)下的電路的輸出邏輯固定在低電平的塊間信號(hào)固定電路。
6.如權(quán)利要求1至權(quán)利要求5的任一項(xiàng)中所述的多電源半導(dǎo)體集成電路，其特征在于具備總是被供給電源、在上述各功能塊的電源供給停止之中保持系統(tǒng)信息的存儲(chǔ)裝置。
7.如權(quán)利要求1至權(quán)利要求6的任一項(xiàng)中所述的多電源半導(dǎo)體集成電路，其特征在于具備與外部之間進(jìn)行信號(hào)的發(fā)送和接收的輸入輸出端子電路，上述電源控制電路和上述輸入輸出端子電路用從共同的電源供給電路供給的電源來工作。
8.如權(quán)利要求1至權(quán)利要求6的任一項(xiàng)中所述的多電源半導(dǎo)體集成電路，其特征在于上述電源控制電路用對(duì)上述多個(gè)電源供給電路供給的電源來工作，輸出使上述多個(gè)電源供給電路的全部的電源供給停止的全電源隔斷信號(hào)。
全文摘要
在使用漏泄電流大的工藝制造的多電源半導(dǎo)體集成電路中，停止對(duì)于未使用的功能塊的電源供給以抑制無用的功耗。在多電源半導(dǎo)體集成電路(1)中設(shè)置了分別從第1～第4電源供給電路(3)～(6)接受電源的供給的第1～第4功能塊(11)～(14)和根據(jù)作為第1功能塊(11)的微計(jì)算機(jī)的控制來控制由第1～第4電源供給電路(3)～(6)進(jìn)行的電源供給的電源控制電路(40)，電源控制電路(40)在從第1功能塊(11)接收了規(guī)定的數(shù)據(jù)時(shí)，停止第1～第4功能塊(11)～(14)的電源供給，在接收了來自外部的第1、第2中斷信號(hào)(55)、(56)時(shí)，再次開始電源供給。
文檔編號(hào)G06F1/32GK1643479SQ0380748
公開日2005年7月20日 申請(qǐng)日期2003年4月4日 優(yōu)先權(quán)日2002年4月4日
發(fā)明者谷口一也, 井口直哉, 相馬康人, 早川久登 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社