專利名稱：集成圖形設(shè)備的功率管理的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實施方案涉及功率管理領(lǐng)域，尤其是涉及根據(jù)事件，例如要求和負載，來調(diào)節(jié)圖形控制器的功耗。
背景技術(shù)：
最近幾年以來，在半導體技術(shù)方面已經(jīng)出現(xiàn)許多進展，它們已經(jīng)導致改進型圖形控制器的發(fā)展，所述控制器可以在更高的頻率下運行并支持附加和/或增強特征。雖然這些進展已經(jīng)使硬件制造商能夠設(shè)計和制造更快和更復雜的圖形卡和計算機，但它們也給由電池供電的膝上型和手提式計算機帶來缺點。具體地，與那些上一代的計算機相比，這些由電池供電的計算機消耗更多的能量，并且，作為副產(chǎn)品，發(fā)散出更多的熱。
例如在圖形存儲控制器中心內(nèi)，圖形核心是它的主要功能塊之一，這些功能塊具有大量的門。因此，圖形存儲控制器中心的功耗主要與施加于所述圖形核心的電壓和頻率有關(guān)。即，隨著圖形核心電壓的增加，圖形存儲控制器中心的所消耗的功率也增加。由于圖形核心的利用針對不同的應(yīng)用可以顯著變化，因此，當把高電壓和頻率信號提供到圖形核心來處理具有極少圖形的應(yīng)用程序時，計算機會毫不必要地浪費能量，毫不必要地降低膝上型和手提式計算機的電池壽命，也使得這些計算機在毫不必要的高溫下工作。


通過參考下面的描述和附圖可以最好地理解本發(fā)明，附圖用來圖解本發(fā)明的實施例。
圖1是在計算設(shè)備內(nèi)使用的邏輯的示例性實施方案。
圖2是圖形存儲控制器中心(GMCH)的第一示例性實施方案，所述圖形存儲控制器中心與時鐘發(fā)生器協(xié)作來控制核心頻率和/或電壓。
圖3是圖形存儲控制器中心(GMCH)的第二示例性實施方案，所述圖形存儲控制器中心與時鐘發(fā)生器協(xié)作來控制顯示器使用的頻率和/或電壓。
圖4是GMCH的活動控制電路的示例性實施方案，尤其是圖2和圖3的狀態(tài)定序器(state sequencer)和活動指示器(activity indicator)電路。
圖5A是空閑狀態(tài)頁(ISP)寄存器的示例性實施方案，所述空閑狀態(tài)頁寄存器由圖4的活動控制電路使用。
圖5B是空閑控制及狀態(tài)(ICS)寄存器的示例性實施方案，所述空閑控制及狀態(tài)(ICS)寄存器由圖4所示的活動控制電路使用。
圖6是圖4的活動控制電路的空閑檢測器的示例性實施方案。
圖7A和7B是一個流程圖的示例性實施方案，所述流程圖概述圖4的活動控制電路從“快”頻率到“慢”頻率的一般頻率切換操作。
圖8是一個流程圖的示例性實施方案，所述流程解圖4的活動控制電路的頻率切換單元的操作。
圖9是圖形存儲控制器中心(GMCH)的第三示例性實施方案，所述圖形存儲控制器中心與時鐘發(fā)生器協(xié)作來控制顯示器使用的頻率和/或電壓。
圖10是圖9的同步器邏輯的示例性實施方案。
圖11是軟件模塊的示例性實施方案，所述軟件模塊控制GMCH的頻率和電壓節(jié)流。
圖12是圖11軟件模塊的示例性一般操作圖。
圖13是第一圖形用戶界面的示例性實施方案，所述第一圖形用戶界面編程策略以控制計算設(shè)備的操作行為。
圖14是第二圖形用戶界面的示例性實施方案，所述第二圖形用戶界面編程策略以控制計算設(shè)備的操作行為。
具體實施例方式
通常，本發(fā)明的各種實施方案描述一種裝置和方法，用于通過電壓和頻率調(diào)節(jié)來控制電子設(shè)備的功耗。作為一個實施方案，這個電壓和頻率控制應(yīng)用于圖形存儲控制中心(GMCH)。
主要按照方塊圖和流程圖呈現(xiàn)下面的詳細說明，以便共同圖解本發(fā)明的各個實施方案。不再詳細論述公知的電路或過程操作以避免不必要地混淆對本說明書的理解。
某個術(shù)語被用來描述本發(fā)明的某些特征。例如，“計算設(shè)備”可以是帶有圖形存儲控制器中心的任何電子產(chǎn)品，例如計算機(如桌上型、膝上型、手提式、服務(wù)器、大型機等)，或者也許是機頂盒，用戶電子設(shè)備(如電視機)，游戲控制臺(game console)，或類似物。
通常，計算設(shè)備包括內(nèi)部邏輯，即硬件、固件、軟件模塊或者它們的任何組合?！败浖K”是一系列指令，它們在執(zhí)行時完成某一功能。軟件模塊的實施例包括操作系統(tǒng)，應(yīng)用程序，小應(yīng)用程序，程序或甚至例程。一個或多個軟件模塊可以存儲在機器可讀介質(zhì)中，所述機器可讀介質(zhì)包括但不局限于電子電路，半導體存儲設(shè)備，只讀存儲器(ROM)，閃存，可擦寫可編程只讀存儲器類型(EPROM或EEPROM)，軟盤，致密盤(compact disk)，光盤，硬盤，或類似物。術(shù)語“邏輯高”和“斷言的(asserted)”(或其任何時態(tài))意思是信號進入第一狀態(tài)，或許在某一電壓之上或之下。術(shù)語“邏輯低”和“解斷言的(deasserted)”(或其任何時態(tài))意思是信號進入不同于第一狀態(tài)的新狀態(tài)。
I、總體結(jié)構(gòu)參考圖1，圖示了在計算設(shè)備100內(nèi)使用的電路的示例性實施方案。計算設(shè)備100包括處理器110、時鐘發(fā)生器120、存儲器130和集成設(shè)備140(例如圖形存儲控制器中心(GMCH))。GMCH 140經(jīng)由總線150和160分別耦合到處理器110和存儲器130。如下所述，GMCH 140從時鐘發(fā)生器120接收參考時鐘信號，從電壓調(diào)節(jié)器170接收調(diào)節(jié)電壓(regulated voltages)。盡管未圖示，計算設(shè)備100可以由一個或多個內(nèi)置電池供電，或者通過從電源插座經(jīng)由連接線的交流(AC)電源來進行供電。
在這里，處理器110可以是微處理器，數(shù)字信號處理器(DSP)，專用集成電路(ASIC)，微控制器，或類似物。GMCH 140經(jīng)由總線150(例如前側(cè)總線)耦合到處理器110，以接收要處理并隨后要保存在存儲器130內(nèi)或要顯示在顯示單元180上的信息，所述顯示單元與計算設(shè)備100相關(guān)聯(lián)。顯示單元180可以是計算設(shè)備100的整體部件，或者如圖所示是與計算設(shè)備100分開并在其外部的外圍設(shè)備。
時鐘發(fā)生器120位于計算設(shè)備100的內(nèi)部。然而，設(shè)想時鐘發(fā)生器120可以位于計算設(shè)備120的外部。時鐘發(fā)生器120給處理器110提供第一時鐘(HOST_CLK)信號190，并且給GMCH 140提供一個或多個時鐘信號。例如，HOST_CLK信號190和次要時鐘(CLK2)信號195可以供給GMCH 140，其中CLK2信號195具有比HOST_CLK信號190更低的頻率。在一個實施方案中，HOST_CLK信號190和CLK2信號195的頻率可以分別是約66兆赫(66MHz)和48兆赫(48MHz)。
II、圖形存儲控制器中心的實施方案現(xiàn)在參考圖2，圖示了圖形存儲控制器中心(GMCH)140的第一示例性實施方案，所述圖形存儲控制器中心與時鐘發(fā)生器120協(xié)作來控制核心頻率和/或電壓的使用。對于本實施方案而言，GMCH 140包括圖形核心200、一個或多個時鐘源210和215(如鎖相環(huán)“PLL”電路)、可選分頻器電路220、存儲控制器225、顯示端口230和活動控制電路235?；顒涌刂齐娐?35包括狀態(tài)定序器240、活動指示器電路245、電壓調(diào)節(jié)控制電路250和核心PLL電路255。
如圖2中所示，圖形核心200對輸入數(shù)據(jù)執(zhí)行圖形計算，并且經(jīng)由顯示端口230把上述數(shù)據(jù)輸出給圖1的顯示單元180。圖形核心200接收從圖1的時鐘發(fā)生器120產(chǎn)生的參考時鐘信號。對于本實施方案而言，GMCH 140接收HOST_CLK信號190，并且把這個時鐘信號路由給PLL電路210以及或許路由給分頻器電路220。PLL電路210根據(jù)HOST_CLK信號190產(chǎn)生存儲時鐘(MCLK)信號260。與HOST_CLK信號190不同，MCLK信號260是可編程的。MCLK信號260由存儲控制器225使用，所述存儲控制器控制對圖1的存儲器130的訪問。
分頻器電路220在執(zhí)行時調(diào)節(jié)HOST_CLK信號190的頻率，并且把調(diào)節(jié)時鐘信號(adjusted clock signal)265傳遞給核心PLL電路255。核心PLL電路255根據(jù)輸入的調(diào)節(jié)時鐘信號265產(chǎn)生可編程的繪制(rendering)時鐘(CRCLK)信號270，并且為了定時目的，把CRCLK信號270提供給圖形核心200。
還參考圖2，對于本發(fā)明的這個實施方案而言，活動控制電路235包括活動指示器電路245，所述活動指示器電路監(jiān)視GMCH 140的數(shù)據(jù)處理活動?？梢酝ㄟ^檢測圖形核心200何時是活動的(處理數(shù)據(jù))或空閑的來實現(xiàn)上述監(jiān)視。例如，當圖形核心200正在積極處理數(shù)據(jù)時，由活動指示器電路245檢測的控制信號(未圖示)被斷言(asserted)(例如用于選擇極性的邏輯高)。否則，控制信號被解斷言(用于選擇極性的邏輯低)。通過周期性地采樣這個控制信號，可以確定圖形核心活動的百分比。根據(jù)所述百分比，狀態(tài)定序器240可以確定CRCLK信號270的頻率是否合適或需要改變。
設(shè)想除了時鐘頻率或施加于圖形核心200的電壓之外，可以配置活動控制電路235來控制計算設(shè)備的其他操作行為。實施例包括時鐘速度比、時鐘調(diào)節(jié)百分比(clock throttlingpercentages)、刷新率、背后照明光亮度等等。然而，僅僅為了說明的目的，討論了頻率和調(diào)節(jié)。
如果核心PLL電路255只支持兩個不同時鐘頻率，則狀態(tài)定序器240給核心PLL電路255提供斷言的控制信號241，以選擇較高頻率的時鐘信號(稱為“‘快’頻率信號”)。否則，給核心PLL電路255提供解斷言的控制信號，以選擇較低頻率的時鐘信號(稱為“‘慢’頻率信號”)。如果核心PLL電路255支持兩個以上不同時鐘頻率，則狀態(tài)定序器240可以適合于提供多個控制信號，它們對應(yīng)于圖形核心200的多個時鐘頻率之一。例如，兩個控制信號(00，01，10，11)可以支持四個不同變頻時鐘。
依據(jù)對圖形核心200的頻率改變，狀態(tài)定序器240還給電壓調(diào)節(jié)器控制電路250提供控制信號242，所述控制電路250給圖1的電壓調(diào)節(jié)器(170)發(fā)送信號以調(diào)節(jié)供應(yīng)給圖形核心200的電壓。例如，這個電壓可以從約1.5V變化到約0.9V或更小。電壓調(diào)節(jié)可以對應(yīng)于頻率變化，并且上述電壓調(diào)節(jié)可以發(fā)生在閉鎖(ungating)所述的調(diào)節(jié)時鐘信號之前。
參考圖3，圖示了圖形存儲控制器中心(GMCH)140的第二示例性實施方案，所述圖形存儲控制器中心與時鐘發(fā)生器120協(xié)作來控制核心頻率和/或電壓。對于本實施方案而言，GMCH 140排除了調(diào)節(jié)施加于顯示端口230的時鐘信號頻率的PLL電路215。但GMCH 140以其他部件為特征，例如上面所述的圖形核心200，PLL電路210，可選分頻器電路220，存儲控制器225，顯示端口230以及活動控制電路235。
III、活動控制電路的實施方案A、活動控制電路的示例性邏輯現(xiàn)在參考圖4，圖示了活動控制電路235的示例性實施方案，尤其是圖2和圖3的狀態(tài)定序器240和活動指示器電路245。通常，上述電路包括空閑檢測器300、空閑監(jiān)視器310、減法器350、選擇元件(例如多路復用器)360-364、邏輯門370-377以及下面詳述的頻率切換單元380。通常，頻率切換單元380起圖2的狀態(tài)定序器240的作用，而所述電路的其余部分起活動指示器電路245的作用。
在本發(fā)明的一個實施方案中，為了維持功耗和性能之間的平衡，活動控制電路235支持圖1中GMCH 140使用的CRCLK信號270的頻率切換。為了消除任何可能的性能損失，空閑監(jiān)視器310適合于測量圖1中GMCH 140的繪制引擎的空閑狀態(tài)(idleness)。
具體地，對于本發(fā)明的一個實施方案而言，CRCLK信號270被配置成在達到空閑狀態(tài)的一個特定閾值(Tf2s)時從“快”頻率(Ff)切換到“慢”頻率(Fs)(其中Ff＞Fs)。稱為“快到慢(F2S)狀態(tài)閾值”的這個閾值可以是靜態(tài)的，或者可以在上電狀態(tài)期間通過計算設(shè)備的基本輸入輸出系統(tǒng)(BIOS)或者或許通過訪問特定存儲位置或寄存器的內(nèi)容可編程地設(shè)定。這個閾值可以表示為如圖4所示的位值(例如32位值)。
CRCLK信號還被配置成在活動等級增加時從慢頻率切換到快頻率，從而超過特定活動閾值，稱為“慢到快(S2F)狀態(tài)閾值”(Ts2f)。類似地，可以預置S2F狀態(tài)閾值，并且用位值表示(例如32位值)。只有CRCLK信號頻率可以按照要求動態(tài)變化，所有其他時鐘將在啟動(boot)之后保持不變。
除了在測的空閑狀態(tài)(measured idleness)之外，通過軟件控制可以引發(fā)其他頻率切換事件。例如，可以檢測AC電源中斷(如通過從電源插座移走它的AC插頭而引起連接器線中斷)，并且使軟件例程把CRCLK信號切換到較慢的頻率設(shè)定，以延長電池壽命。
為了在相同負載下減少不必要的來回切換，可以提供滯后。一種實現(xiàn)此功能的方式是通過確保啟動高到低頻率轉(zhuǎn)換所需的繁忙等級相當?shù)氐陀趩拥偷礁哳l率轉(zhuǎn)換的繁忙等級。頻率、系統(tǒng)功率和滯后之間的關(guān)系由公式(1)給出(1)Tf2s＜Is-((If-Tf2s)*Ff*Is)/(If*Fs)其中Tf2s＝F2S狀態(tài)閾值；Ts2f＝S2F狀態(tài)閾值；Is＝慢狀態(tài)間隔；If＝快狀態(tài)間隔；Fs＝慢頻率；Ff＝快頻率。
下面如圖4所示，活動控制電路235的操作部分基于各種控制狀態(tài)信號。這些控制狀態(tài)信號包括，但不局限于，GMCH的期望狀態(tài)(DSTATE)、當前狀態(tài)(CSTATE)、基于空閑監(jiān)視器硬件的轉(zhuǎn)變頻率請求(HW_CH_FREQ)、和/或基于硬件、軟件或熱狀態(tài)的轉(zhuǎn)變頻率請求(CH_FREQ_REQ)。
更具體地，“DSTATE”表示用于電子設(shè)備的期望頻率狀態(tài)等級。DSTATE的值可以保存為空閑狀態(tài)頁(ISP)寄存器390的位(例如ISP[1])，或許位于如圖5A所示的GMCH的存儲器(未圖示)內(nèi)。ISP寄存器為軟件和硬件提供活動和溫度信息，以便做出頻率和電壓調(diào)節(jié)決策。在這里，對于本發(fā)明的這個實施方案而言，斷言DSTATE(DSTATE＝邏輯“高”)以把CRCLK信號設(shè)定和維持在“快”頻率水平下。解斷言DSTATE(DSTATE＝邏輯“低”)以把CRCLK信號設(shè)定和維持在“慢”頻率水平下。通過硬件或軟件可以確定DSTATE。
當通過硬件確定時，響應(yīng)圖5B中空閑控制和狀態(tài)(ICS)寄存器395的硬件使能轉(zhuǎn)換位設(shè)定(EN_HW_TRAN＝ICS[30]＝邏輯“高”)，與減法器350輸出相關(guān)聯(lián)的最高有效位(MSB)等于DSTATE值。否則，當通過軟件確定時，DSTATE通常等于軟件重置到慢(SWRST2S)信號的反相值(inverted value)(例如ICS[28])。
在本發(fā)明的一個實施方案中，“CSTATE”表示CRCLK信號的當前狀態(tài)。CSTATE的值可以保存為ISP寄存器390的位(例如ISP
)。斷言CSTATE以把CRCLK信號選擇在“快”頻率下。解斷言CSTATE以選擇“慢”頻率。所有領(lǐng)域活動停止之后，通過把DSTATE值指定為CSTATE值，將切換CRCLK的頻率(例如從快到慢)。
當斷言時，“HW_CH_FREQ”表示硬件確定的轉(zhuǎn)變頻率事件(“快”到“慢”或“慢”到“快”)。HW_CH_FREQ是基于空閑監(jiān)視器的操作。例如，當CRCLK信號在快頻率下操作(CSTATE＝邏輯“高”)和采樣的空閑數(shù)量大于F2S狀態(tài)閾值(Tf2s)時，斷言HW_CH_FREQ(HW_CH_FREQ＝邏輯“高”)。當CRCLK信號在慢頻率下操作(CSTATE＝邏輯“低”)和采樣的空閑數(shù)量小于S2F狀態(tài)閾值(Ts2f)時，斷言HW_CH_FREQ。
“CH_FREQ_REQ”通常是基于硬件或軟件引起的事件和熱讀數(shù)。當斷言CH_FREQ_REQ時，它表示針對頻率切換單元380的變換頻率請求(可以是從快到慢或者從慢到快)。確定CH_FREQ_REQ值以響應(yīng)兩個標準。第一個標準確定是否將提供硬件或軟件請求。上述確定是基于EN_HW_TRAN值的(當將提供硬件確定的轉(zhuǎn)變頻率請求時，斷言EN_HW_TRAN)。
第二個標準根據(jù)檢測到的GMCH溫度(TRR[7:0])確定是否需要轉(zhuǎn)變頻率請求，GMCH溫度可以保存在ISP寄存器390內(nèi)(例如ISP[9:2])。對于本發(fā)明的這個實施方案而言，當檢測到的溫度在規(guī)定閾值之上時，一個THERMALHOT參數(shù)設(shè)被定為邏輯“1”。然而，即使檢測到的溫度在規(guī)定閾值之上，還允許CRCLK信號從“快”頻率發(fā)生變化。否則，在斷言CSTATE的地方，斷言SWITCH_TO_SLOW_IF_HOT(例如IC[29])和THERMALHOT參數(shù)，這使得CH_FREQ_REQ被解斷言，表示頻率水平?jīng)]有變化。總之，如果檢測到的GMCH溫度在設(shè)定閾值之上，第二個標準用來防止慢到快的頻率切換轉(zhuǎn)換。
如圖4中所示，當某些單元空閑時，空閑檢測器300產(chǎn)生有效整體(Global)空閑(GIDLE)信號309。對于本實施方案而言，這些單元可以包括一個或多個下述單元MPEG壓縮/解壓縮單元(MPEG_DONE 302空閑時)、三維繪制單元(3D_DONE 304空閑時)、二維繪制單元或位塊傳輸器(BLT_DONE 306空閑時)和/或硬件組合(hardware binning)單元(HB_DONE 308空閑時)。通過ICS寄存器395內(nèi)的記錄位可以對每個“DONE”信號302，304，306和/或308進行屏蔽(masked)或不進行屏蔽(unmasked)，用于測試和提供靈活的活動計數(shù)策略。
例如，如圖6中所示，ICS寄存器395(ICS[11:8])的四個位400-403唯一地對應(yīng)于DONE信號302，304，306和308。因此，ICS[11]的設(shè)定使第一邏輯門410(例如或門)中的有效信號被輸出，以屏蔽MPEG_DONE 302(例如處于斷言的邏輯“高”狀態(tài))。類似地，ICS[10:8]的設(shè)定使從其他邏輯門420，430和440(例如或門)中產(chǎn)生有效信號，以使3D_DONE、BLT_DONE和HB_DONE信號304，306，308也被屏蔽。
返回來參考圖4，空閑監(jiān)視器310適合于在預設(shè)時間間隔內(nèi)確定繪制引擎的空閑率。根據(jù)這些空閑測量，空閑監(jiān)視器310可以產(chǎn)生DSTATE信號和CH_FREQ_REQ信號。軟件也可以設(shè)定DSTATE信號和CH_FREQ_REQ信號。由于GIDLE 309在每個CRCLK270周期被采樣，并且在CRCLK周期內(nèi)間隔計數(shù)器340也正在計數(shù)，因此空閑監(jiān)視器310在CRCLK域中運行。
空閑監(jiān)視器310包括空閑計數(shù)器320和間隔計數(shù)器340?？臻e計數(shù)器320包括多個輸入321-323。對于本發(fā)明的這個實施方案而言，在上電時一旦接收到復位信號(IMrst)，清除(CLR)輸入321就使空閑計數(shù)器320復位。時鐘(CLK)輸入323允許空閑計數(shù)器320通過CRCLK信號270進行計時。一旦接收到斷言信號，使能(EN)輸入322使空閑計數(shù)器320開始計數(shù)。如圖所示，使能(EN)輸入322被耦合到第一邏輯門370(例如與門)，當GIDLE信號309被斷言并且組合邏輯單元330中的輸出被斷言時，第一邏輯門370開始計數(shù)過程。
如圖所示，組合邏輯單元330包括第二邏輯門371(例如與門功能性)，其具有第一輸入和第二輸入，第一輸入從軟件接收ICS寄存器(ICS[31])的空閑監(jiān)視器使能位的值，第二輸入耦合到邏輯門372和373(例如與門372和反相器373)的匯集處。組合邏輯單元330輸出有效信號以響應(yīng)(i)間隔計數(shù)器340在倒計數(shù)順序期間不越過零(間隔計數(shù)器340的最高有效位“IntMSG”被解斷言“0”)和(ii)已經(jīng)斷言了開始計數(shù)(START_CNT)信號以開始計數(shù)順序。
空閑計數(shù)器320還包括輸出324以把空閑計數(shù)傳達至ISP寄存器390。對于本實施方案而言，輸出是二進制值，其保存在ISP寄存器390的多個位(例如ISP[30:10])內(nèi)。
另外，間隔計數(shù)器340包括多個輸入341-344。對于本實施方案而言，間隔計數(shù)器340由CRCLK信號計時，所述CRCLK信號被提供給時鐘(CLK)輸入端341。負載(LOAD)輸入342使間隔計數(shù)器340一旦復位就經(jīng)由數(shù)據(jù)進入(DIN)輸入343加載兩個值中的一個?；贑STATE 347的值，通過選擇元件360輸出一個值，即快狀態(tài)間隔(If)345或慢狀態(tài)間隔(Is)346，CSTATE 347是GMCH的CRCLK信號正在運行的當前狀態(tài)。使能(EN)輸入344一旦接收到斷言信號就使間隔計數(shù)器340開始計數(shù)。如圖所示，EN輸入344耦合到組合邏輯單元330。
一旦間隔計數(shù)器340越過零，就斷言輸出(例如最高有效位的整數(shù)值“IntMSB”)348。對于本實施方案而言，這使空閑計數(shù)器320和間隔計數(shù)器340都停止，因為邏輯門371中的輸出被解斷言。由空閑計數(shù)器320產(chǎn)生的空閑計數(shù)然后與CSTATE 347的值一起被采樣?？臻e計數(shù)與S2F狀態(tài)閾值(Ts2f)351或F2S狀態(tài)閾值(Tf2s)352進行比較，這些閾值是通過由CSTATE 347控制的選擇元件361來輸出的。
當采樣空閑計數(shù)(sampled idle count)超過或者或許等于選擇的狀態(tài)閾值并斷言CSTATE 347時，解斷言輸出信號(MSB)353，并將其路由給邏輯門374(例如異或“XOR(異或)”門)。邏輯門374的輸出等于HW_CH_FREQ信號365，即如公式(2)中所示(2)HW_CH_FREQ＝CSTATEMSB如果由GMCH的硬件確定頻率狀態(tài)，則斷言EN_HW_TRAN(ICS[30])以便減法器350中的MSB353從選擇元件362輸出，并且，因此等于DSTATE_391的值。HW_CH_FREQ信號365經(jīng)由選擇元件363被路由進入選擇元件364。
如果檢測到的GMCH溫度不超出特定閾值，所述GMCH溫度作為熱值(thermalvalue)保存在ISP寄存器的位中(例如ISP[9:2])，如果CRCLK信號目前運行在“快”頻率下，則斷言CH_FREQ_REQ信號381并應(yīng)用于頻率切換單元380?？蛇x擇地，如果目前運行在“慢”頻率下，則解斷言CH_FREQ_REQ信號381。
如果檢測的溫度超出特定閾值，則斷言THERMALHOT信號并且斷言選擇元件364的控制信號。因此，如果CRCLK信號的當前頻率位于“慢”頻率水平(CSTATE＝邏輯“低”)，則解斷言CH_FREQ_REQ信號。然而，如果CRCLK信號的當前頻率位于“快”頻率水平(CSTATE＝邏輯“高”)，則斷言CH_FREQ_REQ信號381，以允許CRCLK頻率降低。
如果由軟件確定頻率狀態(tài)，則解斷言EN_HW_TRAN(例如ICS[30])以便SWRST2S的相反狀態(tài)設(shè)定DSTATE 349的值，該值是由邏輯門375生成的。然后通過由邏輯門376提供的SWRST2S和CSTATE的XOR(異或)結(jié)果對頻率切換單元380進行有效設(shè)定。由邏輯門377提供相同的溫度檢測替換值(override)。
B、活動控制電路的示例性操作現(xiàn)在參考圖7A和7B，圖示了流程圖的示例性實施方案，所述流程圖概述圖4活動控制電路從“快”到“慢”頻率的一般頻率切換操作。在這個操作期間，空閑和間隔計數(shù)器被初始化(框500)，以響應(yīng)被軟件使能。由于斷言了CSTATE，第一預置時間間隔在上電時載入間隔計數(shù)器(框505)。對于這個具體說明性的實施方案而言，第一預置時間間隔等于快狀態(tài)間隔。同樣，快到慢的閾值載入減法器(框510)。
當斷言START_CNT信號時，空閑和間隔計數(shù)器將開始計數(shù)(框515和520)。當間隔計數(shù)器從第一預置時間間隔倒計數(shù)時，為CRCLK信號的每一周期斷言GIDLE。一旦間隔計數(shù)器計數(shù)越過零，就斷言控制信號，使兩個計數(shù)器停止(框525和530)。采樣空閑計數(shù)器的值，CSTATE，DSTATE和確定GMCH當前溫度的熱值(框535)。
如果DSTATE由硬件確定(例如斷言EN_HW_TRAN)，則在HW_CH_FREQ信號上路由的值等于CSTATEDSTATE(框540和545)。因此，如果DSTATE與CSTATE不同，并且GMCH的檢測溫度小于特定閾值，則GMCH的CRCLK信號將經(jīng)歷頻率切換操作，該操作對用戶是透明的(框550和560)。然而，如果檢測溫度大于特定閾值，則如果期望轉(zhuǎn)換是到更低的頻率，則頻率切換操作可能還出現(xiàn)(框550和555)。如果期望轉(zhuǎn)換是到更高的頻率，則沒有頻率切換操作會出現(xiàn)(框560和565)。
如果DSTATE由軟件確定(例如解斷言EN_HW_TRAN)，則如框570中所示，軟件轉(zhuǎn)變頻率信號(SWCHFREQ)的值等于公式(3)(3)SWCHFREQ＝[CSTATESWRST2S]#，其中“#”表示XOR結(jié)果的反相。
因此，如果GMCH的檢測溫度小于特定閾值，則GMCH的CRCLK信號將經(jīng)歷頻率切換操作，該操作對用戶是透明的(框555和575)。然而，如果檢測溫度大于特定閾值，則如果期望轉(zhuǎn)換是到更低的頻率，并且斷言了SWCHFREQ，則頻率切換操作可能還出現(xiàn)(框580)。如果期望轉(zhuǎn)換是到更高的頻率，則沒有頻率切換操作會出現(xiàn)(框565)。
IV、頻率切換單元的示例性操作現(xiàn)在參考圖8，圖示了圖解頻率切換單元操作的流程圖的示例性實施方案。頻率切換單元監(jiān)視CH_FREQ_REQ信號以及CSTATE和DSTATE的值(框600)。一旦斷言了CH_FREQ_REQ信號，并且DSTATE不等于CSTATE，就使能頻率切換單元(框605和610)。設(shè)想如果斷言了CH_FREQ_REQ信號但DSTATE等于CSTATE，則頻率切換操作最近已經(jīng)出現(xiàn)了，從而所述請求被忽視。
頻率切換單元已經(jīng)被使能之后，假如繪制硬件暫時繼續(xù)操作直到未決命令的處理已經(jīng)結(jié)束，則某些硬件(例如命令解析器等)操作可以停止以使繪制硬件空閑(框615和620)。此后，選通CRCLK信號(框625)。
已經(jīng)選通CRCLK信號之后，頻率切換單元通過把DSTATE值分配給CSTATE來更新CSTATE值(框630)。此后，閉鎖CRCLK信號，并且所述某些硬件和繪制引擎繼續(xù)操作(框635和640)。這允許頻率切換單元在被啟動時服務(wù)下一個轉(zhuǎn)變頻率請求。當然，代替選通CRCLK信號，通過其他方法(例如等待狀態(tài))可以實現(xiàn)從一個時鐘頻率到另一個的平滑轉(zhuǎn)換。如果沒有選通CRCLK信號，則在頻率切換期間繪制還是可能的，因為不需要等待未決命令結(jié)束。
參考圖9，圖示了GMCH的第三示例性實施方案，所述GMCH與時鐘發(fā)生器協(xié)作來控制顯示器使用的頻率和/或電壓。對于本實施方案而言，GMCH 140使用與同步器邏輯710結(jié)合起來操作的單個PLL電路700，例如，PLL電路700給圖形核心200和存儲控制器225提供不同頻率的時鐘信號。如圖所示，同步器邏輯710支持多個時鐘頻率水平(CLK)。
同步器邏輯710在傳輸過程中(on the fly)使能頻率切換而不需要PLL電路再鎖定以及時鐘線上的時鐘假信號(glitches)。這樣的頻率切換是出現(xiàn)在從具有快頻率(Ff)的時鐘信號(CHCLK)到存儲時鐘頻率(MCLK)和從存儲時鐘頻率(MCLK)到具有慢頻率(Fs)的時鐘信號(CLCLK)。通常，它提供連續(xù)的采樣方案以允許在交叉定時的邏輯間的確定性的數(shù)據(jù)傳遞。
更具體地，如圖10中所示，同步器邏輯710的示例性實施方案包括同步器控制邏輯800和同時同步器850。同步器控制邏輯800包括多個采樣電路811，812和多個選擇元件820(例如多路復用器)。選擇元件820交叉連接到采樣電路811，812。同步器850包括多個觸發(fā)器861，862和多個選擇元件870-872。
每個采樣電路采樣兩個進來的信號的邊沿以產(chǎn)生發(fā)送(XMIT)信號840和接收(RCV)信號841。這可以通過第一采樣電路811采樣CHCLK信號830和滯后MCLK信號831的上升沿來實現(xiàn)，以計算XMIT信號840的斷言部分。對CHCLK信號830和MCLK信號831的下降沿采樣可以被用來計算RCV信號841的解斷言部分。類似地，第二采樣電路812執(zhí)行MCLK信號831和滯后CLCLK信號832的邊沿采樣。
響應(yīng)解斷言的CSTATE值，轉(zhuǎn)換是從慢頻率(Fs)到與MCLK相關(guān)的中間頻率(Fm，這里Fm＞Fs)。對于本發(fā)明的這個實施方案而言，轉(zhuǎn)換可以通過用CLCLK832來定時圖形核心200以及同步器控制邏輯800用同步器850的觸發(fā)器861和862來控制數(shù)據(jù)鎖存來實現(xiàn)。第一觸發(fā)器861用CLCLK_832定時，第二觸發(fā)器862用MCLK_831定時。而且，XMIT信號840和RCV信號841通過選擇元件870-871控制數(shù)據(jù)從圖形核心200到存儲控制器225的傳播。
對于從快頻率(Ff)到存儲控制器頻率(Fm，這里Ff＞Fm)的轉(zhuǎn)換而言，轉(zhuǎn)換可以通過用CHCLK定時第一觸發(fā)器861和用MCLK_831定時第二觸發(fā)器862來實現(xiàn)。此外，XMIT控制信號840和RCV控制信號841通過選擇元件870和871控制數(shù)據(jù)從圖形核心200到存儲控制器225的傳播。旁路信號880控制選擇元件872以使數(shù)據(jù)能繞過第一觸發(fā)器861。
對于GMCH而言，使用多個時鐘域。時鐘域頻率對不同的界面是不同的，其中這些頻率間沒有好的比率。為了允許在不同頻率域運行的邏輯間的確定性傳遞，已經(jīng)開發(fā)了同步器邏輯710。多路復用器放在觸發(fā)器前面。同步器控制邏輯將采樣時鐘邊沿，并基于CLCLK和MCLK或CHCLK和MCLK之間的定時邊緣(timing margin)(排除設(shè)置時間)產(chǎn)生XMIT和RCV信號。同步器810然后將使用這些控制信號。當允許發(fā)送時，斷言XMIT信號，并且數(shù)據(jù)穿過多路復用器到達第二觸發(fā)器。同樣的情況應(yīng)用于接收側(cè)。
現(xiàn)在參考圖11，圖示了軟件模塊的示例性實施方案，所述軟件模塊保存在計算設(shè)備的機器可讀介質(zhì)900中，所述軟件模塊控制GMCH的頻率和電壓調(diào)節(jié)。可以配置多個軟件模塊905以根據(jù)多種事件改變頻率或電壓等級。
例如，第一軟件模塊910可以基于活動(例如繪制引擎的空閑率)增加或降低施加于圖形核心的繪制時鐘(CRCLK)頻率和電壓。第二軟件模塊915可以基于電池功率水平以及計算設(shè)備是否連接到AC電源口來改變頻率和電壓。降低繪制時鐘頻率來響應(yīng)減小了的功率水平，所述減小了的功率水平是針對計算設(shè)備的一個或多個電池所測得的。第三軟件模塊920可以基于在圍繞所述計算設(shè)備的邏輯的外殼內(nèi)測量的或在計算設(shè)備的某些硬件部件上測量的熱溫度，來改變頻率和電壓。降低繪制時鐘頻率來響應(yīng)這樣的熱讀數(shù)(thermal reading)，即所述讀數(shù)超出由用戶或制造商設(shè)定的預定熱限制。
如圖12中所示，圖示了軟件模塊905的示例性總操作，用于通過應(yīng)用于GMCH的頻率和電壓調(diào)節(jié)來進行功率保持。根據(jù)選擇的功率保持策略950，響應(yīng)事件955(例如活動/空閑率、功率或熱水平等等)，可以配置軟件905以改變施加于GMCH 140的頻率和電壓。所述改變是基于“限制”960(例如預選的閾值參數(shù))和“要求”965的。
在這里，對于本發(fā)明的某一實施方案而言，存在兩種控制計算設(shè)備操作行為的一般策略類型主動的(proactive)和反應(yīng)的(reactive)。主動的策略針對另一個采取一個策略。例如，如果用戶指示一種偏好，即相對性能的最長電池壽命，則軟件可以主動地降低功率(例如降低繪制時鐘頻率)，而不需從GMCH接收一個信號。反應(yīng)策略包括對事件的響應(yīng)，例如AC連接器的撤除以及平衡用戶偏好。
如圖13和14中所示，用戶通過由計算設(shè)備生成的圖形用戶界面1000可以設(shè)定這些策略。如圖13中所示，用戶可以基于計算設(shè)備是用電池操作還是接收AC電源來選擇不同策略1010。這些策略可以包括例如最大電池壽命1020、最高性能1030或偏向最大電池壽命或最高性能的自適應(yīng)策略1040。如圖14中所示，可以依據(jù)“反應(yīng)”策略條件1060和/或“主動”策略條件1070配置圖形用戶界面1050。
在本發(fā)明的一個實施方案中，基于被處理的要求以及要求中的趨勢來設(shè)計自適應(yīng)策略，以來進行操作中的轉(zhuǎn)換?；趯κ录?例如空閑率、要求、溫度)的瞬時測量值以及趨勢(例如與事件相關(guān)的當前數(shù)據(jù)樣本與一個或多個以前數(shù)據(jù)樣本一起的組合)或歷史平均可以計算所述“要求”。另外，自適應(yīng)策略可以包括進行轉(zhuǎn)換的成本計算(例如每瓦特功率獲取的每秒兆位數(shù)量)。
雖然根據(jù)幾個說明性實施方案已經(jīng)對本發(fā)明進行了描述，但這中描述不是想要被解釋為限制性的。這些說明性實施方案以及本發(fā)明其他實施方案的各種修改被視為落入附屬權(quán)利要求書的精神和范圍之內(nèi)。
權(quán)利要求
1.一種圖形存儲控制器中心，包括圖形核心；以及電路，改變提供給所述圖形核心的繪制時鐘信號頻率，所述電路監(jiān)視所述圖形核心的空閑狀態(tài)，如果所述空閑狀態(tài)超出確定的時間百分比，則降低所述繪制時鐘信號的頻率水平。
2.如權(quán)利要求1所述的圖形存儲控制器中心，其中所述電路包括耦合到所述圖形核心的核心鎖相環(huán)(PLL)電路，所述核心PLL電路提供所述繪制時鐘信號；以及控制所述核心PLL電路輸出的活動控制電路。
3.如權(quán)利要求2所述的圖形存儲控制器中心，還包括分頻器電路，提供時鐘信號給所述核心PLL電路，所述時鐘信號用來產(chǎn)生所述繪制時鐘信號。
4.如權(quán)利要求3所述的圖形存儲控制器中心，還包括顯示端口，所述顯示端口適合于從所述圖形核心接收輸出；以及鎖相環(huán)電路，給所述顯示端口提供時鐘信號。
5.如權(quán)利要求2所述的圖形存儲控制器中心，其中所述活動控制電路還包括活動指示器電路，所述活動指示器電路通過監(jiān)視所述圖形核心的數(shù)據(jù)處理活動來確定所述圖形核心的空閑狀態(tài)；以及狀態(tài)定序器，所述狀態(tài)定序器耦合到所述活動指示器電路和所述核心PLL電路，所述狀態(tài)定序器響應(yīng)由所述活動指示器電路做出的決定，信令調(diào)節(jié)所述繪制時鐘信號的頻率水平。
6.如權(quán)利要求5所述的圖形存儲控制器中心，其中所述活動指示器電路包括空閑檢測器，當多個單元中的每個單元空閑時所述空閑檢測器產(chǎn)生有效整體空閑(GIDLE)信號，所述多個單元包括以下單元中的至少兩個壓縮/解壓縮單元(MPEG_DONE)、三維繪制單元(3D_DONE)、二維繪制單元(BLT_DONE)和硬件組合單元(HB_DONE)。
7.如權(quán)利要求6所述的圖形存儲控制器中心，其中所述活動指示器電路還包括寄存器，所述寄存器具有至少一個唯一地對應(yīng)于多個單元中的每個單元的位，以便與多個單元中的所選單元有關(guān)的位的設(shè)定起到屏蔽的作用，使得所述所選單元相對所述空閑檢測器顯示為空閑。
8.如權(quán)利要求2所述的圖形存儲控制器中心，還包括時鐘發(fā)生器，所述時鐘發(fā)生器生成至少一個時鐘信號提供給所述核心PLL電路，所述繪制時鐘信號是基于所述時鐘信號的。
9.如權(quán)利要求5所述的圖形存儲控制器中心，其中所述活動控制電路還包括電壓調(diào)節(jié)器電路，所述電壓調(diào)節(jié)器電路耦合到所述活動指示器電路，所述電壓調(diào)節(jié)器電路調(diào)節(jié)供給所述圖形核心的電壓。
10.一種用于在內(nèi)部控制圖形存儲控制器中心計時頻率的電路，包括第一計數(shù)器，所述第一計數(shù)器在檢查所述圖形存儲控制器中心的空閑狀態(tài)之前，設(shè)定許多繪制時鐘信號周期；第二計數(shù)器，當所述圖形存儲控制器中心空閑時，所述第二計數(shù)器在每個繪制時鐘信號周期被遞增；減法器，所述減法器比較第二計數(shù)器的計數(shù)值和確定的閾值；以及頻率切換單元，如果所述計數(shù)值大于所述確定的閾值，則所述頻率切換單元調(diào)節(jié)所述繪制時鐘信號的頻率。
11.如權(quán)利要求10所述的電路，其中所述第一計數(shù)器是遞減計數(shù)器。
12.如權(quán)利要求11所述的電路，其中所述第二計數(shù)器是遞增計數(shù)器。
13.如權(quán)利要求10所述的電路，還包括空閑檢測器電路，所述空閑檢測器電路耦合到所述第二計數(shù)器的使能輸入端。
14.如權(quán)利要求10所述的電路，還包括多路復用器，所述多路復用器耦合到所述減法器的輸入端，所述多路復用器輸出快頻率閾值和慢頻率閾值中的一個。
15.如權(quán)利要求14所述的電路，其中所述多路復用器的輸出由所述電路的當前狀態(tài)(CSTATE)確定。
16.如權(quán)利要求10所述的電路，其中所述減法器的輸出是所述電路的理想狀態(tài)(DSTATE)。
17.如權(quán)利要求16所述的電路，其中如果CSTATE和DSTATE的異或(XOR)結(jié)果使信號被斷言，則所述頻率切換單元接收信號以改變繪制時鐘信號的頻率水平。
18.如權(quán)利要求17所述的電路，其中如果圖形核心的溫度水平超出確定的熱值，則所述頻率切換單元阻止改變繪制時鐘信號的頻率水平。
19.如權(quán)利要求18所述的電路，其中，即使當所述圖形核心的溫度水平超出所述確定的熱值時，所述頻率切換單元使所述繪制時鐘信號的所述頻率水平降低。
20.一種集成設(shè)備，包括圖形核心；以及電路，所述電路監(jiān)視與所述圖形核心操作行為有關(guān)聯(lián)的事件，并且一旦檢測到所述事件，就信令所述圖形核心，以對所述圖形核心的所述操作行為進行調(diào)節(jié)。
21.如權(quán)利要求20所述的集成設(shè)備，其中由所述電路監(jiān)視的事件是空閑百分比，所述空閑百分比與所述圖形核心進行的非數(shù)據(jù)處理活動的總運行時間有關(guān)。
22.如權(quán)利要求21所述的集成設(shè)備，其中所述電路包括時鐘源電路，所述時鐘源電路耦合到所述圖形核心，所述時鐘源電路給所述圖形核心提供繪制時鐘信號；以及活動控制電路，如果空閑狀態(tài)超出預定時間百分比，則所述活動控制電路降低供給所述圖形核心的所述繪制時鐘信號的頻率水平。
23.如權(quán)利要求22所述的集成設(shè)備，其中如果空閑百分比降到所選閾值之下，則所述活動控制電路增加繪制時鐘信號的頻率水平。
24.如權(quán)利要求20所述的集成設(shè)備，其中由所述電路監(jiān)視的事件包括時鐘速度比。
25.如權(quán)利要求20所述的集成設(shè)備，其中由所述電路監(jiān)視的事件包括時鐘調(diào)節(jié)百分比。
26.如權(quán)利要求20所述的集成設(shè)備，其中所述操作行為是施加于所述圖形核心的電壓水平。
27.一種計算設(shè)備，包括處理器；以及圖形存儲控制器中心，所述圖形存儲控制器中心耦合到所述處理器，所述圖形存儲控制器中心包括圖形核心和電路，以改變繪制時鐘信號的頻率和供給所述圖形核心的電壓，如果已經(jīng)超出一個測得的圖形核心空閑狀態(tài)，則所述電路降低所述繪制時鐘信號的頻率水平。
28.如權(quán)利要求27所述的計算設(shè)備，其中所述圖形存儲控制器中心的電路包括活動指示器電路，所述活動指示器電路通過監(jiān)視所述圖形核心進行的數(shù)據(jù)處理活動來確定空閑狀態(tài)；以及狀態(tài)定序器，所述狀態(tài)定序器耦合到所述活動指示器電路，所述狀態(tài)定序器基于由所述活動指示器電路確定的空閑狀態(tài)的量，信令調(diào)節(jié)所述繪制時鐘信號的頻率水平的。
29.如權(quán)利要求28所述的計算設(shè)備，其中所述活動指示器電路包括空閑檢測器，當多個單元中的每個單元空閑時所述空閑檢測器生成有效整體空閑(GIDLE)信號，所述多個單元包括以下單元中的至少兩個壓縮/解壓縮單元(MPEG_DONE)、三維繪制單元(3D_DONE)、二維繪制單元(BLT_DONE)和硬件組合單元(HB_DONE)。
全文摘要
在本發(fā)明的一個實施方案中，描述了使用一種機制的集成設(shè)備，所述機制通過對從時鐘發(fā)生器(120)接收的時鐘信號的電壓和頻率調(diào)節(jié)來控制圖形存儲控制器中心(GMCH)(140)的功耗。GMCH(140)包括圖形核心(200)和電路(235)，以改變操作行為，例如供給所述圖形核心(200)的繪制時鐘信號頻率(270)。所述電路(235)適合于監(jiān)視圖形核心(200)的空閑狀態(tài)，如果空閑狀態(tài)超出確定的時間百分比，則降低繪制時鐘信號(270)的頻率水平。
文檔編號G06F1/04GK1666166SQ03816213
公開日2005年9月7日 申請日期2003年4月2日 優(yōu)先權(quán)日2002年5月9日
發(fā)明者崔穎, 埃里克·薩姆森, 阿里爾·貝爾科維茨, 阿迪特亞·納維爾, 戴維·懷亞特, 萊斯利·克萊因, 約瑟夫·曾, 馬克·布萊克, 戴維·波伊斯納, 小威廉·史蒂文斯, 維賈·薩爾-德賽 申請人:英特爾公司