專利名稱：用于產(chǎn)生隨機(jī)數(shù)的鎖存電子電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來(lái)說(shuō)涉及物理隨機(jī)數(shù)發(fā)生器(即，一種通過(guò)以不可確定的方式操作裝置的一個(gè)或多個(gè)元件而產(chǎn)生表示數(shù)字的一位或多位的裝置)。本發(fā)明特別涉及便于把物理隨機(jī)數(shù)發(fā)生器結(jié)合在各種類型的電子裝置內(nèi)的物理隨機(jī)數(shù)發(fā)生器的工作效率。


圖1說(shuō)明通過(guò)雙穩(wěn)態(tài)鎖存器的一個(gè)或多個(gè)輸入激發(fā)雙穩(wěn)態(tài)鎖存器的亞穩(wěn)態(tài)的一種可能的方法。當(dāng)雙穩(wěn)態(tài)鎖存器的每個(gè)輸入的電壓電平等于或超過(guò)某個(gè)高邏輯電壓電平VHL時(shí)，能以高度確定性來(lái)預(yù)先確定雙穩(wěn)態(tài)鎖存器的每個(gè)輸出(即，穩(wěn)態(tài))。類似地，當(dāng)雙穩(wěn)態(tài)鎖存器的每個(gè)輸入的電壓電平等于或低于某個(gè)低邏輯電壓電平VLL時(shí)，同樣也能以高度確定性來(lái)預(yù)先確定雙穩(wěn)態(tài)鎖存器的每個(gè)輸出。相反，當(dāng)雙穩(wěn)態(tài)鎖存器的任何輸入的電壓電平在高邏輯電壓電平VHL和低邏輯電壓電平VLL之間(即，一個(gè)不確定范圍)時(shí)，雙穩(wěn)態(tài)鎖存器的每個(gè)輸出無(wú)法以任何確定性程度來(lái)預(yù)先確定(即，亞穩(wěn)態(tài))。
本發(fā)明激發(fā)雙穩(wěn)態(tài)鎖存器的亞穩(wěn)態(tài)作為物理隨機(jī)數(shù)發(fā)生器的基礎(chǔ)。本發(fā)明的不同方面是新穎的、非顯而易見(jiàn)的，并提供了各種各樣的優(yōu)點(diǎn)。雖然這里包含的本發(fā)明的實(shí)質(zhì)只能參照所附權(quán)利要求來(lái)確定，但是下面還是簡(jiǎn)要描述了作為這里公開(kāi)的實(shí)施例的特點(diǎn)的一些特征。
本發(fā)明的一種形式是包括電壓源、時(shí)鐘和雙穩(wěn)態(tài)鎖存器的物理隨機(jī)數(shù)發(fā)生器。電壓源用來(lái)提供一個(gè)或多個(gè)用于將雙穩(wěn)態(tài)鎖存器激發(fā)到亞穩(wěn)態(tài)的電壓輸入信號(hào)。時(shí)鐘用來(lái)提供用于觸發(fā)雙穩(wěn)態(tài)鎖存器的時(shí)鐘信號(hào)。雙穩(wěn)態(tài)鎖存器用來(lái)鎖存隨機(jī)數(shù)位以響應(yīng)時(shí)鐘信號(hào)對(duì)雙穩(wěn)態(tài)鎖存器的觸發(fā)，隨機(jī)數(shù)位隨電壓輸入信號(hào)將雙穩(wěn)態(tài)鎖存器激發(fā)到亞穩(wěn)態(tài)的操作而定。
通過(guò)結(jié)合附圖閱讀目前優(yōu)選實(shí)施例的以下詳細(xì)描述，本發(fā)明的前述形式及其它形式、特征和優(yōu)點(diǎn)將變得更加明顯。詳細(xì)描述和附圖只是說(shuō)明本發(fā)明，而不是限定，本發(fā)明的范圍由所附權(quán)利要求及其等效物來(lái)確定。
圖1說(shuō)明用于激發(fā)雙穩(wěn)態(tài)鎖存器的亞穩(wěn)態(tài)的數(shù)據(jù)電壓范圍的圖解；圖2說(shuō)明按照本發(fā)明的物理隨機(jī)數(shù)發(fā)生器的基本實(shí)施例的框圖；圖3說(shuō)明按照本發(fā)明的物理隨機(jī)數(shù)發(fā)生器的第一實(shí)施例的示意圖；圖4說(shuō)明按照本發(fā)明的物理隨機(jī)數(shù)發(fā)生器的第二實(shí)施例的示意圖；圖5說(shuō)明按照本發(fā)明的物理隨機(jī)數(shù)發(fā)生器的第三實(shí)施例的示意圖；圖6說(shuō)明按照本發(fā)明的物理隨機(jī)數(shù)發(fā)生器的第四實(shí)施例的示意圖；圖7說(shuō)明按照本發(fā)明的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)的基本實(shí)施例的框圖；圖2說(shuō)明一種包括常規(guī)電壓源20、常規(guī)時(shí)鐘30和常規(guī)雙穩(wěn)態(tài)鎖存器40的物理隨機(jī)數(shù)發(fā)生器10(下文中稱“PRNG 10”)。電壓源20提供具有用于將雙穩(wěn)態(tài)鎖存器40激發(fā)到亞穩(wěn)態(tài)的邏輯電壓電平的電壓輸入信號(hào)VIN。時(shí)鐘30提供用于觸發(fā)雙穩(wěn)態(tài)鎖存器40(即，邊沿觸發(fā)或電平觸發(fā))的時(shí)鐘信號(hào)CS。在每次時(shí)鐘信號(hào)CS觸發(fā)雙穩(wěn)態(tài)鎖存器40時(shí)，雙穩(wěn)態(tài)鎖存器40鎖存隨電壓源20提供的電壓輸入信號(hào)VIN所激發(fā)的亞穩(wěn)態(tài)而變的隨機(jī)數(shù)位RNB?；蛘?，當(dāng)被觸發(fā)時(shí)，雙穩(wěn)態(tài)鎖存器40能鎖存隨電壓源20提供的多個(gè)電壓輸入信號(hào)VIN所激發(fā)的亞穩(wěn)態(tài)而變的隨機(jī)數(shù)位RNB。
隨機(jī)數(shù)位RNB的邏輯電壓電平是‘0’(即，如圖1所示的低邏輯電壓電平VLL)或‘1’(即，如圖1所示的高邏輯電壓電平VHL)的隨機(jī)性是基于雙穩(wěn)態(tài)鎖存器40的內(nèi)部噪聲(例如，熱噪聲、結(jié)噪聲、散粒噪聲或本領(lǐng)域中公知的其它類型的噪聲)。雙穩(wěn)態(tài)鎖存器40的這種亞穩(wěn)表現(xiàn)是由邏輯電壓電平處于雙穩(wěn)態(tài)鎖存器40的不確定范圍內(nèi)的電壓輸入信號(hào)VIN所激發(fā)的，例如圖1所示的不確定邏輯電壓電平VIL。電壓輸入信號(hào)VIN的邏輯電壓電平最好在雙穩(wěn)態(tài)鎖存器40的不確定范圍的中值附近。當(dāng)觸發(fā)雙穩(wěn)態(tài)鎖存器40時(shí)，雙穩(wěn)態(tài)鎖存器40的亞穩(wěn)態(tài)起作用，從而以某個(gè)邏輯電壓電平來(lái)鎖存隨機(jī)數(shù)位RNB，該邏輯電壓電平反映了電壓輸入信號(hào)VIN的邏輯電壓電平被雙穩(wěn)態(tài)鎖存器40看作等于低邏輯電壓電平VLL還是等于高邏輯電壓電平VHL。
按照本發(fā)明的電壓源20、時(shí)鐘30和雙穩(wěn)態(tài)鎖存器40的配置數(shù)目是沒(méi)有限制的。另外，由電壓源20向雙穩(wěn)態(tài)鎖存器40傳送電壓輸入信號(hào)VIN以及由時(shí)鐘30向雙穩(wěn)態(tài)鎖存器40傳送時(shí)鐘信號(hào)CS可以用許多方式實(shí)現(xiàn)(例如，電、光、聲和/或磁方式)。按照本發(fā)明的PRNG10的實(shí)施例數(shù)目本質(zhì)上是無(wú)限的。
圖3-6說(shuō)明的PRNG 10的四個(gè)實(shí)施例的下列描述以針對(duì)電壓源20和雙穩(wěn)態(tài)鎖存器40的共同溫度相關(guān)性的操作說(shuō)明為前提。這種共同溫度相關(guān)性可以通過(guò)采用在同一芯片上的電壓源20和雙穩(wěn)態(tài)鎖存器40的標(biāo)準(zhǔn)庫(kù)單元來(lái)很好地實(shí)現(xiàn)。此外，電壓源20和雙穩(wěn)態(tài)鎖存器40之間的短電耦合防止了非隨機(jī)信號(hào)影響雙穩(wěn)態(tài)鎖存器40的隨機(jī)行為。這種短電耦合還可以通過(guò)采用在同一芯片上的電壓源20和雙穩(wěn)態(tài)鎖存器40來(lái)實(shí)現(xiàn)。
圖3說(shuō)明作為PRNG 10(圖1)的一個(gè)實(shí)施例的物理隨機(jī)數(shù)發(fā)生器11(下面稱為“PRNG 11”)。PRNG 11包括雙穩(wěn)態(tài)鎖存器，其形式為D型觸發(fā)器41(下面稱為“觸發(fā)器41”)，它具有通過(guò)配置為分壓器的電阻R1和電阻R2的形式與電壓源電耦合的數(shù)據(jù)輸入端D。觸發(fā)器41還有與所示時(shí)鐘30電耦合的時(shí)鐘輸入端。電阻R1和R2與電源電壓VSS電耦合，從而產(chǎn)生電壓輸入信號(hào)VIN。選擇電阻R1和R2的電阻值以產(chǎn)生具有用于將觸發(fā)器41激發(fā)到亞穩(wěn)態(tài)的邏輯電壓電平的電壓輸入信號(hào)VIN。當(dāng)每次時(shí)鐘信號(hào)CS觸發(fā)該觸發(fā)器41時(shí)，觸發(fā)器41在數(shù)據(jù)輸出端Q鎖存隨機(jī)數(shù)位RNB，它隨電壓輸入信號(hào)VIN激發(fā)的亞穩(wěn)態(tài)而變。在PRNG 11的一個(gè)備選實(shí)施例中，可以采用JK觸發(fā)器來(lái)代替觸發(fā)器41。
圖4說(shuō)明作為PRNG 10(圖1)的另一個(gè)實(shí)施例的物理隨機(jī)數(shù)發(fā)生器12(下面稱為“PRNG 12”)。PRNG 12包括具有以電容器C的形式與電壓源電耦合的數(shù)據(jù)輸入端D的觸發(fā)器41，電容器通過(guò)常規(guī)的脈沖發(fā)生器21和三態(tài)門(mén)22以高開(kāi)關(guān)頻率來(lái)充電和放電。電容器C的高頻充電和放電產(chǎn)生具有用于將觸發(fā)器41激發(fā)到亞穩(wěn)態(tài)的邏輯電壓電平的電壓輸入信號(hào)VIN。當(dāng)每次時(shí)鐘信號(hào)CS觸發(fā)該觸發(fā)器41時(shí)，觸發(fā)器41在數(shù)據(jù)輸出端Q鎖存隨機(jī)數(shù)位RNB，它隨電壓輸入信號(hào)VIN激發(fā)的亞穩(wěn)態(tài)而變。在PRNG 12的一個(gè)備選實(shí)施例中，可以采用JK觸發(fā)器來(lái)代替觸發(fā)器41。
圖5說(shuō)明作為PRNG 10(圖1)的另一個(gè)實(shí)施例的物理隨機(jī)數(shù)發(fā)生器13(下面稱為“PRNG 13”)。PRNG 13包括觸發(fā)器41，它的數(shù)據(jù)輸入端D以CMOS晶體管T1和CMOS晶體管T2的形式與電壓源電耦合，用于產(chǎn)生具有用于將觸發(fā)器41激發(fā)到亞穩(wěn)態(tài)的邏輯電壓電平的電壓輸入信號(hào)VIN。當(dāng)每次時(shí)鐘信號(hào)CS觸發(fā)該觸發(fā)器41時(shí)，觸發(fā)器41在數(shù)據(jù)輸出端Q鎖存隨電壓輸入信號(hào)VIN激發(fā)的亞穩(wěn)態(tài)而變的隨機(jī)數(shù)位RNB。在PRNG 13的一個(gè)備選實(shí)施例中，可以采用JK觸發(fā)器來(lái)代替觸發(fā)器41。
圖6說(shuō)明作為PRNG 10(圖1)的另一個(gè)實(shí)施例的物理隨機(jī)數(shù)發(fā)生器14(下面稱為“PRNG 14”)。PRNG 14包括觸發(fā)器41，它的數(shù)據(jù)輸入端D與“與非”門(mén)26電耦合，用于向觸發(fā)器41提供電壓輸入信號(hào)VIN?！芭c非”門(mén)25的至少一個(gè)輸入端與“與非”門(mén)25的輸出端電耦合以提供負(fù)DC反饋，由此電壓輸入信號(hào)VIN具有用于將觸發(fā)器41激發(fā)到亞穩(wěn)態(tài)的邏輯電壓電平。當(dāng)每次時(shí)鐘信號(hào)CS觸發(fā)該觸發(fā)器41時(shí)，觸發(fā)器41在數(shù)據(jù)輸出端Q鎖存隨電壓輸入信號(hào)VIN激發(fā)的亞穩(wěn)態(tài)而變的隨機(jī)數(shù)位RNB。在PRNG 11的一個(gè)備選實(shí)施例中，可以采用JK觸發(fā)器來(lái)代替觸發(fā)器41，并且可以采用其它邏輯電路配置來(lái)代替“與非”門(mén)25。
參照?qǐng)D3-6，在一個(gè)實(shí)施例中，時(shí)鐘信號(hào)CS以得到與觸發(fā)器41的適當(dāng)觸發(fā)相關(guān)聯(lián)的建立時(shí)間和保持時(shí)間的方式提供給觸發(fā)器41b，這在本領(lǐng)域中是公知的。為了強(qiáng)化由電壓輸入信號(hào)VIN激發(fā)的雙穩(wěn)態(tài)鎖存器(40)的亞穩(wěn)態(tài)，時(shí)鐘信號(hào)CS也可以采取破壞觸發(fā)器41的建立時(shí)間和/或保持時(shí)間的方式提供給觸發(fā)器41，和/或也可以提供時(shí)鐘信號(hào)CS以影響電壓輸入信號(hào)VIN，例如，通過(guò)電源電壓的串?dāng)_或負(fù)載變化。
實(shí)際上，具有精確匹配的溫度和電源電壓相關(guān)性的PRNG 10(圖1)即使實(shí)現(xiàn)過(guò)，也是很少實(shí)現(xiàn)的。PRNG 10的制造公差可能不均衡，由此PRNG 10可能產(chǎn)生隨機(jī)數(shù)位為‘0’的情況比產(chǎn)生隨機(jī)數(shù)位為‘1’的情況明顯多一些，反之亦然。圖7說(shuō)明采用多個(gè)與邏輯電路51(例如，多輸入“異或”門(mén))電耦合、從而向邏輯電路51提供多個(gè)隨機(jī)數(shù)位RNB1-RNBX的PRNG 101-10X的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)50。對(duì)此作出響應(yīng)，邏輯電路51將提供系統(tǒng)隨機(jī)數(shù)位SRNB，它對(duì)產(chǎn)生作為常數(shù)位流的相應(yīng)隨機(jī)數(shù)位RNB1-RNBX的多個(gè)PRNG 101-10X中的任一個(gè)都非常不敏感。只要PRNG 101-10X中的任一個(gè)產(chǎn)生隨機(jī)數(shù)位，所得的系統(tǒng)隨機(jī)數(shù)位SRNB也將是隨機(jī)的。在VLSI芯片上，集成數(shù)百個(gè)稍有差別的PRNG 10X是可行的，所得的位流將非常不可預(yù)測(cè)。
從PRNG 10-13和系統(tǒng)50的描述中，本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到本發(fā)明的各種益處。本發(fā)明的一個(gè)好處就是促進(jìn)了小功率、相對(duì)便宜的物理隨機(jī)噪聲發(fā)生器的輕易實(shí)現(xiàn)。
雖然這里公開(kāi)的本發(fā)明的實(shí)施例目前被認(rèn)為是優(yōu)選的，但只要不背離本發(fā)明的本質(zhì)和范圍，可以作出各種變更和修改。本發(fā)明的范圍在所附權(quán)利要求中指出，在等效含義和范圍內(nèi)的所有變化都應(yīng)當(dāng)包含在其中。
權(quán)利要求
1.一種物理隨機(jī)數(shù)發(fā)生器，包括雙穩(wěn)態(tài)鎖存器；可用來(lái)提供一個(gè)或多個(gè)用于將所述雙穩(wěn)態(tài)鎖存器激發(fā)到亞穩(wěn)態(tài)的電壓輸入信號(hào)的電壓源；以及可用來(lái)提供用于觸發(fā)所述雙穩(wěn)態(tài)鎖存器的時(shí)鐘信號(hào)的時(shí)鐘，其中所述雙穩(wěn)態(tài)鎖存器可用來(lái)響應(yīng)時(shí)鐘信號(hào)對(duì)所述雙穩(wěn)態(tài)鎖存器的觸發(fā)而鎖存隨機(jī)數(shù)位，所述隨機(jī)數(shù)位是隨一個(gè)或多個(gè)電壓輸入信號(hào)將所述雙穩(wěn)態(tài)鎖存器激發(fā)到亞穩(wěn)態(tài)的操作而變的。
2.如權(quán)利要求1所述的物理隨機(jī)數(shù)發(fā)生器，其中時(shí)鐘信號(hào)強(qiáng)化了所述雙穩(wěn)態(tài)鎖存器的亞穩(wěn)態(tài)。
3.如權(quán)利要求1所述的物理隨機(jī)數(shù)發(fā)生器，其中所述雙穩(wěn)態(tài)鎖存器是觸發(fā)器，它包括用于接收第一電壓輸入信號(hào)的數(shù)據(jù)輸入端，以及用于接收時(shí)鐘信號(hào)的時(shí)鐘輸入端。
4.如權(quán)利要求1所述的物理隨機(jī)數(shù)發(fā)生器，其中所述電壓源包括用于產(chǎn)生第一電壓輸入信號(hào)的裝置。
5.如權(quán)利要求1所述的物理隨機(jī)數(shù)發(fā)生器，其中所述電壓源包括可用來(lái)產(chǎn)生第一電壓輸入信號(hào)的分壓器。
6.如權(quán)利要求1所述的物理隨機(jī)數(shù)發(fā)生器，其中所述電壓源包括可用來(lái)產(chǎn)生第一電壓輸入信號(hào)的電容器。
7.如權(quán)利要求6所述的物理隨機(jī)數(shù)發(fā)生器，其中所述電壓源還包括用于將所述電容器充電和放電的裝置。
8.如權(quán)利要求1所述的物理隨機(jī)數(shù)發(fā)生器，其中所述電壓源包括可用來(lái)產(chǎn)生第一電壓輸入信號(hào)的一對(duì)CMOS晶體管。
9.如權(quán)利要求1所述的物理隨機(jī)數(shù)發(fā)生器，其中所述電壓源包括可用來(lái)產(chǎn)生第一電壓輸入信號(hào)的“與非”門(mén)。
10.一種物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)，包括可用來(lái)提供多個(gè)隨機(jī)數(shù)位的多個(gè)隨機(jī)數(shù)發(fā)生器；可用來(lái)響應(yīng)多個(gè)隨機(jī)數(shù)位的接收而提供系統(tǒng)隨機(jī)數(shù)位的邏輯電路；以及其中第一隨機(jī)數(shù)發(fā)生器包括雙穩(wěn)態(tài)鎖存器，可用來(lái)提供一個(gè)或多個(gè)用于將所述雙穩(wěn)態(tài)鎖存器激發(fā)到亞穩(wěn)態(tài)的電壓輸入信號(hào)的電壓源，以及可用來(lái)提供用于觸發(fā)所述雙穩(wěn)態(tài)鎖存器的時(shí)鐘信號(hào)的時(shí)鐘，其中所述雙穩(wěn)態(tài)鎖存器可用來(lái)響應(yīng)時(shí)鐘信號(hào)對(duì)雙穩(wěn)態(tài)鎖存器的觸發(fā)而鎖存第一隨機(jī)數(shù)位，所述隨機(jī)數(shù)位隨一個(gè)或多個(gè)電壓輸入信號(hào)將所述雙穩(wěn)態(tài)鎖存器激發(fā)到亞穩(wěn)態(tài)的操作而變。
11.如權(quán)利要求10所述的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)，其中時(shí)鐘信號(hào)強(qiáng)化了所述雙穩(wěn)態(tài)鎖存器的亞穩(wěn)態(tài)。
12.如權(quán)利要求10所述的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)，其中所述雙穩(wěn)態(tài)鎖存器是觸發(fā)器，它包括用于接收第一電壓輸入信號(hào)的數(shù)據(jù)輸入端，以及用于接收時(shí)鐘信號(hào)的時(shí)鐘輸入端。
13.如權(quán)利要求10所述的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)，其中所述電壓源包括用于產(chǎn)生第一電壓輸入信號(hào)的裝置。
14.如權(quán)利要求10所述的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)，其中所述電壓源包括可用來(lái)產(chǎn)生第一電壓輸入信號(hào)的分壓器。
15.如權(quán)利要求10所述的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)，其中所述電壓源包括可用來(lái)產(chǎn)生第一電壓輸入信號(hào)的電容器。
16.如權(quán)利要求15所述的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)，其中所述電壓源還包括用于將所述電容器充電和放電的裝置。
17.如權(quán)利要求10所述的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)，其中所述電壓源包括可用來(lái)產(chǎn)生第一電壓輸入信號(hào)的一對(duì)CMOS晶體管。
18.如權(quán)利要求10所述的物理隨機(jī)數(shù)產(chǎn)生系統(tǒng)，其中所述電壓源包括可用來(lái)產(chǎn)生第一電壓輸入信號(hào)的“與非”門(mén)。
19.一種操作物理隨機(jī)數(shù)發(fā)生器的雙穩(wěn)態(tài)鎖存器的方法，所述方法包括接收一個(gè)或多個(gè)用于將雙穩(wěn)態(tài)鎖存器激發(fā)到亞穩(wěn)態(tài)的電壓輸入信號(hào)；接收用于觸發(fā)雙穩(wěn)態(tài)鎖存器的時(shí)鐘信號(hào)；以及響應(yīng)雙穩(wěn)態(tài)鎖存器的觸發(fā)而鎖存隨機(jī)數(shù)位，所述隨機(jī)數(shù)位隨一個(gè)或多個(gè)電壓輸入信號(hào)將雙穩(wěn)態(tài)鎖存器激發(fā)到亞穩(wěn)態(tài)的操作而變。
20.如權(quán)利要求19所述的方法，還包括向邏輯電路提供所述隨機(jī)數(shù)位，從而產(chǎn)生作為所述隨機(jī)數(shù)位的函數(shù)的系統(tǒng)隨機(jī)數(shù)位。
全文摘要
一種物理隨機(jī)數(shù)發(fā)生器具有用來(lái)響應(yīng)一個(gè)或多個(gè)電壓輸入信號(hào)和時(shí)鐘信號(hào)的接收而產(chǎn)生隨機(jī)數(shù)位的雙穩(wěn)態(tài)鎖存器。電壓源提供用于將雙穩(wěn)態(tài)鎖存器激發(fā)到亞穩(wěn)態(tài)的一個(gè)或多個(gè)電壓輸入信號(hào)。時(shí)鐘提供用于觸發(fā)雙穩(wěn)態(tài)鎖存器的時(shí)鐘信號(hào)。雙穩(wěn)態(tài)鎖存器當(dāng)被觸發(fā)時(shí)，鎖存隨所述一個(gè)或多個(gè)電壓輸入信號(hào)激發(fā)的亞穩(wěn)態(tài)而變的隨機(jī)數(shù)位。
文檔編號(hào)G06F1/02GK1672126SQ03817549
公開(kāi)日2005年9月21日 申請(qǐng)日期2003年7月14日 優(yōu)先權(quán)日2002年7月25日
發(fā)明者L·哈斯 申請(qǐng)人:皇家飛利浦電子股份有限公司