專利名稱：基于延遲預(yù)報(bào)的自適應(yīng)數(shù)據(jù)處理方案的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種方法和數(shù)據(jù)處理電路，用于處理輸入數(shù)據(jù)圖形并在處理延遲之后輸出數(shù)據(jù)圖形，延遲取決于所述數(shù)據(jù)處理電路的處理動(dòng)作。
在應(yīng)用的領(lǐng)域引入集成系統(tǒng)是為了承擔(dān)全面的控制功能。一般來說，程序之間牢固的動(dòng)態(tài)耦合需要特殊控制。即使單獨(dú)的程序是穩(wěn)定的，耦合的程序也不一定。因此必須要確定系統(tǒng)結(jié)構(gòu)之間的關(guān)系和控制性能才能確保可靠運(yùn)行，盡量減少性能退化并優(yōu)化電源。
為了在現(xiàn)有集成系統(tǒng)中降低能耗，一種非常有效的方式是以某種方式推測(cè)該系統(tǒng)的現(xiàn)有動(dòng)作，以便動(dòng)態(tài)適應(yīng)諸如電源和頻率要求的運(yùn)行條件。由此可以僅僅為系統(tǒng)提供所需的電力，即在高級(jí)動(dòng)作時(shí)多提供電能而在低級(jí)動(dòng)作時(shí)少提供電能。
在流水線系統(tǒng)中必須選擇時(shí)鐘信號(hào)的頻率，使各級(jí)流水線處理結(jié)構(gòu)有足夠的時(shí)間在各種工作條件和各種輸入圖形下準(zhǔn)確完成其運(yùn)行。然而眾所周知，一個(gè)通用流水線級(jí)會(huì)根據(jù)當(dāng)前輸入圖形延遲產(chǎn)生其輸出。因此，適用于同步系統(tǒng)的標(biāo)準(zhǔn)流水線策略難以對(duì)其性能進(jìn)行開發(fā)。
本發(fā)明的目的是提供一種改進(jìn)的數(shù)據(jù)處理電路和處理控制方法，利用它可以使集成系統(tǒng)的各種運(yùn)行條件動(dòng)態(tài)適應(yīng)當(dāng)前的系統(tǒng)動(dòng)作。
這一目的是用權(quán)利要求1的數(shù)據(jù)處理電路和權(quán)利要求12的處理控制方法來實(shí)現(xiàn)的。
為此要根據(jù)輸入數(shù)據(jù)圖形對(duì)處理延遲進(jìn)行估算，獲得有關(guān)系統(tǒng)動(dòng)作的信息。每當(dāng)接收到新的輸入圖形，在一定延遲后就會(huì)產(chǎn)生輸出圖形。這一延遲取決于新輸入圖形帶來或引起的處理動(dòng)作。由此可以斷定，造成最大延遲的輸入圖形很可能在模塊內(nèi)部產(chǎn)生最大的動(dòng)作。然后可以用估算的動(dòng)作來優(yōu)化集成系統(tǒng)的電源，時(shí)鐘頻率等等的運(yùn)行條件或參數(shù)。
為此提供了一種能適應(yīng)現(xiàn)有系統(tǒng)設(shè)計(jì)的簡(jiǎn)單技術(shù)，可以按不同規(guī)模的系統(tǒng)定制，相對(duì)于各種系統(tǒng)參數(shù)提高系統(tǒng)性能。
另外，由于簡(jiǎn)易的估算能夠在任何標(biāo)準(zhǔn)設(shè)計(jì)的頂層實(shí)現(xiàn)，能夠?qū)崿F(xiàn)與標(biāo)準(zhǔn)工具和標(biāo)準(zhǔn)設(shè)計(jì)技術(shù)的兼容。
估算手段可以包括用來存儲(chǔ)估算處理延遲的查詢表。估算手段也可以包括用輸入數(shù)據(jù)圖形編程的可編程延遲線。在第一種情況下，可以用輸入數(shù)據(jù)圖形對(duì)查詢表尋址來輸出估算的處理延遲。在后一種情況下，可以在估算的處理延遲期滿后用可編程延遲線自適應(yīng)產(chǎn)生一個(gè)輸出信號(hào)。
估算手段能夠根據(jù)輸入數(shù)據(jù)圖形的順序自適應(yīng)估算處理延遲。這樣就能預(yù)報(bào)出動(dòng)作及其進(jìn)展。
控制裝置可以用來從估算的延遲推導(dǎo)出處理動(dòng)作，并且根據(jù)推導(dǎo)的處理動(dòng)作控制數(shù)據(jù)處理電路的電源。這樣就能使電源動(dòng)態(tài)適應(yīng)系統(tǒng)的運(yùn)行條件。
作為其它運(yùn)行參數(shù)或條件的一個(gè)例子，控制裝置可以根據(jù)估算的處理延遲自適應(yīng)控制數(shù)據(jù)處理電路的時(shí)鐘供給。這樣就能根據(jù)各級(jí)的處理延遲有選擇地選通流水線結(jié)構(gòu)中各級(jí)的時(shí)鐘供給。在各種工作條件和各種輸入圖形下使得各流水線級(jí)有足夠的時(shí)間完全正確地完成其運(yùn)行。特別是，如果前級(jí)產(chǎn)生一無效輸出信號(hào)并且后級(jí)存儲(chǔ)了該輸出信號(hào)，控制裝置還能禁止選通(un-gate)時(shí)鐘供給。可以用時(shí)鐘信號(hào)的周期數(shù)代表估算的處理延遲。
以下要參照附圖根據(jù)最佳實(shí)施例詳盡地描述本發(fā)明，在附圖中

圖1表示按照第一優(yōu)選實(shí)施例的數(shù)據(jù)處理方案的示意性框圖；圖2表示采用第一優(yōu)選實(shí)施例提出的處理方案的一例反饋控制環(huán)；圖3表示一種標(biāo)準(zhǔn)流水線方案的示意性框圖；圖4表示按照第二優(yōu)選實(shí)施例的一種流水線方案的示意性框圖；以及圖5表示按照第二優(yōu)選實(shí)施例提出的流水線方案中典型一級(jí)的更為具體的示意圖。
以下要根據(jù)圖1中所示的處理方案描述第一最佳實(shí)施例。
按照?qǐng)D1，將一個(gè)輸入數(shù)據(jù)圖形，，i[i-1]“提供給通用邏輯模塊20。每當(dāng)通用邏輯模塊20接收到一個(gè)輸入數(shù)據(jù)圖形，，i[i-1]“，在經(jīng)過一定延遲后就會(huì)產(chǎn)生一新的輸出圖形，，o[i-1]“。通用邏輯模塊20可以是根據(jù)所提供的輸入數(shù)據(jù)圖形產(chǎn)生一個(gè)輸出數(shù)據(jù)圖形的任何類型的數(shù)據(jù)處理器件或電路。
按照第一優(yōu)選實(shí)施例，用一個(gè)可編程存儲(chǔ)器件例如是查詢表30根據(jù)輸入數(shù)據(jù)圖形，，i[i-1]“估算通用邏輯模塊20的處理延遲，在表中存儲(chǔ)了通用邏輯模塊20的估算處理延遲。在設(shè)計(jì)邏輯電路時(shí)可以根據(jù)模擬控制下的通用邏輯模塊20來產(chǎn)生帶估算延遲的查詢表30。這樣的輸入數(shù)據(jù)圖形，，i[i-1]“還被提供給查詢表30，以便對(duì)查詢表30尋址，輸出一相應(yīng)的延遲值，，ai[i-1]“，或是根據(jù)延遲值，，a[i-1]“輸出一相應(yīng)的動(dòng)作值。該處理方案還包括一鎖存器或寄存器10，用來響應(yīng)提供給寄存器10的時(shí)鐘輸入的時(shí)鐘信號(hào)，，clk“存儲(chǔ)一新的輸入數(shù)據(jù)圖形，，i[i]“。這樣就能在前一輸入數(shù)據(jù)圖形，，i[i-1]“的處理延遲過程中存儲(chǔ)新的輸入數(shù)據(jù)圖形，，i[i]“。
作為上述處理電路100的一種變形，下一新的輸入數(shù)據(jù)圖形，，i[i]“可以用來對(duì)查詢表30尋址，從而產(chǎn)生新的延遲值，，a[i-1]“。在這種情況下，延遲值，，a[i-1]“對(duì)應(yīng)著在通用邏輯模塊20上處理下一輸入數(shù)據(jù)圖形，，i[i]“的延遲預(yù)報(bào)。
作為另一種變形，可以用根據(jù)當(dāng)前或下一輸入數(shù)據(jù)圖形編程的一個(gè)可編程延遲線替代查詢表30，在對(duì)應(yīng)著通用邏輯模塊20的處理延遲的估算延遲值的預(yù)定延遲后輸出一個(gè)信號(hào)。
這樣就能使處理電路100自適應(yīng)提供一個(gè)額外輸出的延遲值，，a[i-1]“，根據(jù)延遲預(yù)報(bào)來執(zhí)行動(dòng)作監(jiān)測(cè)。
圖2表示采用上述處理電路100的一例反饋控制環(huán)。按照?qǐng)D2，設(shè)置在反饋環(huán)內(nèi)的電源控制單元35對(duì)延遲值，，a[i-1]“進(jìn)行評(píng)估，從而產(chǎn)生提供給處理電路100的控制輸出，，c[i-1]“，具體針對(duì)通用邏輯模塊20控制各個(gè)處理單元的電源。這樣就能根據(jù)在延遲預(yù)報(bào)的基礎(chǔ)上確定的通用邏輯模塊20的動(dòng)作來控制處理電路100的電源或任何其它合適的運(yùn)行條件。
改變查詢表30中存儲(chǔ)值的分辨率可以改變監(jiān)測(cè)程序的間隔或分辨率。還要注意到可以根據(jù)輸入圖形，，i[i]“...，，i[i+n]“的順序來產(chǎn)生延遲值，可以用寄存器10或延遲表30存儲(chǔ)多個(gè)順序的輸入圖形，，i[i]“...，，i[i+n]“，對(duì)這一順序進(jìn)行評(píng)估。這種評(píng)估的依據(jù)可以是邏輯處理或順序輸入數(shù)據(jù)圖形，，i[i]“...，，i[i+n]“的比較。
以下要以流水線結(jié)構(gòu)下時(shí)鐘信號(hào)的動(dòng)態(tài)調(diào)節(jié)為例來描述第二最佳實(shí)施例。適應(yīng)全球時(shí)鐘的標(biāo)準(zhǔn)流水線方法在流水線的各級(jí)控制諸如觸發(fā)器等所有處理元件。
圖3表示一種標(biāo)準(zhǔn)流水線方案的示意圖，它包括多個(gè)獲取輸入信號(hào)，，i”的流水線級(jí)A，B和C，其輸出即輸出信號(hào)，，o”是在對(duì)應(yīng)著級(jí)數(shù)的預(yù)定數(shù)量時(shí)鐘周期后產(chǎn)生的。由于是同時(shí)向流水線級(jí)A，B和C提供時(shí)鐘信號(hào)，，clk“，各級(jí)的時(shí)鐘采用相同的定時(shí)。因此必須對(duì)時(shí)鐘信號(hào)，，clk“的頻率進(jìn)行選擇，使各個(gè)流水線級(jí)有足夠時(shí)間完成其各自的工作。
圖4表示按照第二優(yōu)選實(shí)施例的一種流水線方案的示意性框圖。按照建議的流水線結(jié)構(gòu)，根據(jù)對(duì)各個(gè)獨(dú)立流水線級(jí)的延遲預(yù)報(bào)來開發(fā)同步流水線電路中由數(shù)據(jù)決定的性能。根據(jù)其當(dāng)前輸入圖形為流水線中的各級(jí)選通全球時(shí)鐘信號(hào)，，clk“。如果流水線的一級(jí)尚未準(zhǔn)確完成其工作，就用一個(gè)流水線時(shí)鐘發(fā)生器40抑制或選通個(gè)別提供的全球時(shí)鐘信號(hào)，，clk“直至在該級(jí)上產(chǎn)生一有效的輸出并且后級(jí)已存儲(chǔ)了新的結(jié)果。
圖5表示圖4中所示流水線結(jié)構(gòu)中一級(jí)的具體框圖。按照?qǐng)D5，流水線時(shí)鐘發(fā)生器40包括一時(shí)鐘門41，并存儲(chǔ)有一個(gè)延遲表42，在其中為對(duì)應(yīng)流水線級(jí)的特定輸入圖形估算延遲值?？梢愿鶕?jù)在電路的設(shè)計(jì)階段執(zhí)行的模擬和測(cè)量獲得這些延遲值。流水線級(jí)還包括一個(gè)觸發(fā)器電路，它響應(yīng)時(shí)鐘門41根據(jù)所提供的全球時(shí)鐘，，clk “產(chǎn)生的本地時(shí)鐘信號(hào)，，1_clk“，按照輸入數(shù)據(jù)圖形，，i”來設(shè)置。在觸發(fā)器電路51的輸出端，設(shè)置的輸入數(shù)據(jù)圖形id被提供給邏輯模塊50，在各自的處理延遲之后自適應(yīng)產(chǎn)生理想的輸出圖形o。輸入數(shù)據(jù)圖形id還連同本地時(shí)鐘信號(hào)，，1_clk“被提供給查詢表42。查詢表42在對(duì)應(yīng)著針對(duì)當(dāng)前輸入數(shù)據(jù)圖形id存儲(chǔ)的邏輯單元50的估算延遲的一定延遲之后根據(jù)這些輸入信號(hào)產(chǎn)生一個(gè)待命信號(hào)，，r[i]”。
產(chǎn)生的本地時(shí)鐘信號(hào)，，1_clk “還被作為一個(gè)提取信號(hào)，，t[i-1]”輸出到前級(jí)，并將前級(jí)的待命信號(hào)，，r[i]”提供給時(shí)鐘門。還要將后級(jí)的提取信號(hào)，，t[i-1]”提供給這一級(jí)的時(shí)鐘門41。如果邏輯模塊50按一定時(shí)鐘工作，還可以如圖5所示為邏輯單元50提供本地時(shí)鐘信號(hào)，，1_clk“。
在流水線中根據(jù)其當(dāng)前輸入數(shù)據(jù)圖形id為各級(jí)選通全球時(shí)鐘，，clk“。延遲表42在其輸入接收選通的本地時(shí)鐘，，1_clk“和當(dāng)前輸入圖形id，并且產(chǎn)生一個(gè)待命信號(hào)，，r[i]”。該信號(hào)在由全球時(shí)鐘，，clk“的一定數(shù)量周期所代表的一定延遲后有效，指示該級(jí)已經(jīng)產(chǎn)生了有效輸出。存儲(chǔ)在延遲或查詢表42中的估算延遲取決于當(dāng)前輸入圖形，并且可以在電路設(shè)計(jì)階段根據(jù)模擬或測(cè)量來獲得。還可以為查詢表42提供編程能力來更新估算的延遲，提供一種靈活的設(shè)計(jì)。在選通的本地時(shí)鐘，，1_clk“變成低電平時(shí)解除待命信號(hào)，，r[i]”。時(shí)鐘門電路41在前級(jí)產(chǎn)生了有效輸出即前級(jí)的待命信號(hào)，，r[i-1]”變成高電平、而后級(jí)存儲(chǔ)了新的結(jié)果即指示后級(jí)的本地時(shí)鐘有效的提取信號(hào)，，t[i]”出現(xiàn)一個(gè)脈沖時(shí)禁止選通或解除全球時(shí)鐘，，clk“。
全球時(shí)鐘，，clk“的選通或抑制是根據(jù)待命和提取信號(hào)產(chǎn)生的，該信號(hào)表示流水線級(jí)有沒有足夠的時(shí)間準(zhǔn)確完成其工作。各級(jí)模仿異步流水線級(jí)的行為，但是用全球時(shí)鐘，，clk“作為參考時(shí)鐘。這樣就能保持異步系統(tǒng)取決于數(shù)據(jù)的動(dòng)作個(gè)同步系統(tǒng)的可測(cè)試性，易于設(shè)計(jì)，可預(yù)測(cè)性等等所有優(yōu)點(diǎn)。
如圖5中虛線箭頭所示，查詢表42可以用全球時(shí)鐘，，clk“產(chǎn)生待命信號(hào)。時(shí)鐘選通電路41在產(chǎn)生和檢測(cè)提取信號(hào)時(shí)可以采用不同策略或定時(shí)。建議的流水線時(shí)鐘發(fā)生器結(jié)構(gòu)可以擴(kuò)展到在流水線方案的測(cè)試和調(diào)試模式下提供禁止功能。
在特殊環(huán)境中，例如是一級(jí)的輸入和輸出被連接到同一單元，可能不需要提取信號(hào)。
時(shí)鐘選通電路可以是簡(jiǎn)單的邏輯電路，具有基于前級(jí)的待命信號(hào)，，r[i-1]”和后級(jí)的提取信號(hào)，，t[i]”的理想選通功能。
應(yīng)當(dāng)理解，本發(fā)明并不僅限于以上實(shí)施例，還可以應(yīng)用于處理延遲取決于輸入圖形的任何數(shù)據(jù)處理電路。優(yōu)選實(shí)施例可以在權(quán)利要求書的范圍內(nèi)改變。
權(quán)利要求
1.一種數(shù)據(jù)處理電路，用來處理輸入數(shù)據(jù)圖形并在取決于所述數(shù)據(jù)處理電路的處理能力的一個(gè)處理延遲之后輸出一個(gè)輸出數(shù)據(jù)圖形，所述數(shù)據(jù)處理電路包括a)估算裝置，根據(jù)所述輸入數(shù)據(jù)圖形估算所述處理延遲；以及b)控制裝置，根據(jù)所述估算的處理延遲控制所述數(shù)據(jù)處理電路的所述處理。
2.按照權(quán)利要求1的電路，其特征在于所述估算裝置包括用來存儲(chǔ)所述估算處理延遲的查詢表。
3.按照權(quán)利要求2的電路，其特征在于用所述輸入數(shù)據(jù)圖形對(duì)所述查詢表尋址，以輸出所述估算的處理延遲。
4.按照前述權(quán)利要求之一的電路，其特征在于所述估算裝置包括由所述輸入數(shù)據(jù)圖形編程的一個(gè)可編程延遲線。
5.按照權(quán)利要求4的電路，其特征在于所述可編程延遲線在所述估算處理延遲期滿后產(chǎn)生一輸出信號(hào)。
6.按照前述權(quán)利要求之一的電路，其特征在于所述估算裝置根據(jù)一系列輸入數(shù)據(jù)圖形產(chǎn)生自適應(yīng)估算所述處理延遲。
7.按照前述權(quán)利要求之一的電路，其特征在于所述控制裝置從所述估算延遲推導(dǎo)所述處理動(dòng)作，并且根據(jù)所述推導(dǎo)的處理動(dòng)作控制所述數(shù)據(jù)處理電路的電源。
8.按照權(quán)利要求1到6之一的電路，其特征在于所述控制裝置根據(jù)所述估算的處理延遲自適應(yīng)控制所述數(shù)據(jù)處理電路的時(shí)鐘供給。
9.按照權(quán)利要求8的電路，其特征在于所述數(shù)據(jù)處理電路具有流水線結(jié)構(gòu)，且所述控制裝置為所述流水線結(jié)構(gòu)的各級(jí)自適應(yīng)選通所述時(shí)鐘供給。
10.按照權(quán)利要求9的電路，其特征在于，如果前級(jí)產(chǎn)生了有效輸出信號(hào)而后級(jí)存儲(chǔ)了所述輸出信號(hào)，則所述控制裝置就禁止所述時(shí)鐘供給。
11.按照前述權(quán)利要求之一的電路，其特征在于所述估算的處理延遲是由所述時(shí)鐘信號(hào)的周期數(shù)代表的。
12.一種控制輸入數(shù)據(jù)圖形處理的方法，在取決于所述處理的動(dòng)作的一個(gè)處理延遲之后產(chǎn)生預(yù)定的輸出信號(hào)，所述方法包括以下步驟a)根據(jù)所述輸入數(shù)據(jù)圖形估算所述處理延遲；并且b)根據(jù)所述處理延遲執(zhí)行所述處理控制。
13.按照權(quán)利要求12的方法，其特征在于所述處理控制是基于動(dòng)作監(jiān)測(cè)的電源控制。
14.按照權(quán)利要求12的方法，其特征在于所述處理控制是對(duì)同步流水線結(jié)構(gòu)的時(shí)鐘供給的控制。
全文摘要
本發(fā)明涉及數(shù)據(jù)處理電路和方法，用來處理輸入數(shù)據(jù)圖形，并在取決于數(shù)據(jù)處理電路的處理動(dòng)作的一個(gè)處理延遲后輸出一個(gè)輸出數(shù)據(jù)圖形，在其中根據(jù)輸入圖形估算處理延遲并且根據(jù)估算的處理延遲對(duì)處理進(jìn)行控制。處理控制可以是基于動(dòng)作監(jiān)測(cè)的電源控制或是按流水線結(jié)構(gòu)的時(shí)鐘控制。由此提供一有效的方案來推導(dǎo)處理電路的當(dāng)前動(dòng)作，以便根據(jù)需求來動(dòng)態(tài)適應(yīng)其工作條件。
文檔編號(hào)G06F9/38GK1682164SQ03822174
公開日2005年10月12日 申請(qǐng)日期2003年8月8日 優(yōu)先權(quán)日2002年9月20日
發(fā)明者F·佩斯索拉諾 申請(qǐng)人:皇家飛利浦電子股份有限公司