專利名稱:數(shù)據(jù)轉(zhuǎn)換裝置的制作方法
本發(fā)明涉及數(shù)據(jù)轉(zhuǎn)換裝置，特別是，但不是唯獨地涉及數(shù)據(jù)通信系統(tǒng)中諸線路插件之間的一種數(shù)據(jù)轉(zhuǎn)換裝置。
在通信系統(tǒng)中往往需要將數(shù)據(jù)塊在系統(tǒng)內(nèi)從一個線路插件傳輸?shù)搅硪粋€線路插件上。一般線路插件的容量應能滿足來自相應數(shù)目的終端的八個數(shù)據(jù)端口的要求，各端口在每個方向上以高達16千位/秒的速率工作。這樣，假設擬采用的系統(tǒng)在若干插件上具有64個數(shù)據(jù)端口，則各路的總的速率將為1兆位/秒。信號的發(fā)送采用串行發(fā)送方式也較為有利，因為可以減少所需要的相互連接的數(shù)目。
用這類系統(tǒng)進行標準高數(shù)據(jù)鏈路通信(HDLC)是不實用的，因為各數(shù)據(jù)塊就得按規(guī)定的路線從線路插件發(fā)送到一個HDLC主控制器，再由該HDLC主控制器把數(shù)據(jù)發(fā)送到目的地。對這類系統(tǒng)來說，數(shù)據(jù)的最低速率超過2兆位/秒，因而會由于缺乏現(xiàn)成的高速HDLC器件和線路插件處理器所需要的工作負荷技術條件而不得不放棄。
解決這個線路插件至線路插件的通信問題，是可以應用固定鏈路或局部地區(qū)網(wǎng)絡(LAN)來實現(xiàn)的，但這種選擇方案花費大，因而必須放棄。
本發(fā)明的一個目的是提供一種既實用又不太貴的轉(zhuǎn)換裝置。
根據(jù)本發(fā)明的一個實施例，本發(fā)明提供的一種時分多路復用轉(zhuǎn)換系統(tǒng)包括多個通過一時分多路復用數(shù)據(jù)總線互連的數(shù)據(jù)轉(zhuǎn)換組和中央處理裝置，各所述轉(zhuǎn)換組包括多個與數(shù)據(jù)接口裝置連接的數(shù)據(jù)終端，接口裝置則包括有關所連接的數(shù)據(jù)終端的緩沖存儲裝置，和根據(jù)來自中央處理裝置的數(shù)據(jù)將數(shù)據(jù)轉(zhuǎn)移到數(shù)據(jù)總線上和從數(shù)據(jù)總線上轉(zhuǎn)移的控制裝置，系統(tǒng)中各終端只有當中央處理裝置中的數(shù)據(jù)經(jīng)匯集準備發(fā)送時才訪問中央處理裝置，中央處理裝置在這樣受訪問時分配發(fā)送和/或接收時隙，并將限定該時隙或各時隙的數(shù)據(jù)轉(zhuǎn)移到與發(fā)送和接收數(shù)據(jù)終端有關的相應控制裝置上，各組中的控制裝置使來自發(fā)送終端的數(shù)據(jù)被存儲在緩沖存儲裝置中并加以分段，各數(shù)據(jù)段又與控制數(shù)據(jù)結(jié)合起來，并在所分配的時隙內(nèi)發(fā)送到數(shù)據(jù)總線上。
現(xiàn)在參照附圖僅以舉例的形式介紹本發(fā)明的一個實施例。附圖中圖1是根據(jù)本發(fā)明的包括有一數(shù)據(jù)控制元件的進行數(shù)據(jù)轉(zhuǎn)換的裝置的示意圖;
圖2是在圖1中所包括的數(shù)據(jù)控制元件的示意圖;
圖3是圖1裝置的一般時間幀的說明。
圖1是根據(jù)本發(fā)明進行數(shù)據(jù)轉(zhuǎn)換的裝置的示意圖。中央處理機單元(CPU)1接到終端3的數(shù)據(jù)準備就緒可以發(fā)送的指示，于是CPU1就在網(wǎng)絡總線5中指定發(fā)送和接收的時隙，所需的“建立”信令就被傳送到終端3和數(shù)據(jù)接口裝置9。這里介紹的實施例中，各數(shù)據(jù)接口裝置9具有端口11，能連接八個數(shù)據(jù)終端3。
這樣，在兩終端3之間進行數(shù)據(jù)傳輸?shù)囊话愠绦蛉缦?ⅰ)數(shù)據(jù)準備就緒信號從終端3發(fā)送到CPU1;
(ⅱ)CPU1通過發(fā)送“建立”信號給與發(fā)送和接收的終端3相聯(lián)的兩數(shù)據(jù)接口裝置9分配轉(zhuǎn)移數(shù)據(jù)用的發(fā)送和接收時隙;
(ⅲ)數(shù)據(jù)從發(fā)送的終端3′饋送到接口裝置9′，在接口裝置9′中經(jīng)緩沖(buffer)后加以控制;
(ⅳ)來自接口裝置9′的數(shù)據(jù)在分配給它的時隙中發(fā)送出去，并在相應的接收時隙中為接口裝置9所接收。
(ⅴ)接收到的數(shù)據(jù)通過接口裝置9饋到終端3。
因此本發(fā)明的一個重要方面是數(shù)據(jù)接口裝置9，如圖2所示。
DLIC器件21能經(jīng)由其并行總線訪問隨機存取存儲器(RAM23)，在64個時隙中的一個時隙中在RAM與串行總線22之間轉(zhuǎn)移數(shù)據(jù)。在例示的實施例中，RAM23按大致50/50的比例為DLIC21和線路插件處理器25所分享。
數(shù)據(jù)在線路插件處理器25中被緩沖作為串行存儲，字節(jié)長度字段從緩沖器中分離出來并與控制數(shù)據(jù)的另一字節(jié)結(jié)合起來。線路插件處理器25指示選擇器元件27啟動RAM23，指定地址并指示將數(shù)據(jù)讀入或?qū)懭隦AM23中。終端3數(shù)據(jù)的字節(jié)和結(jié)合的控制數(shù)據(jù)的字節(jié)沿數(shù)據(jù)總線29從線路插件處理器25傳輸?shù)絉AM23。兩個收發(fā)兩用機接口31、33在總線29中起引導所傳輸數(shù)據(jù)的作用。
鑒于這類系統(tǒng)額定的最大數(shù)據(jù)速率通常為16千位/秒，因此只用每第四個時隙來載送數(shù)據(jù)。于是另一個時隙可用以發(fā)送信令信息，其余的兩個時隙使線路插件處理器25可以訪問RAM23，往其中寫入數(shù)據(jù)，并從其中接收數(shù)據(jù)。一般的時間幀的說明如圖3所示。應用八個終端時，RAM23的容量為32字節(jié)，即各終端有一個發(fā)送控制字節(jié)和數(shù)據(jù)字節(jié)。
來自終端3并存儲在RAM23中的數(shù)據(jù)通過DLIC21在發(fā)送時隙中發(fā)送到接收終端，接收終端則將其數(shù)據(jù)在終端3的接收時隙(即接收終端的發(fā)送時隙)中發(fā)送到源終端3。這被接收的數(shù)據(jù)經(jīng)由DLIC21并沿著數(shù)據(jù)總線29傳送到RAM23，在RAM23中存儲起來。此接收到的存儲數(shù)據(jù)在分配給線路插件處理器25供訪問RAM23用的兩個時隙中通過總線被再傳送到終端3。
在大的系統(tǒng)中，發(fā)送和接收總線系連接到一個將各信道互連的時間開關上。在較小的系統(tǒng)中，發(fā)送和接收導線可以連接在一起，開關功能則由DLIC本身執(zhí)行。
在最差的情況條件下，線路插件處理器25每500秒中斷一次，因此有250秒的時間執(zhí)行16次讀操作和16次寫操作。當沒有建立數(shù)據(jù)通話時就無需中斷。
不難理解，上述具體的實施例不難加以改變，包括將數(shù)據(jù)速率或數(shù)據(jù)信道的數(shù)目加倍，方法是重新分配時隙，以便每四個時隙提供1個控制時隙、2個數(shù)據(jù)時隙和1個處理器訪問時隙。實際上，數(shù)據(jù)選擇器、收發(fā)兩用機和RAM片可以用一個單片雙端一RAM代替，這樣可以減少元件的數(shù)目，從而降低制造成本。
本發(fā)明的另一個可供選擇的實施例是把終端數(shù)據(jù)“分包”。這可在應用八個終端時設一個8千字節(jié)的RAM來實。該RAM給各終端分配1千字節(jié)的存儲量，以便劃分成相應的發(fā)送和接收的存儲字節(jié)。
數(shù)據(jù)按HDLC般的格式分包，數(shù)據(jù)前面是控制字節(jié)，后面是有效數(shù)據(jù)。效率隨數(shù)據(jù)對控制字節(jié)比率的增加而提高。數(shù)據(jù)包中的字節(jié)從總線上順次發(fā)送和接收下來，每個字節(jié)被一個幀(125秒)所分隔開。
權利要求
1.一種時分多路復用轉(zhuǎn)換系統(tǒng)，其特征在于，該系統(tǒng)包括通過時分多路復用數(shù)據(jù)總線互連的多個數(shù)據(jù)轉(zhuǎn)換組和中央處理裝置，各所述的轉(zhuǎn)換組包括與數(shù)據(jù)接口裝置相連接的多個數(shù)據(jù)終端，接口裝置則包括有關所連接的數(shù)據(jù)終端的緩沖存儲裝置，和根據(jù)來自中央處理裝置的數(shù)據(jù)將數(shù)據(jù)轉(zhuǎn)移到數(shù)據(jù)總線上和從數(shù)據(jù)總線上轉(zhuǎn)移的控制裝置，系統(tǒng)中各終端只有當中央處理裝置中的數(shù)據(jù)經(jīng)匯集準備發(fā)送時才訪問中央處理裝置，中央處理裝置在如此受訪問時分配發(fā)送和/或接收時隙，并將限定該時隙或各時隙的數(shù)據(jù)轉(zhuǎn)移到與發(fā)送和接收數(shù)據(jù)終端有關的相應控制裝置上，各組中的控制裝置使來自發(fā)送終端的數(shù)據(jù)被存儲在緩沖存儲裝置中并加以分段，各數(shù)據(jù)段又與控制數(shù)據(jù)結(jié)合起來，并在所分配的時隙中發(fā)送到數(shù)據(jù)總線上。
2.如權利要求
1所述的時分多路復用轉(zhuǎn)換系統(tǒng)，其特征在于，分段了數(shù)據(jù)系從緩沖存儲裝置轉(zhuǎn)移到另一個存儲裝置中，并在所分配的時隙之前一直存儲在該存儲裝置中。
3.如權利要求
2所述的時分多路復用轉(zhuǎn)換裝置，其特征在于，在數(shù)據(jù)接口裝置中接收到的分段了的數(shù)據(jù)是存儲在存儲器裝置中，控制裝置則輪流停止控制來自各段的數(shù)據(jù)，并在緩沖存儲器中重新匯集原數(shù)據(jù)，以便轉(zhuǎn)移到接收終端上。
4.如權利要求
2所述的時分多路復用轉(zhuǎn)換系統(tǒng)，其特征在于，所述存儲裝置是個隨機存取存儲器(RAM)。
5.如以上任一權利要求
所述的時分多路復用轉(zhuǎn)換系統(tǒng)，其特征在于，緩沖數(shù)據(jù)段的長度為八位。
6.如權利要求
2、3、4或5所述的時分多路復用轉(zhuǎn)換系統(tǒng)，其特征在于，所述的存儲器裝置存儲八字節(jié)段的數(shù)據(jù)。
7.如權利要求
2、3、4或5所述的時分多路復用轉(zhuǎn)換系統(tǒng)，其特征在于，所述的存儲器裝置存儲千字節(jié)段的數(shù)據(jù)。
8.基本上象上面參照附圖所介紹的那種時分多路復用轉(zhuǎn)換系統(tǒng)。
專利摘要
一種數(shù)據(jù)轉(zhuǎn)換裝置，具有由一時分多路復用數(shù)據(jù)總線互連的多個數(shù)據(jù)轉(zhuǎn)換組，各數(shù)據(jù)轉(zhuǎn)換組包括具有在發(fā)送時隙中發(fā)送數(shù)據(jù)之前或當在接收時隙中從另一個終端收到數(shù)據(jù)時存儲來自各終端的數(shù)據(jù)段的能力的數(shù)據(jù)接口裝置。各時隙最初由中央控制單元指定。
文檔編號H04L12/52GK87107876SQ87107876
公開日1988年7月20日 申請日期1987年11月13日
發(fā)明者戴維·詹姆斯·萊克 申請人:普列斯海外有限公司導出引文BiBTeX, EndNote, RefMan