專利名稱:以太網(wǎng)綜合控制裝置的制造方法
【專利摘要】一種以太網(wǎng)綜合控制裝置,它具有對電路進行控制的FPGA電路；以太網(wǎng)驅動電路，該電路與FPGA電路相連；控制電路，該電路與FPGA電路相連；PCI電路，該電路的與FPGA電路相連，該裝置設計合理、電路簡單、集成度高、外圍元件少、具有PCI接口便于與外圍設備高速傳輸數(shù)據(jù)、數(shù)據(jù)處理速度快、可在線調試，可應用于實驗室以太網(wǎng)控制裝置。
【專利說明】
以太網(wǎng)綜合控制裝置
技術領域
[0001]本實用新型屬于數(shù)據(jù)交換網(wǎng)絡設備或裝置技術領域，具體涉及到以太網(wǎng)綜合控制裝置?！颈尘凹夹g】
[0002]目前，PC機很普及，推動了以太網(wǎng)快速發(fā)展。PC機的以太網(wǎng)通信基于軟件協(xié)議的， 同時以太網(wǎng)通信可以不依賴軟件。這對學生來說，不容易理解，高校也有以太網(wǎng)控制實驗裝置。學生以太網(wǎng)控制實踐中用到以太網(wǎng)控制實驗裝置有以下幾種:一是，基于MCU實現(xiàn)以太網(wǎng)控制；二是，基于處理器實現(xiàn)以太網(wǎng)控制;三是，基于FPGA機實現(xiàn)以太網(wǎng)控制。裝置存在以下不足:結構尺寸大，攜帶不方便；電路復雜，每一種平臺的功能多，需要元器件較多；設計集成度不夠，一個控制終端可以有多種實現(xiàn)電路，未整合;設計成本較高，浪費設計材料，整合電路成本少于獨立電路成本和；調試不方便，不能在線調試，需要借助其它手段；電路設計不完善，未能設置一些故障電路，考察學生分析能力；未能激發(fā)學生的創(chuàng)新意識、提高學生認識，具有認識的片面性;未能充分鍛煉學生實際動手能力；未能鍛煉學生綜合分析，應用知識的能力。
【發(fā)明內容】

[0003]本實用新型所要解決的技術問題在于克服上述以太網(wǎng)控制裝置的不足，提供一種設計合理、電路簡單、集成度高、外圍元件少、具有PCI接口便于與外圍設備高速傳輸數(shù)據(jù)、 數(shù)據(jù)處理速度快、可在線調試的以太網(wǎng)綜合控制裝置。
[0004]解決上述技術問題采用的技術方案是:它具有:對電路進行控制的FPGA電路；以太網(wǎng)驅動電路，該電路與FPGA電路相連;控制電路，該電路與FPGA電路相連;PCI電路，該電路與FPGA電路相連。
[0005]本實用新型的FPGA電路為:集成電路U3的2腳、61腳?67腳、74腳?81腳接控制電路，集成電路U3的84腳?88腳、93腳、96腳、97腳、95腳、98腳?104腳、106腳?108腳、113腳 ?117腳、119腳、120腳、158腳、159腳、161腳接PCI電路，集成電路U3的139腳接晶振Y2的4 腳、136腳和135腳接以太網(wǎng)驅動電路、124腳通過電阻R10接3V電源并接開關S1的一端、233 腳通過電阻R11接3V電源并接開關S2的一端、217腳通過電阻R12接3V電源并接開關S3的一端，集成電路U3的155腳、149腳、147腳、148腳、34腳?36腳、25腳、33腳、32腳、26腳、146腳、 145腳依次接連接器J2的14腳?2腳，集成電路U3的191腳、110腳、90腳、72腳、211腳、229腳接1.5V電源，集成電路U3的92腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳、22 腳、51腳、9腳接3V電源，集成電路U3的154腳和27腳接A1.5V電源、地端接地，晶振Y2的1腳接 3V電源、3腳接地，連接器J2的1腳接地，開關S1?開關S3的另一端接地;集成電路U3的型號為EP1C6Q240C6,晶振Y2的型號為JHY50M。
[0006]本實用新型的以太網(wǎng)驅動電路為:集成電路U1的113腳接集成電路U3的136腳、112 腳接集成電路U3的135腳、19腳接電阻R7的一端和晶振Y1的一端以及電容C1的一端、20腳接電阻R7的另一端以及晶振Y1的；另一端和電容C3的一端、6腳通過電阻R9接地、11腳通過電阻R2接3V電源并接集成電路U2的8腳、10腳通過電阻R1接3V電源并接集成電路U2的6腳、15 腳通過電阻R4接3V電源并接集成電路U2的3腳、14腳通過電阻R3接3V電源并接集成電路U2 的1腳，集成電路U1的7腳、21腳、26腳、39腳、56腳、70腳、72腳、83腳、92腳、101腳、122腳接3V 電源，集成電路U1的1腳、5腳、12腳、13腳、18腳接1.8V電源、地端接地，集成電路U2的9腳、11 腳、14腳、16腳依次接連接器J1的6腳、3腳?1腳，集成電路U2的10腳和13腳以及15腳通過電阻R5接電容C2的一端和通過電阻R6接連接器J1的8腳和4腳并通過電阻R8接連接器J1的5腳和7腳、7腳和2腳以及5腳接3V電源，電容C1?電容C3的另一端接地;集成電路U1的型號為 CH395L、集成電路U2的型號為TS6121C。
[0007]由于本實用新型采用當按下開關S1，開關S2和開關S3斷開，控制電路進行以太網(wǎng)讀寫控制；當按下開關S2,開關S1和開關S3斷開，PCI電路進行以太網(wǎng)讀寫控制；當按下開關 S3,開關S1和開關S2斷開，F(xiàn)PGA電路進行以太網(wǎng)讀寫控制，本裝置電路簡單、外圍元器件少、 集成度高、將不同的平臺整合在一起、配套調整方便，電路采用多種控制手段，方便、快捷， 實驗功能性強，設計靈活可引導學生發(fā)散思維，具有PCI接口便于與外圍設備高速傳輸數(shù)據(jù)、數(shù)據(jù)處理速度快、可在線調試，可應用于實驗室以太網(wǎng)讀寫控制裝置?！靖綀D說明】

[0008]圖1是本實用新型電氣原理方框圖。
[0009]圖2是圖1中FPGA電路的電子線路原理圖。[〇〇1〇] 圖3是圖1中PCI電路和控制電路的電子線路原理圖。
[0011]圖4是圖1中以太網(wǎng)驅動電路的電子線路原理圖?！揪唧w實施方式】
[0012]下面結合附圖和實施例對本實用新型做進一步詳細說明，但本實用新型不限于這些實施例。[0〇13] 實施例1[〇〇14] 在圖1中，本實用新型以太網(wǎng)綜合控制裝置由FPGA電路、PCI電路、以太網(wǎng)驅動電路、控制電路連接構成，以太網(wǎng)驅動電路與FPGA電路相連，控制電路與FPGA電路相連，PCI電路與FPGA電路相連。[0〇15] 在圖2中，本實施例的FPGA電路由集成電路U3、電阻R10?電阻R12、開關S1?開關 S3、晶振Y2、連接器J2連接構成，集成電路U3的型號為EP1C6Q240C6,晶振Y2的型號為 JHY50M。集成電路U3的2腳、61腳?67腳、74腳?81腳接控制電路，集成電路U3的84腳?88 腳、93腳、96腳、97腳、95腳、98腳?104腳、106腳?108腳、113腳?117腳、119腳、120腳、158 腳、159腳、161腳接PCI電路，集成電路U3的139腳接晶振Y2的4腳、136腳和135腳接以太網(wǎng)驅動電路、124腳通過電阻R10接3V電源并接開關S1的一端、233腳通過電阻R11接3V電源并接開關S2的一端、217腳通過電阻R12接3V電源并接開關S3的一端，集成電路U3的155腳、149 腳、147腳、148腳、34腳?36腳、25腳、33腳、32腳、26腳、146腳、145腳依次接連接器J2的14腳 ?2腳，集成電路U3的191腳、110腳、90腳、72腳、211腳、229腳接1.5V電源，集成電路U3的92 腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳、22腳、51腳、9腳接3V電源，集成電路U3的154腳和27腳接A1.5V電源、地端接地，晶振Y2的1腳接3V電源、3腳接地，連接器J2 的1腳接地，開關S1?開關S3的另一端接地。
[0016]在圖3中，本實施例的控制電路由集成電路U5構成，集成電路U5的型號為 C8051F016。集成電路U5的40腳?34腳、31腳、41腳、42腳、24腳?26腳、28腳?30腳依次接集成電路U3的2腳、61腳?67腳、74腳?81腳，集成電路U5的電源端接3V電源、地端接地。[〇〇17]在圖3中，本實施例的PCI電路由集成電路U4、連接器J3連接構成，集成電路U4的型號為CH365。集成電路U4的66腳?73腳、76腳、?79腳、2腳?5腳、14腳?19腳、22腳、23腳、25 腳?32腳、74腳、6腳、13腳、24腳、12腳、75腳、7腳?11腳、65腳、64腳接連接器J3的20腳、105 腳、21 腳、103腳、102腳、24 腳、100腳、27腳、97腳、29腳、96腳、30腳、94 腳、32腳、93腳、81 腳、 45腳、79腳、47腳、78腳、48腳、76腳、52腳、53腳、71 腳、55腳、70腳、56腳、68腳、58腳、67腳、26 腳、33腳、44腳、73腳、82腳、99腳、91腳、35腳、89腳、37腳、119腳、16腳、110腳，集成電路U4的 33腳?39腳、42腳?58腳、40腳、41腳、62腳、63腳、59腳依次接集成電路U3的84腳?88腳、93 腳、96腳、97腳、95腳、98腳?104腳、106腳?108腳、113腳?117腳、119腳、120腳、158腳、159 腳、161腳，集成電路U5的電源端接5V電源、地端接地，連接器J3的123腳接12V電源的正極、1 腳接12V電源的負極、5腳、6腳、61腳?64腳、117腳、120腳接5V電源、地端接地。[〇〇18] 在圖4中，本實施例的以太網(wǎng)驅動電路由集成電路U1、集成電路U2、電阻R1?電阻 R9、電容C1?電容C3、晶振Y1、連接器J1連接構成，集成電路U1的型號為CH395L、集成電路U2 的型號為TS6121C。集成電路U1的113腳接集成電路U3的136腳、112腳接集成電路U3的135 腳、19腳接電阻R7的一端和晶振Y1的一端以及電容C1的一端、20腳接電阻R7的另一端以及晶振Y1的；另一端和電容C3的一端、6腳通過電阻R9接地、11腳通過電阻R2接3V電源并接集成電路U2的8腳、10腳通過電阻R1接3V電源并接集成電路U2的6腳、15腳通過電阻R4接3V電源并接集成電路U2的3腳、14腳通過電阻R3接3V電源并接集成電路U2的1腳，集成電路U1的7 腳、21腳、26腳、39腳、56腳、70腳、72腳、83腳、92腳、101腳、122腳接3V電源，集成電路U1的1 腳、5腳、12腳、13腳、18腳接1.8V電源、地端接地，集成電路U2的9腳、11腳、14腳、16腳依次接連接器J1的6腳、3腳?1腳，集成電路U2的10腳和13腳以及15腳通過電阻R5接電容C2的一端和通過電阻R6接連接器J1的8腳和4腳并通過電阻R8接連接器J1的5腳和7腳、7腳和2腳以及 5腳接3V電源，電容C1?電容C3的另一端接地。[〇〇19]本實用新型的工作原理如下:
[0020]系統(tǒng)上電，電路開始初始化工作。當按下開關S1，開關S2和開關S3斷開，控制器電路工作。此時，是用控制器進行以太網(wǎng)讀寫控制。集成電路U3時刻檢測135腳，當有數(shù)據(jù)輸入時，啟動以太網(wǎng)讀數(shù)據(jù)控制命令，信號從連接器J1輸入，經(jīng)過集成電路U2的電平變換，輸入到集成電路U1的1 0腳、11腳，經(jīng)過集成電路U1的協(xié)議變換，從集成電路U1的112腳輸出，輸入到集成電路U3，經(jīng)集成電路U3，將數(shù)據(jù)輸出到集成電路U5。集成電路U3時刻檢測74腳，當有數(shù)據(jù)輸入時，啟動以太網(wǎng)寫數(shù)據(jù)控制命令，數(shù)據(jù)從集成電路U5的31腳、34腳?40腳輸出， 經(jīng)過集成電路U3的邏輯處理，從集成電路U3的136腳輸出，輸入到集成電路U1的113腳，經(jīng)集成電路U1的協(xié)議轉換處理，輸入到集成電路U2的1腳、3腳，最終從連接器J1輸出。
[0021]當按下開關S2,開關S1和開關S3斷開，PCI電路工作。此時是用PCI電路進行進行以太網(wǎng)讀寫控制。集成電路U3時刻檢測135腳，當有數(shù)據(jù)輸入時，啟動以太網(wǎng)讀數(shù)據(jù)控制命令， 信號從連接器J1輸入，經(jīng)過集成電路U2的電平變換，輸入到集成電路U1的10腳、11腳，經(jīng)過集成電路U1的協(xié)議變換，從集成電路U1的112腳輸出，輸入到集成電路U3。經(jīng)集成電路U3，將數(shù)據(jù)輸出到集成電路U4的51腳?58腳，經(jīng)集成電路U4處理，最終從連接器J3輸出從以太網(wǎng)發(fā)送來的數(shù)據(jù)。集成電路U3時刻檢測120腳，當有數(shù)據(jù)輸入時，啟動以太網(wǎng)寫數(shù)據(jù)控制命令， 數(shù)據(jù)從連接器J3輸入，由連接器J3的20腳、105腳、21腳、103腳、102腳、24腳、100腳、27腳、97 腳、29腳、96腳、30腳、94腳、32腳、93腳、81腳、45腳、79腳、47腳、78腳、48腳、76腳、52腳、53 腳、71腳、55腳、70腳、56腳、68腳、58腳、67腳輸出，輸入到集成電路U4，經(jīng)集成電路U4內部處理，數(shù)據(jù)從U4的51腳?58腳輸出，輸入到集成電路U3,經(jīng)過集成電路U3的邏輯處理，從集成電路U3的136腳輸出，輸入到集成電路U1的113腳，經(jīng)集成電路U1的協(xié)議轉換處理，輸入到集成電路U2的1腳、3腳，最終從連接器J1輸出。[〇〇22]當按下開關S3,開關S1和開關S2斷開，F(xiàn)PGA電路工作。此時，是用FPGA電路進行進行以太網(wǎng)讀寫控制。由集成電路U3內部產生讀寫控制邏輯，首先，啟動以太網(wǎng)寫的控制邏輯時序，發(fā)送的數(shù)據(jù)從從集成電路U3的136腳輸出，輸入到集成電路U1的113腳，經(jīng)集成電路U1 的協(xié)議轉換處理，輸入到集成電路U2的引1腳、3腳，最終從連接器J1輸出，完成FPGA以太網(wǎng)數(shù)據(jù)發(fā)送;其次，啟動以太網(wǎng)讀的控制邏輯時序。信號從連接器J1輸入，經(jīng)過集成電路U2的電平變換，輸入到集成電路U1的10腳、11腳，經(jīng)過集成電路U1的協(xié)議變換，從集成電路U1的 112腳輸出，輸入到集成電路U3的135腳，經(jīng)集成電路U3處理，將數(shù)據(jù)讀出，完成FPGA以太網(wǎng)數(shù)據(jù)讀取。
【主權項】
1.一種以太網(wǎng)綜合控制裝置，其特征在于它具有:對電路進行控制的FPGA電路；以太網(wǎng)驅動電路，該電路與FPGA電路相連；控制電路，該電路與FPGA電路相連；PCI電路，該電路與FPGA電路相連。2.根據(jù)權利要求1所述的以太網(wǎng)綜合控制裝置，其特征在于所述的FPGA電路為:集成電 路U3的2腳、61腳?67腳、74腳?81腳接控制電路，集成電路U3的84腳?88腳、93腳、96腳、97 腳、95腳、98腳?104腳、106腳?108腳、113腳?117腳、119腳、120腳、158腳、159腳、161腳接 PCI電路，集成電路U3的139腳接晶振Y2的4腳、136腳和135腳接以太網(wǎng)驅動電路、124腳通過 電阻R10接3V電源并接開關S1的一端、233腳通過電阻R11接3V電源并接開關S2的一端、217 腳通過電阻R12接3V電源并接開關S3的一端，集成電路U3的155腳、149腳、147腳、148腳、34 腳?36腳、25腳、33腳、32腳、26腳、146腳、145腳依次接連接器J2的14腳?2腳，集成電路U3 的191腳、110腳、90腳、72腳、211腳、229腳接1.5V電源，集成電路U3的92腳、70腳、112腳、157 腳、130腳、172腳、209腳、231腳、189腳、22腳、51腳、9腳接3V電源，集成電路U3的154腳和27 腳接A1.5V電源、地端接地，晶振Y2的1腳接3V電源、3腳接地，連接器J2的1腳接地，開關S1? 開關S3的另一端接地;集成電路U3的型號為EP1C6Q240C6，晶振Y2的型號為JHY50M。3.根據(jù)權利要求1所述的以太網(wǎng)綜合控制裝置，其特征在于所述的以太網(wǎng)驅動電路為: 集成電路U1的113腳接集成電路U3的136腳、112腳接集成電路U3的135腳、19腳接電阻R7的 一端和晶振Y1的一端以及電容C1的一端、20腳接電阻R7的另一端以及晶振Y1的；另一端和 電容C3的一端、6腳通過電阻R9接地、11腳通過電阻R2接3V電源并接集成電路U2的8腳、10腳 通過電阻R1接3V電源并接集成電路U2的6腳、15腳通過電阻R4接3V電源并接集成電路U2的3 腳、14腳通過電阻R3接3V電源并接集成電路U2的1腳，集成電路U1的7腳、21腳、26腳、39腳、 56腳、70腳、72腳、83腳、92腳、101腳、122腳接3V電源，集成電路U1的1腳、5腳、12腳、13腳、18 腳接1.8V電源、地端接地，集成電路U2的9腳、11腳、14腳、16腳依次接連接器J1的6腳、3腳? 1腳，集成電路U2的10腳和13腳以及15腳通過電阻R5接電容C2的一端和通過電阻R6接連接 器J1的8腳和4腳并通過電阻R8接連接器J1的5腳和7腳、7腳和2腳以及5腳接3V電源，電容C1 ?電容C3的另一端接地;集成電路U1的型號為CH395L、集成電路U2的型號為TS6121C。
【文檔編號】G06F13/42GK205721769SQ201620366695
【公開日】2016年11月23日
【申請日】2016年4月27日
【發(fā)明人】荊紅莉, 王靜, 艾朝霞
【申請人】榆林學院