專利名稱：條形碼解碼器的制作方法
技術(shù)領(lǐng)域：
本實用新型主要涉及一種條形碼解碼器。
背景技術(shù)：
在目前的條碼槍的生產(chǎn)領(lǐng)域中，在解碼器的解碼速度較低，使用設(shè)置功能有限。

發(fā)明內(nèi)容
本實用新型的目的是提供一種新型條形碼解碼器，克服上述所述的缺陷，使得條形碼解碼器的解碼速度加快，功能設(shè)置方面大大增強。
本實用新型是通過如下技術(shù)方案實現(xiàn)的CPU系統(tǒng)、數(shù)據(jù)存儲電路、程序存儲器、輸入輸出電路、功能控制電路、接口電路，所述的功能控制電路中有一觸發(fā)電路由一個開關(guān)、電阻和電容構(gòu)成，開關(guān)的一端接地，另一端與CPU聯(lián)結(jié)；接口電路與CPU系統(tǒng)之間連接一個緩存電路。
上述的條形碼解碼器，所述的存儲電路由數(shù)據(jù)鎖存器和數(shù)據(jù)暫存器構(gòu)成。
上述的條形碼解碼器，所述的輸入輸出電路由鍵盤口輸入輸出電路和串行口輸入輸出電路并聯(lián)組成，一端與接口電路連接，另一端與外部設(shè)備連接。
上述的條形碼解碼器，所述的程序存儲器為可擦寫存儲器。
上述的條形碼解碼器，所述的CPU系統(tǒng)主要由型號為80C32的IC組成。
上述的條形碼解碼器，所述的數(shù)據(jù)鎖存器主要由型號為74HC373的IC構(gòu)成。
上述的條形碼解碼器，所述的數(shù)據(jù)暫存器主要由型號為62256的IC構(gòu)成。
上述的條形碼解碼器，所述的緩存電路由一個型號為74HC373的IC和兩個74HC27的IC連接構(gòu)成，一74HC27的IC的引腳1、2相連并接地，引腳13與CPU系統(tǒng)連接，引腳7、14與接口電路連接，引腳12與另一74HC27的IC的引腳3、4連接，另一74HC27的IC的引腳5與CPU連接，引腳7接地，引腳14連接電源，引腳6與74HC373的IC的引腳LE連接。
由于采用了以上的技術(shù)方案，使得條形碼解碼器的解碼速度快，識別效果好，設(shè)置功能強大。


圖1是本實用新型條形碼解碼器的功能結(jié)構(gòu)圖；圖2是本實用新型條形碼解碼器的電路圖。
具體實施方式
以下結(jié)合附圖對本實用新型作進一步詳述見圖1～2，系統(tǒng)加電，條形碼解碼器啟動，當(dāng)按下開關(guān)SW1，觸發(fā)電路31觸發(fā)，所述的觸發(fā)電路由一個開關(guān)SW1、電阻R3和電容C7構(gòu)成，開關(guān)SW1的一端接地，另一端與CPU系統(tǒng)連接，CPU系統(tǒng)1在觸發(fā)電路31作用下開始工作，CPU系統(tǒng)1發(fā)出一條指令通過接口電路5數(shù)據(jù)接收端J1，再送至條碼引擎系統(tǒng)，引擎系統(tǒng)開始采取信號，采集后的數(shù)據(jù)信號再經(jīng)數(shù)據(jù)接收端J1，數(shù)據(jù)信號先經(jīng)過緩存電路7緩存，再傳送至CPU系統(tǒng)1，所述的緩存電路7由一個型號為74HC373的IC和兩個74HC27的IC連接構(gòu)成，所述的緩存電路由一個型號為74HC373的IC和兩個74HC27的IC連接構(gòu)成，一74HC27的IC的引腳1、2相連并接地，引腳13與CPU系統(tǒng)連接，引腳7、14與接口電路連接，引腳12與另一74HC27的IC的引腳3、4連接，另一74HC27的IC的引腳5與CPU連接，引腳7接地，引腳14連接電源，引腳6與74HC373的IC的引腳LE連接，當(dāng)CPU系統(tǒng)1得到數(shù)據(jù)信號后，開始進行譯碼處理工作，所述的CPU系統(tǒng)1譯碼處理工作是這樣進行的CPU系統(tǒng)1啟動程序存儲器4中的指令進行數(shù)據(jù)處理，所述的程序存儲器4最好為可擦寫的FLASH ROM或EEP ROM，方便存入各程序的條碼規(guī)格設(shè)定和參數(shù)設(shè)定，CPU系統(tǒng)1處理數(shù)據(jù)后輸出到數(shù)據(jù)存儲電路2中，所述的數(shù)據(jù)存儲電路由數(shù)據(jù)鎖存器21和數(shù)據(jù)暫存器22并聯(lián)組成，首先將傳輸出來的一部分?jǐn)?shù)據(jù)通過數(shù)據(jù)鎖存器21鎖存，后傳輸出來的數(shù)據(jù)送至數(shù)據(jù)暫存器22等待同步輸出，所述的數(shù)據(jù)鎖存器21主要由型號為74HC373的IC組成，數(shù)據(jù)暫存器22主要由型號為62256的IC組成。當(dāng)所有數(shù)據(jù)處理完后，在功能控制電路3的作用下，將處理后的數(shù)據(jù)再回送至CPU系統(tǒng)1，CPU系統(tǒng)1得到程序存儲器4中的程序指令后將數(shù)據(jù)通過緩存電路7送至接口電路5，再通過輸入輸出電路6送往各智能系統(tǒng)，所述的輸入輸出電路由鍵盤口輸入輸出電路61和串行口輸入輸出電路62并聯(lián)組成，一端與接口電路5連接，另一端與外部設(shè)備8。這樣可以根據(jù)不同的需要連接上不同的外部設(shè)備來使用。
由于采用了以上的技術(shù)方案，使得條形碼解碼器的的解碼速度快，識別效果好，設(shè)置功能強大。
權(quán)利要求1.一種條形碼解碼器，包括CPU系統(tǒng)、數(shù)據(jù)存儲電路、程序存儲器、輸入輸出電路、功能控制電路、接口電路，其特征是所述的功能控制電路中有一觸發(fā)電路由一個開關(guān)、電阻和電容構(gòu)成，開關(guān)的一端接地，另一端與CPU聯(lián)結(jié)；接口電路與CPU系統(tǒng)之間連接一個緩存電路。
2.根據(jù)權(quán)利要求1所述的條形碼解碼器，其特征是，所述的輸入輸出電路由鍵盤口輸入輸出電路和串行口輸入輸出電路并聯(lián)組成，一端與CPU系統(tǒng)連接，另一端與接口電路連接。
3.根據(jù)權(quán)利要求1所述的條形碼解碼器，其特征是，所述的程序存儲器為可擦寫存儲器。
4.根據(jù)權(quán)利要求1所述的條形碼解碼器，其特征是，所述的存儲電路由數(shù)據(jù)鎖存器和數(shù)據(jù)暫存器構(gòu)成。
5.根據(jù)權(quán)利要求1所述的條形碼解碼器，其特征是，所述的CPU系統(tǒng)主要由型號為80C32的IC組成。
6.根據(jù)權(quán)利要求4所述的條形碼解碼器，其特征是，所述的數(shù)據(jù)鎖存器主要由型號為74HC373的IC構(gòu)成。
7.根據(jù)權(quán)利要求4所述的條形碼解碼器，其特征是，所述的數(shù)據(jù)暫存器主要由型號為62256的IC構(gòu)成。
8.根據(jù)權(quán)利要求1所述的條形碼解碼器，其特征是，所述的緩存電路由一個型號為74HC373的IC和兩個74HC27的IC連接構(gòu)成，一74HC27的IC的引腳1、2相連并接地，引腳13與CPU系統(tǒng)連接，引腳7、14與接口電路連接，引腳12與另一74HC27的IC的引腳3、4連接，另一74HC27的IC的引腳5與CPU連接，引腳7接地，引腳14連接電源，引腳6與74HC373的IC的引腳LE連接。
專利摘要本實用新型主要涉及一種條形碼解碼器，CPU系統(tǒng)、數(shù)據(jù)存儲電路、程序存儲器、輸入輸出電路、功能控制電路、接口電路，所述的功能控制電路中有一觸發(fā)電路由一個開關(guān)、電阻和電容構(gòu)成，開關(guān)的一端接地，另一端與CPU聯(lián)結(jié)；接口電路與CPU系統(tǒng)之間連接一個緩存電路，由于采用了以上的技術(shù)方案，使得條形碼解碼器的解碼速度快，識別效果好，設(shè)置功能強大。
文檔編號G06K9/00GK2651853SQ20032011760
公開日2004年10月27日 申請日期2003年10月31日 優(yōu)先權(quán)日2003年10月31日
發(fā)明者杜瑞 申請人:杜瑞