專利名稱：基于fpga的高速數(shù)字伺服卡的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及自動控制方面的數(shù)字控制領(lǐng)域，具體地是基于FPGA的高速數(shù)字伺服卡。
背景技術(shù)：
現(xiàn)有的數(shù)字伺服卡相關(guān)設(shè)計往往采用單片計算機(jī)加軟件實現(xiàn)脈沖的發(fā)送和計數(shù)、外部I\O信號的輸入和輸出、信號邏輯等功能。然而單片計算機(jī)由于運(yùn)算能力和硬件資源的限制，發(fā)送脈沖的頻率低，輸入輸出門數(shù)少。比較而言，本發(fā)明具有可靠性高，速度快，體積小，成本較低的特點(diǎn)。FPGA是現(xiàn)場可編程的邏輯門陣列，一但邏輯功能實現(xiàn)，就很可靠，不易受外界的干擾，而且其信號處理速度可以達(dá)到幾百兆赫茲，因此，本設(shè)計產(chǎn)生的脈沖的速度是一般單片計算機(jī)設(shè)計所無法實現(xiàn)的。
實用新型目的本實用新型的目的在于提供一種基于FPGA的高速數(shù)字伺服卡，使用FPGA在實現(xiàn)原來功能的基礎(chǔ)上，大幅度提高其性能；彌補(bǔ)和改進(jìn)現(xiàn)有相關(guān)技術(shù)的不足。
在數(shù)控設(shè)備中，脈沖產(chǎn)生速度是一個很重要的指標(biāo)，它影響著數(shù)控設(shè)備的加工速度或者加工精度。如果用FPGA實現(xiàn)脈沖發(fā)生，可以在一個FPGA芯片中，把主機(jī)接口，脈沖發(fā)生，并實現(xiàn)附加的I\O功能，從而使系統(tǒng)的體積較小，所用的器件也較少，生產(chǎn)成本較低。
本發(fā)明采用FPGA實現(xiàn)運(yùn)動控制的脈沖發(fā)生，可以根據(jù)指令，在指定的時間內(nèi)，按照指定的頻率，發(fā)出指定數(shù)量的脈沖，從而使步進(jìn)電機(jī)或伺服電機(jī)根據(jù)指令運(yùn)動，特別適合數(shù)字控制使用。
圖1是本實用新型的基于FPGA的高速數(shù)字伺服卡結(jié)構(gòu)方框圖。如圖1所示，本實用新型的基于FPGA的高速數(shù)字伺服卡由數(shù)字控制設(shè)備、運(yùn)動控制卡、主機(jī)構(gòu)成，所述主機(jī)是計算機(jī)，數(shù)控軟件在主機(jī)中運(yùn)行；所述數(shù)字控制設(shè)備包括電極的驅(qū)動模塊和開關(guān)或繼電器；所述運(yùn)動控制卡包括485/422數(shù)字轉(zhuǎn)換模塊、IO接口信號轉(zhuǎn)換模塊、FPGA、時鐘、電源；其中FPGA包括脈沖發(fā)生模塊、總線命令接口模塊、IO接口；主機(jī)的運(yùn)動指令通過計算機(jī)的總線發(fā)送給FPGA，F(xiàn)PGA內(nèi)部的總線命令接口模塊，實現(xiàn)接受主機(jī)的命令；主機(jī)的命令接受后，脈沖發(fā)生模塊將根據(jù)主機(jī)的命令，形成一定數(shù)量、頻率的脈沖，該脈沖通過485/422信號轉(zhuǎn)換，形成與電機(jī)的驅(qū)動模塊匹配的數(shù)字信號，電機(jī)的驅(qū)動模塊是伺服電機(jī)或者步進(jìn)電機(jī)的功率驅(qū)動模塊，它提供一個數(shù)字脈沖的控制接口，通過該接口，電機(jī)將會受控運(yùn)動；FPGA還有IO接口，通過IO接口信號轉(zhuǎn)換模塊，提供與數(shù)字控制設(shè)備相關(guān)的開關(guān)或繼電器的控制；時鐘電路提供FPGA用的時鐘信號；電源提供FPGA的電源。
本實用新型與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)1.脈沖發(fā)生速度快，目前達(dá)到6Mhz；2.成本低，電路簡單；3.可靠性高，抗干擾能力強(qiáng)，已經(jīng)通過工業(yè)現(xiàn)場的測試；4.I\O點(diǎn)數(shù)多，現(xiàn)已達(dá)到24輸入24輸出；
圖1是本實用新型的基于FPGA的高速數(shù)字伺服卡結(jié)構(gòu)方框圖；圖2是FPGA及主機(jī)接口、時鐘電路的電路圖；圖3是IO接口、485/422信號轉(zhuǎn)換等模塊的電路圖；圖4是圖1、圖2中的數(shù)字電路中使用的上拉電阻；具體實施方式
如圖2所示，元件P1，P2是主機(jī)的接口，它們的信號線全部接入到FPGA，由FPGA處理。其中，SD0-SD15信號線是16位的數(shù)據(jù)總線，SA0-SA9是地址線，IRQ0-IRQ15是中斷線，GND是零電位線，VCC是+5V的電源，F(xiàn)PGA沒有采用其它電源了，還有一些是控制和狀態(tài)線，如SBHE、BCLK、IOR、IOW、RESET和AEN等。
元件OSC1是有源時鐘晶振，提供FPGA定時動作的時鐘信號。
元件U3是FPGA，在FPGA芯片中，實現(xiàn)脈沖發(fā)生等功能。
元件C10到C35等是電容，屬于電源部分的電路，為FPGA等工作電路提供一個高質(zhì)量的電源。在本電路中，大容量的電容，大于1uF的，采用鉭電容。在某些電源電路部分，還要使用低壓穩(wěn)壓芯片(LDO)來為FPGA供電。在此就不對電源設(shè)計的理論進(jìn)行論述了。
元件S1和S2是跳線開關(guān)，S1用來選擇本電路在主機(jī)占用的地址空間，S2用來選擇本電路在主機(jī)中所用的中斷線。S1和S2都直接地連接到了FPGA芯片U3上了。
如圖3所示，元件U4到U49全部是光耦，主要功能就是對主機(jī)和FPGA進(jìn)行保護(hù)。
元件U50到U54、73、75、U77、U79、U81全部是485/422接口芯片，主要的目的就是提供數(shù)據(jù)傳送電路的電平、抗干擾、防止短路等等功能。
元件H4和H5是485信號的一個接口，在這兩個接口上的信號都是高速數(shù)據(jù)信號。
元件J3和J4是信號接口，主要是IO等信號。
如圖4所示，上拉電阻的主要作用是限制電流的大小。
主機(jī)采用PC/104工業(yè)控制用的計算機(jī)，數(shù)控軟件在主機(jī)中運(yùn)行。主機(jī)的運(yùn)動指令通過計算機(jī)的總線，發(fā)送給FPGA，F(xiàn)PGA內(nèi)部的總線命令接口模塊，實現(xiàn)接受主機(jī)的命令。主機(jī)的命令接受后，脈沖發(fā)生模塊將根據(jù)主機(jī)的命令，形成一定數(shù)量、頻率的脈沖，該脈沖通過485/422信號轉(zhuǎn)換，形成與電機(jī)的驅(qū)動模塊匹配的數(shù)字信號，電機(jī)的驅(qū)動模塊是伺服電機(jī)或者步進(jìn)電機(jī)的功率驅(qū)動模塊，它提供一個數(shù)字脈沖的控制接口，通過該接口，電機(jī)將會受控運(yùn)動。FPGA還有IO接口，通過IO接口信號轉(zhuǎn)換模塊，提供與數(shù)字控制設(shè)備相關(guān)的開關(guān)或繼電器的控制。時鐘電路提供FPGA用的時鐘信號。電源提供FPGA的電源。
權(quán)利要求1.一種基于FPGA的高速數(shù)字伺服卡，其特征在于由數(shù)字控制設(shè)備、運(yùn)動控制卡、主機(jī)構(gòu)成，所述主機(jī)是計算機(jī)，數(shù)控軟件在主機(jī)中運(yùn)行；所述數(shù)字控制設(shè)備包括電極的驅(qū)動模塊和開關(guān)或繼電器；所述運(yùn)動控制卡包括485/422數(shù)字轉(zhuǎn)換模塊、IO接口信號轉(zhuǎn)換模塊、FPGA、時鐘、電源；其中FPGA包括脈沖發(fā)生模塊、總線命令接口模塊、IO接口；主機(jī)的運(yùn)動指令通過計算機(jī)的總線發(fā)送給FPGA，F(xiàn)PGA內(nèi)部的總線命令接口模塊，實現(xiàn)接受主機(jī)的命令；主機(jī)的命令接受后，脈沖發(fā)生模塊將根據(jù)主機(jī)的命令，形成一定數(shù)量、頻率的脈沖，該脈沖通過485/422信號轉(zhuǎn)換，形成與電機(jī)的驅(qū)動模塊匹配的數(shù)字信號，電機(jī)的驅(qū)動模塊是伺服電機(jī)或者步進(jìn)電機(jī)的功率驅(qū)動模塊，它提供一個數(shù)字脈沖的控制接口，通過該接口，電機(jī)將會受控運(yùn)動；FPGA還有IO接口，通過IO接口信號轉(zhuǎn)換模塊，提供與數(shù)字控制設(shè)備相關(guān)的開關(guān)或繼電器的控制；時鐘電路提供FPGA用的時鐘信號；電源提供FPGA的電源。
專利摘要本實用新型涉及一種基于FPGA的高速數(shù)字伺服卡由數(shù)字控制設(shè)備、運(yùn)動控制卡、主機(jī)構(gòu)成，所述主機(jī)是計算機(jī)，數(shù)控軟件在主機(jī)中運(yùn)行；所述數(shù)字控制設(shè)備包括電極的驅(qū)動模塊和開關(guān)或繼電器；所述運(yùn)動控制卡包括485/422數(shù)字轉(zhuǎn)換模塊、IO接口信號轉(zhuǎn)換模塊、FPGA、時鐘、電源；其中FPGA包括脈沖發(fā)生模塊、總線命令接口模塊、IO接口；本實用新型通過使用FPGA在實現(xiàn)原來功能的基礎(chǔ)上，大幅度提高其性能；彌補(bǔ)和改進(jìn)現(xiàn)有相關(guān)技術(shù)的不足。
文檔編號G06F17/50GK2679760SQ200320117819
公開日2005年2月16日 申請日期2003年11月7日 優(yōu)先權(quán)日2003年11月7日
發(fā)明者裴海龍, 謝斌, 伍鴻健 申請人:華南理工大學(xué)