專利名稱：最佳化先進(jìn)先出滿載條件控制的方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于計(jì)算機(jī)系統(tǒng)技術(shù)，尤其是關(guān)于一種用以在一先進(jìn)先出(FIFO)裝置中產(chǎn)生一滿載信號的最佳控制電路。
背景技術(shù)：
數(shù)據(jù)傳輸在計(jì)算機(jī)系統(tǒng)中通常進(jìn)行于一傳送組件及一接收元件間，并是根據(jù)一控制信號與參數(shù)交換(handshake)協(xié)議方式完成。在計(jì)算機(jī)系統(tǒng)中，數(shù)據(jù)通常由傳送組件端以一大于接收組件所能實(shí)際處理的速度傳出，故常運(yùn)用高速緩沖器，如先進(jìn)先出(FIFO)內(nèi)存裝置等，使傳送組件及接收元件間的數(shù)據(jù)通訊得以順利進(jìn)行。
一般而言，一先進(jìn)先出(FIFO)裝置通常包含多個(gè)串行相接的儲存單位(或內(nèi)存位置)，其中數(shù)據(jù)依序被寫入該處或自該處讀出。一寫入地址指針保有儲存單位的寫入二進(jìn)制地址；供下一寫入動(dòng)作時(shí)將該數(shù)據(jù)寫進(jìn)該儲存單位中；一讀取地址指針保有該儲存單位的讀取二進(jìn)制地址，供下一讀取動(dòng)作時(shí)將該數(shù)據(jù)自該儲存單位中讀出。
圖1所示為一傳統(tǒng)先進(jìn)先出(FIFO)裝置100，其至少包含一先進(jìn)先出(FIFO)內(nèi)存101、一寫入地址電路103、一寫入多任務(wù)器105、一讀取地址電路107、一讀取多任務(wù)器109、一上下計(jì)數(shù)器111及一滿載/空載(FULL/EMPTY)信號產(chǎn)生器113。再有，先進(jìn)先出(FIFO)內(nèi)存101可為隨機(jī)存取內(nèi)存(RAM)，一上下計(jì)數(shù)器111數(shù)據(jù)的寫入及讀取動(dòng)作可同時(shí)在其中進(jìn)行，且其容量為N個(gè)字組。當(dāng)一讀取允許信號(RE)發(fā)出時(shí)，數(shù)據(jù)(RDATA)自一讀取地址RADR所指定的地址中讀出，其在一時(shí)脈CLK的一脈波出現(xiàn)時(shí)以逐字組方式讀出；同樣地，當(dāng)一寫入允許信號(WE)發(fā)出時(shí)，數(shù)據(jù)(WDATA)寫入一寫入地址WADR所指定的地址中，其在該時(shí)脈CLK的每一脈波出現(xiàn)時(shí)以逐字組方式寫入。
讀取地址電路107接收該時(shí)脈信號CLK及讀取允許信號RE。當(dāng)讀取允許信號RE發(fā)出時(shí)，讀取地址電路107隨該時(shí)脈信號CLK的時(shí)脈以一漸增該讀取地址RADR。
寫入地址電路103接收該時(shí)脈信號CLK及寫入允許信號WE。當(dāng)寫入允許信號WE發(fā)出時(shí)，寫入地址電路103隨該時(shí)脈信號CLK的時(shí)脈以一漸增該寫入地址WADR。
當(dāng)上下計(jì)數(shù)器111接收一寫入允許信號WE時(shí)，計(jì)數(shù)器激活一往上計(jì)數(shù)信號(U)，其得令一往上計(jì)數(shù)動(dòng)作進(jìn)行；上下計(jì)數(shù)器111接收及一被發(fā)出的讀取允許信號RE時(shí)，計(jì)數(shù)器激活一往下計(jì)數(shù)信號(D)，其得令一往下計(jì)數(shù)動(dòng)作進(jìn)行。當(dāng)往上計(jì)數(shù)信號(U)或往下計(jì)數(shù)信號(D)的一者發(fā)出時(shí)，上下計(jì)數(shù)器111在時(shí)脈CLK的一時(shí)脈出現(xiàn)時(shí)進(jìn)行一計(jì)數(shù)動(dòng)作，一上下計(jì)數(shù)器111的計(jì)數(shù)值count則輸出至滿載/空載(FULL/EMPTY)信號產(chǎn)生器113中。
信號產(chǎn)生器113自上下計(jì)數(shù)器111接收計(jì)數(shù)值count。若所接收得的計(jì)數(shù)值count為0，那么信號產(chǎn)生器113輸出一空載信號E，用以指出先進(jìn)先出(FIFO)內(nèi)存101已無數(shù)據(jù)可讀。
在一傳統(tǒng)先進(jìn)先出(FIFO)裝置實(shí)施例中，管線不與先進(jìn)先出(FIFO)裝置并用。在該實(shí)施例中，若所收得的計(jì)數(shù)值count等于N(先進(jìn)先出內(nèi)存101可有的字組容量)，那么信號產(chǎn)生器113輸出一滿載信號F，用以指出先進(jìn)先出(FIFO)內(nèi)存101已無再多的儲存容量。
在另一傳統(tǒng)先進(jìn)先出(FIFO)裝置實(shí)施例中，管線與先進(jìn)先出(FIFO)裝置并用。在該不同實(shí)施例中，假設(shè)所使用的管線有M條(每一管線能儲存一數(shù)據(jù)字組)，若所接收得的計(jì)數(shù)值count等于N(先進(jìn)先出內(nèi)存101所具的字組容量)-M(存于管線中的最大字組容量)，那么信號產(chǎn)生器113輸出一滿載信號F，用以指出先進(jìn)先出(FIFO)內(nèi)存101已無更多的儲存容量可供使用；以圖1中先進(jìn)先出(FIFO)內(nèi)存101為例，其自五道管線Pipelin0、Pipeline1、Pipeline2、Pipiline3及Pipiline4接收數(shù)據(jù)，且信號產(chǎn)生器113在count等于N-5時(shí)產(chǎn)生一滿載信號F。
圖1所示傳統(tǒng)先進(jìn)先出(FIFO)裝置可用以助于改善傳送元件及接收元件間的數(shù)據(jù)速率差，但該種裝置并未考慮及可能發(fā)生的管線閑置問題；即，某些管線可能不包含任何數(shù)據(jù)且先進(jìn)先出(FIFO)內(nèi)存101仍可容載更多的數(shù)據(jù)時(shí)，一滿載信號卻在此時(shí)產(chǎn)生。
發(fā)明內(nèi)容
因此，本發(fā)明提出一種用以在一先進(jìn)先出(FIFO)裝置中產(chǎn)生一最佳化滿載信號的方法及系統(tǒng)。在本發(fā)明的一實(shí)施例中，先進(jìn)先出(FIFO)裝置獲得數(shù)據(jù)的一或多管線的每一個(gè)都經(jīng)過檢查，用以核對數(shù)據(jù)儲存的有效性。在每一管線中，若管線未包含數(shù)據(jù)時(shí)，一對應(yīng)的有效位被設(shè)成0；若管線包含一有效數(shù)據(jù)時(shí)，該對應(yīng)有效位設(shè)成1。再有，一計(jì)數(shù)值count(如圖1所示)接著與有效位疊加而產(chǎn)生一總和。將該總和與先進(jìn)先出(FIFO)內(nèi)存的儲存容量比較，在該兩值相等時(shí)產(chǎn)生一滿載信號。
也就是說，本發(fā)明提供一種最佳化先進(jìn)先出滿載條件控制的方法，其中至少包含下列步驟核對一或多管線，以得知有效數(shù)據(jù)，其中該一或多管線可包含寫入一先進(jìn)先出內(nèi)存的數(shù)據(jù)；將該含有有效數(shù)據(jù)的管線數(shù)加至一上下計(jì)數(shù)器的一計(jì)數(shù)輸出中，藉以產(chǎn)生一和；以及比較該和與該先進(jìn)先出內(nèi)存的儲存容量值。
本發(fā)明又提供一種最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其至少包含一先進(jìn)先出(FIFO)內(nèi)存，具有一有限儲存容量；一或多管線，以串接方式相連接至該先進(jìn)先出內(nèi)存，其中每一管線可包含將寫入該先進(jìn)先出內(nèi)存的數(shù)據(jù)；一加法器，連接至該一或多管線，用以自該一或多管線的每一個(gè)接收一有效位，其中每一包含數(shù)據(jù)的管線輸出一有效值1至該加法器中，不包含數(shù)據(jù)輸出的管線輸出一有效值0至該加法器中；以及一上下計(jì)數(shù)器，連接至該加法器，用以送出一計(jì)數(shù)值而當(dāng)作該加法器的一輸入。
本發(fā)明還提供一種最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其至少包含一先進(jìn)先出(FIFO)內(nèi)存，具有一有限儲存容量；一或多管線，以串接方式相連接至該先進(jìn)先出內(nèi)存，其中每一管線可包含將寫入該先進(jìn)先出內(nèi)存的數(shù)據(jù)；一或多有效緩存器，連接至該一或多管線，其中該一或多有效緩存器的每一個(gè)分別連接至該一或多管線；一加法器，連接至該一或多有效緩存器，用以自該一或多有效緩存器的每一個(gè)接收一有效位；一上下計(jì)數(shù)器，連接至該加法器，用以送出一計(jì)數(shù)值而當(dāng)作該加法器的一輸入。
本發(fā)明的先進(jìn)先出(FIFO)滿載信號控制電路得以對先進(jìn)先出(FIFO)內(nèi)存儲存空間的使用更進(jìn)一步最佳化，因其對含有數(shù)據(jù)的管線計(jì)數(shù)以產(chǎn)生滿載信號，而非對所有管線一視同仁地加以計(jì)數(shù)。
以下附圖內(nèi)容為本發(fā)明實(shí)施例說明的一部份，用以解說本發(fā)明的原理。
圖1為傳統(tǒng)先進(jìn)先出(FIFO)裝置的結(jié)構(gòu)示意圖。
圖2為包含本發(fā)明的一最佳滿載信號控制電路實(shí)施例的先進(jìn)先出(FIFO)裝置的結(jié)構(gòu)示意圖。
圖3為本發(fā)明一最佳化滿載信號控制電路的功能步驟的流程圖。
其中，附圖標(biāo)記說明如下100傳統(tǒng)先進(jìn)先出(FIFO)裝置 101先進(jìn)先出(FIFO)內(nèi)存103寫入地址電路 105寫入多任務(wù)器107讀取地址電路 109讀取多任務(wù)器111上下計(jì)數(shù)器 113信號產(chǎn)生器200先進(jìn)先出(FIFO)裝置 201先進(jìn)先出(FIFO)內(nèi)存202A寫入控制電路 202B讀取控制電路203寫入地址電路 205寫入多任務(wù)器207讀取地址電路 209讀取多任務(wù)器211上下計(jì)數(shù)器 213信號值215加法器 217總和219比較器 221輸出具體實(shí)施方式
以下敘述用以使本領(lǐng)域的普通技術(shù)人員得以制造或使用本發(fā)明。再有，本領(lǐng)域的普通技術(shù)人必可輕易加以不同的修改，且本發(fā)明中的技術(shù)方案一般可用于其它實(shí)施例中。因此，本發(fā)明描述的實(shí)施例非用以限定其范圍。
圖2所示為本發(fā)明一實(shí)施例中的一先進(jìn)先出(FIFO)裝置200，其至少包含一先進(jìn)先出(FIFO)內(nèi)存201、一寫入控制電路202A、一讀取控制電路202B、一上下計(jì)數(shù)器211、一加法器215及一比較器219。其中，先進(jìn)先出(FIFO)內(nèi)存201可為一隨機(jī)存取內(nèi)存(RAM)，該RAM中可同時(shí)進(jìn)行數(shù)據(jù)的讀取及寫入工作，且其容量為N個(gè)字組。
寫入控制電路202A還包含一寫入地址電路203及一寫入多任務(wù)器205。當(dāng)一寫入允許信號(WE)發(fā)出時(shí)，數(shù)據(jù)(WDATA)被寫進(jìn)一寫入地址(WADR)所指的地址中，且在一時(shí)脈信號CLK的一時(shí)脈發(fā)生時(shí)以逐字組的方式寫入。
在一寫入動(dòng)作進(jìn)行時(shí)，寫入控制電路202A接收時(shí)脈信號CLK及寫入允許信號(WE)。當(dāng)寫入允許信號(WE)發(fā)出時(shí)，寫入地址電路203在時(shí)脈信號CLK的一時(shí)脈發(fā)生時(shí)對寫入取地址(WADR)增加一。然而，當(dāng)寫入允許信號(WE)及時(shí)脈信號CLK發(fā)出時(shí)，讀取多任務(wù)器205選擇輸入“1”，用以使寫入地址(WADR)增加一。
讀取控制電路202B還包含一讀取地址電路207及一讀取多任務(wù)器209。當(dāng)一讀取允許信號(RE)發(fā)出時(shí)，數(shù)據(jù)(RDATA)便自一讀取地址(RADR)所指的一地址中讀出，且在一時(shí)脈信號CLK的一時(shí)脈發(fā)生時(shí)以逐字組的方式讀出。
在一讀取動(dòng)作進(jìn)行時(shí)，讀取控制電路202B接收時(shí)脈信號CLK及讀取允許信號(RE)。當(dāng)讀取允許信號(RE)發(fā)出時(shí)，讀取地址電路207在時(shí)脈信號CLK的一時(shí)脈發(fā)生時(shí)對讀取地址(RADR)增加一。然而，當(dāng)讀取允許信號(RE)及時(shí)脈信號CLK發(fā)出時(shí)，讀取多任務(wù)器209選擇輸入“1”，用以使讀取地址(RADR)增加一。
再有，當(dāng)上下計(jì)數(shù)器211接收一寫入允許信號(WE)時(shí)，計(jì)數(shù)器激活一往上計(jì)數(shù)信號(U)，其得使一往上計(jì)數(shù)動(dòng)作進(jìn)行。當(dāng)上下計(jì)數(shù)器211接收一讀取允許信號(RE)時(shí)，計(jì)數(shù)器激活一往下計(jì)數(shù)信號(D)，其得使一往下計(jì)數(shù)動(dòng)作進(jìn)行。當(dāng)往上計(jì)數(shù)信號(U)或往下計(jì)數(shù)信號(D)發(fā)出時(shí)，上下計(jì)數(shù)器211隨時(shí)脈CLK的發(fā)生而進(jìn)行一計(jì)數(shù)動(dòng)作。接著，上下計(jì)數(shù)器211的一計(jì)數(shù)值count輸出至加法器215中。
在圖2所示實(shí)施例中，先進(jìn)先出(FIFO)內(nèi)存201自五道管線Pipeline0、Pipeline1、Pipeline2、Pipiline3及Pipiline4接收數(shù)據(jù)WDATA，其中這些管線的每一個(gè)的容量皆為一數(shù)據(jù)字組，且該五管線分別對應(yīng)緩存器Valid0、Valid1、Valid2、Valid3及Valid4中的有效位；當(dāng)對應(yīng)管線中不含任何數(shù)據(jù)時(shí)，有效位設(shè)成0；相反地，在一對應(yīng)管線含一有效數(shù)據(jù)項(xiàng)時(shí)，其對應(yīng)有效位便設(shè)成1。Pipeline0、Pipeline1、Pipeline2、Pipiline3及Pipiline4以串行方式相接，第一管線中所存數(shù)據(jù)在每一時(shí)脈周期時(shí)接至下一管線(如圖中箭頭所示)，最后連接至先進(jìn)先出(FIFO)內(nèi)存201。同樣地，當(dāng)數(shù)據(jù)自一管線接至下一管線時(shí)，數(shù)據(jù)對應(yīng)的有效位自一有效緩存器接至下一緩存器，如圖中箭頭所示。
再有，有效位的值輸入至加法器215中，并與上下計(jì)數(shù)器211的輸出count聚加在一塊。接著，加法器輸出一總和217。比較器219具有一總和217的輸入及N(先進(jìn)先出內(nèi)存201中可有的字組數(shù))的輸入，并對該兩輸入值加以比較，并在該兩輸入值相等時(shí)輸出一滿載信號。
圖3為一本發(fā)明的最佳滿載信號控制電路的功能步驟的流程圖。步驟301中，所有輸入至一FIFO內(nèi)存201的管線都加以核對數(shù)據(jù)。對每一管線而言，參考步驟303至307，若管線中包含有效數(shù)據(jù)，那么一相對應(yīng)的有效位被設(shè)成1，如步驟305所示。相反地，若一管線不包含數(shù)據(jù)，那么一相對應(yīng)位被設(shè)成0，如步驟307所示。接著進(jìn)入步驟309，其對應(yīng)管線的有效位與一計(jì)數(shù)數(shù)值聚加在一塊以獲得一和，其中該計(jì)數(shù)數(shù)值是自一上下計(jì)數(shù)器211處接收得。步驟311中，該和接著與先進(jìn)先出(FIFO)內(nèi)存201中的容量相比較，當(dāng)該和與該先進(jìn)先出(FIFO)內(nèi)存201容量相等時(shí)，一邏輯“1”產(chǎn)生而成為輸出221；相反地，若步驟311中比較得知該和不等于該先進(jìn)先出(FIFO)內(nèi)存201的容量值，那么一邏輯“0”便輸出至輸出221。
先進(jìn)先出(FIFO)裝置200的輸出221構(gòu)成一滿載信號，其中上下計(jì)數(shù)器211的信號值用以指出先進(jìn)先出(FIFO)內(nèi)存201是否為滿溢；信號值213則構(gòu)成一空載信號，其中該信號值213用以指出為該上下計(jì)數(shù)器211產(chǎn)生的計(jì)數(shù)值是否為0。
上述對于本發(fā)明的各實(shí)施例的說明僅用以解釋，即不只這些實(shí)施例屬于本發(fā)明，其余經(jīng)過對上述精神修改及變動(dòng)的實(shí)施例皆為可實(shí)現(xiàn)的，故亦應(yīng)屬于本發(fā)明的范圍。本領(lǐng)域的普通技術(shù)人員得藉由閱讀上述說明的實(shí)施例而進(jìn)行修改及變動(dòng)，這些實(shí)施例皆不脫離本發(fā)明的范圍。
舉例而言，雖然圖1及圖2都將管線總數(shù)定為5，但實(shí)際上本領(lǐng)域的普通技術(shù)人員皆知該數(shù)目可隨設(shè)計(jì)參數(shù)而有不同。
權(quán)利要求
1.一種最佳化先進(jìn)先出滿載條件控制的方法，其中至少包含下列步驟核對一或多管線，以得知有效數(shù)據(jù)，其中該一或多管線可包含寫入一先進(jìn)先出內(nèi)存的數(shù)據(jù)；將該含有有效數(shù)據(jù)的管線數(shù)加至一上下計(jì)數(shù)器的一計(jì)數(shù)輸出中，借以產(chǎn)生一和；以及比較該和與該先進(jìn)先出內(nèi)存的儲存容量值。
2.如權(quán)利要求1所述的方法，其特征在于該和等于該先進(jìn)先出內(nèi)存的儲存容量值。
3.如權(quán)利要求2所述的方法，其特征在于還包含產(chǎn)生該滿載信號的步驟，用以指出該先進(jìn)先出內(nèi)存處于滿載狀態(tài)。
4.如權(quán)利要求1所述的方法，其特征在于該和不等于該先進(jìn)先出內(nèi)存的儲存容量。
5.如權(quán)利要求4所述的方法，其特征在于還包含產(chǎn)生一信號的步驟，用以指出該先進(jìn)先出內(nèi)存非處于滿載狀態(tài)。
6.如權(quán)利要求1所述的方法，其特征在于還包含在該上下計(jì)數(shù)器中激活一往上計(jì)數(shù)信號的步驟，用以在一寫入允許信號發(fā)出于該先進(jìn)先出裝置中時(shí)使一往上計(jì)數(shù)動(dòng)作得以進(jìn)行。
7.如權(quán)利要求6所述的方法，其特征在于還包含在該往上計(jì)數(shù)信號激活時(shí)執(zhí)行一計(jì)數(shù)動(dòng)作的步驟，其中該計(jì)數(shù)動(dòng)作在一時(shí)脈的信號的一時(shí)脈發(fā)生時(shí)進(jìn)行。
8.如權(quán)利要求1所述的方法，其特征在于還包含在一讀取允許信號發(fā)出于該先進(jìn)先出裝置中時(shí)激活該上下計(jì)數(shù)器中一往下計(jì)數(shù)信號的步驟，以使一往下計(jì)數(shù)動(dòng)作得以進(jìn)行。
9.如權(quán)利要求8所述的方法，其特征在于還包含在該往下信號激活時(shí)執(zhí)行一計(jì)數(shù)動(dòng)作的步驟，其中該計(jì)數(shù)動(dòng)作在一時(shí)脈的信號的一時(shí)脈發(fā)生時(shí)進(jìn)行。
10.如權(quán)利要求1所述的方法，其特征在于還包含自該上下計(jì)數(shù)器產(chǎn)生該計(jì)數(shù)輸出的步驟。
11.一種最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其中至少包含一先進(jìn)先出內(nèi)存，具有一有限儲存容量；一或多管線，以串接方式相連接至該先進(jìn)先出內(nèi)存，其中每一管線可包含將寫入該先進(jìn)先出內(nèi)存的數(shù)據(jù)；一加法器，連接至該一或多管線，用以自該一或多管線的每一個(gè)接收一有效位，其中每一包含數(shù)據(jù)的管線輸出一有效值1至該加法器中，不包含數(shù)據(jù)輸出的管線輸出一有效值0至該加法器中；以及一上下計(jì)數(shù)器，連接至該加法器，用以送出一計(jì)數(shù)值而當(dāng)作該加法器的一輸入。
12.如權(quán)利要求11所述的最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其特征在于該加法器聚加該一或多管線的每一個(gè)的有效值及該上下計(jì)數(shù)器的計(jì)數(shù)值，并輸出該和。
13.如權(quán)利要求12所述的最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其特征在于還包含一比較器，該比較器連接至該加法器，其中該比較器用以對該加法器的輸出及該先進(jìn)先出內(nèi)存的儲存容量值比較。
14.如權(quán)利要求13所述的最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其特征在于該比較器具有一第一輸入及一第二輸入，該第一輸入連接至該加法器的輸出，該第二輸入具有該先進(jìn)先出內(nèi)存儲存裝置的值。
15.如權(quán)利要求11所述的最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其特征在于還包含一寫入允許信號，該寫入允許信號連接至該上下計(jì)數(shù)器的一往上計(jì)數(shù)輸入中。
16.如權(quán)利要求11所述的最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其特征在于還包含一讀取允許信號，該讀取允許信號連接至該上下計(jì)數(shù)器一往下計(jì)數(shù)輸入中。
17.一種最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其至少包含一先進(jìn)先出內(nèi)存，具有一有限儲存容量；一或多管線，以串接方式相連接至該先進(jìn)先出內(nèi)存，其中每一管線可包含將寫入該先進(jìn)先出內(nèi)存的數(shù)據(jù)；一或多有效緩存器，連接至該一或多管線，其中該一或多有效緩存器的每一個(gè)分別連接至該一或多管線；一加法器，連接至該一或多有效緩存器，用以自該一或多有效緩存器的每一個(gè)接收一有效位；一上下計(jì)數(shù)器，連接至該加法器，用以送出一計(jì)數(shù)值而當(dāng)作該加法器的一輸入。
18.如權(quán)利要求17所述的最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其特征在于該一或多有效緩存器以串接方式連接。
19.如權(quán)利要求18所述的最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其特征在于當(dāng)該一或多有效緩存器連接至一無有效數(shù)據(jù)的管線時(shí)，該有效緩存器的一有效緩存器輸出一0值為其有效值。
20.如權(quán)利要求19所述的最佳化先進(jìn)先出滿載條件控制的系統(tǒng)，其特征在于當(dāng)該一或多有效緩存器連接至一具有效數(shù)據(jù)的管線時(shí)，該有效緩存器的一有效緩存器輸出一1值為其有效值。
全文摘要
本發(fā)明公開了一種在一先進(jìn)先出(FIFO)裝置中產(chǎn)生一最佳化滿載信號的方法及系統(tǒng)；該方法至少包含下述步驟核對一或多管線，以得知有效數(shù)據(jù)，其中該一或多管線可包含寫入一先進(jìn)先出內(nèi)存的數(shù)據(jù)，然后將該含有有效數(shù)據(jù)的管線數(shù)加至一上下計(jì)數(shù)器的一計(jì)數(shù)輸出中，藉以產(chǎn)生一和；本發(fā)明的最佳化滿載信號控制電路通過聚加字組所占的存儲單元及為字組所占的管線數(shù)，以核對該先進(jìn)先出(FIFO)內(nèi)存的儲存容量。
文檔編號G06F12/00GK1551005SQ20041000529
公開日2004年12月1日 申請日期2004年2月18日 優(yōu)先權(quán)日2003年5月13日
發(fā)明者黃錫霖 申請人:威盛電子股份有限公司