專利名稱：訪問(wèn)存儲(chǔ)器的方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及數(shù)據(jù)處理系統(tǒng)，特別是涉及一種用于集成電路微處理器和微型計(jì)算機(jī)的片選(chip select)邏輯電路。
背景技術(shù)：
在很多情況下，為了提供某些功能，集成電路微處理器必須與其它集成電路器件連接在一起。典型地，使用微處理器和其它集成電路的系統(tǒng)設(shè)計(jì)者將采用“膠水邏輯(glue logic)”來(lái)從該微處理器自身產(chǎn)生的地址和總線控制信號(hào)產(chǎn)生所需的片選信號(hào)。這種附加邏輯明顯增加了所設(shè)計(jì)的系統(tǒng)的成本，并可能降低系統(tǒng)性能，因而非常不希望采用這種附加邏輯。
80186(亦被稱作iAPX 186)，可從地處加利福尼亞州SantaClara的Intel公司購(gòu)得，是一種具有用于產(chǎn)生片選信號(hào)的內(nèi)部邏輯的集成電路微處理器。片選邏輯具有有限的對(duì)地址范圍進(jìn)行編程的能力，對(duì)于該地址范圍，7個(gè)可能的片選中的每一個(gè)都是有效的，并且上述片選邏輯能夠可編程地把等待狀態(tài)插入總線周期，對(duì)于這些總線周期，每個(gè)片選是有效的。
1992年9月29日授權(quán)的John A.Langan和James M.Sibigtroth的美國(guó)專利5,151,986號(hào)中揭示了一種具有板載片選邏輯的集成電路微處理器的另一個(gè)例子。所揭示的片選邏輯包括一個(gè)控制寄存器，利用該控制寄存器能夠?qū)?shù)個(gè)片選輸出中的每一個(gè)的時(shí)序、極性和等待狀態(tài)的數(shù)目單獨(dú)編程。
由James B.Eifert等人在1995年9月5日授權(quán)的美國(guó)專利5,448,744號(hào)中講授了一種具有高靈活性的板載片選邏輯的集成電路微處理器。由Eifert等人講授的片選邏輯提供了極大的靈活度，這是通過(guò)允許根據(jù)是否一個(gè)訪問(wèn)周期的屬性(例如，該周期是讀還是寫)匹配于一個(gè)可編程的屬性而有條件地觸發(fā)片選信號(hào)來(lái)實(shí)現(xiàn)的。
與把片選邏輯集成到微處理器集成電路上有關(guān)的一個(gè)主要問(wèn)題涉及數(shù)據(jù)處理系統(tǒng)中低功耗和高速外圍器件訪問(wèn)的競(jìng)爭(zhēng)性要求。典型的片選方法要求一些地址譯碼以及屬性或任選項(xiàng)匹配(option match)。為了降低功耗，在使能外圍器件芯片使能或片選(本文稱之為“CE”)之前，執(zhí)行全部的地址和任選項(xiàng)匹配。
需要被用來(lái)影響片選的總線周期，例如譯碼地址以及匹配任選項(xiàng)信息的周期，縮短了器件訪問(wèn)的可用周期。一種提高訪問(wèn)速度的方法是連續(xù)認(rèn)定一個(gè)器件片選信號(hào)(CE)，從整個(gè)訪問(wèn)時(shí)間中去除地址譯碼和CE認(rèn)定時(shí)間。但是，CE的連續(xù)認(rèn)定導(dǎo)致功耗增加，并且不能擴(kuò)展到廣泛的器件類型。
再者，被頻繁訪問(wèn)的器件連續(xù)花費(fèi)總線周期，以匹配地址信息并認(rèn)定CE。同樣，被頻繁訪問(wèn)的器件保留使能的消耗功率。需要增加器件訪問(wèn)可用的周期的數(shù)目，同時(shí)減少數(shù)據(jù)處理系統(tǒng)的功耗。一種靈活的解決方法將適用于多種器件，例如具有內(nèi)部地址產(chǎn)生的存儲(chǔ)器件、流水線突發(fā)閃爍存儲(chǔ)器件以及異步存儲(chǔ)器件。
與把片選邏輯集成到微處理器集成電路上有關(guān)的另一個(gè)主要的關(guān)注點(diǎn)涉及向用戶提供足夠的靈活度。“膠水”邏輯的使用是極端靈活的，這是因?yàn)橄到y(tǒng)設(shè)計(jì)者在用微處理器的存儲(chǔ)器映射、時(shí)序以及片選信號(hào)自身的其它特點(diǎn)為每個(gè)外部器件布局時(shí)具有寬范圍。這種靈活度是很有用的，這是因?yàn)閷?duì)于特定的外部器件，可能的系統(tǒng)設(shè)計(jì)和片選要求的變化是很大的。在一個(gè)集成片選單元中提供足夠的靈活度，同時(shí)把該單元的尺寸壓縮在合理的限度之內(nèi)是相當(dāng)困難的。
外圍器件具有多種特點(diǎn)和要求，通過(guò)采用芯片使能或片選(CE)信號(hào)和輸出使能(OE)信號(hào)，使一種類型的外圍器件與微處理器同步工作。片選信號(hào)用來(lái)指示待訪問(wèn)的特定器件，并且輸出使能信號(hào)用來(lái)使該訪問(wèn)同步。因此，器件訪問(wèn)需要附加的總線周期以調(diào)整同步。其它的器件具有慢速總線接口邏輯，并在CE的“非”操作之后要求附加的時(shí)間，以允許同步的OE響應(yīng)以及特定于每一器件類型的任意數(shù)目的功能。需要增加數(shù)據(jù)處理系統(tǒng)中片選信號(hào)定時(shí)的靈活度，為廣泛的外圍器件的有效的系統(tǒng)設(shè)計(jì)創(chuàng)造條件。
進(jìn)一步講，各種結(jié)構(gòu)具有不一致的需求，在一個(gè)數(shù)據(jù)處理系統(tǒng)中協(xié)調(diào)起來(lái)是困難的。在很多模塊系統(tǒng)中，存在多個(gè)與各種器件進(jìn)行通信的CPU。在單一數(shù)據(jù)處理系統(tǒng)中，對(duì)于高速緩存類型結(jié)構(gòu)和預(yù)取結(jié)構(gòu)，通常需要附加的模塊和邏輯來(lái)調(diào)整事物處理。需要在一個(gè)數(shù)據(jù)處理系統(tǒng)中增加一致性并使冗余度最小，使其靈活地適應(yīng)于系統(tǒng)設(shè)計(jì)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，數(shù)據(jù)處理系統(tǒng)具有一個(gè)脈沖串片選模塊，它解決了高速存儲(chǔ)器訪問(wèn)和低功耗性能的競(jìng)爭(zhēng)性利害關(guān)系。根據(jù)本發(fā)明的一個(gè)方面，片選電路允許用戶為某一特定應(yīng)用確定功率/性能比。
一個(gè)高性能的芯片使能(HPCE)信號(hào)是功能上可編程的，以在最后的有效器件訪問(wèn)之后，根據(jù)一個(gè)訪問(wèn)占空比(duty cycle)保持對(duì)于一個(gè)預(yù)定數(shù)目的總線周期的認(rèn)定。該訪問(wèn)占空比考慮了對(duì)某一特定的器件的潛在的訪問(wèn)次數(shù)。每次訪問(wèn)上認(rèn)定HPCE而不匹配，消除了與地址譯碼和片選認(rèn)定有關(guān)的時(shí)鐘周期，從而增加了訪問(wèn)一個(gè)器件的速度。在一個(gè)例子中，在下列4種情況保持對(duì)HPCE的認(rèn)定總是、決不、在有效的地址匹配之后4個(gè)周期或者在一個(gè)有效的匹配之后8個(gè)周期。
另外，為了進(jìn)一步提高訪問(wèn)速度，開(kāi)始一個(gè)推測(cè)性訪問(wèn)，而不考慮任何匹配準(zhǔn)則。這里，當(dāng)為了訪問(wèn)而把一個(gè)器件觸發(fā)時(shí)，在接收訪問(wèn)生效之前，脈沖串片選通過(guò)認(rèn)定一個(gè)負(fù)載脈沖串地址(LBA)信號(hào)，開(kāi)始一個(gè)存儲(chǔ)器訪問(wèn)。在數(shù)據(jù)處理系統(tǒng)確定訪問(wèn)哪一個(gè)器件的同時(shí)，推測(cè)性訪問(wèn)允許器件準(zhǔn)備訪問(wèn)。在下一次對(duì)另一個(gè)器件訪問(wèn)的地方，推測(cè)性訪問(wèn)被放棄。對(duì)于數(shù)據(jù)處理系統(tǒng)，不需要有放棄步驟，這是因?yàn)椴](méi)有實(shí)際的訪問(wèn)而僅有器件準(zhǔn)備。
本發(fā)明的另一方面允許可編程片選“非”操作。在一個(gè)實(shí)施例中，在給出更慢的存儲(chǔ)器附加時(shí)間以停用的一個(gè)數(shù)據(jù)確認(rèn)信號(hào)之前的一個(gè)總線周期，可以對(duì)片選信號(hào)進(jìn)行“非”操作。更早的片選信號(hào)“非”操作提供了一種與具有同步輸出使能要求的器件接口的有效方法，并且提供了附加的總線解耦時(shí)間。
根據(jù)本發(fā)明的另一方面，脈沖串地址發(fā)生器(BAG)模塊具有一個(gè)可編程傳輸模式，既適用于高速緩存類型結(jié)構(gòu)也適用于預(yù)取類型結(jié)構(gòu)。這種雙應(yīng)用能力提高了系統(tǒng)設(shè)計(jì)的靈活度水平。根據(jù)與傳輸類型相對(duì)應(yīng)的可編程終止條件，BAG用一個(gè)數(shù)據(jù)確認(rèn)信號(hào)來(lái)終止一個(gè)總線周期。終止條件可以是一個(gè)預(yù)定數(shù)目的數(shù)據(jù)傳輸(例如2N)或是一個(gè)物理邊界(例如2(N)-1)，并且允許在一個(gè)外部存儲(chǔ)器件的一行的中間的訪問(wèn)。對(duì)于高速緩存類型傳輸，脈沖串計(jì)數(shù)器確定何時(shí)達(dá)到高速緩存線寬的限制(即高速緩存線滿了)，并且作為響應(yīng)，認(rèn)定一個(gè)數(shù)據(jù)確認(rèn)信號(hào)。預(yù)取類型的結(jié)構(gòu)采用一個(gè)地址遞增器來(lái)檢測(cè)行邊界的交叉，并作為響應(yīng)，認(rèn)定一個(gè)數(shù)據(jù)確認(rèn)信號(hào)。在一個(gè)實(shí)施例中，為不具備地址遞增能力的器件外部地提供脈沖串地址。
本發(fā)明以廣泛的解決方案和應(yīng)用，解決了高速訪問(wèn)和低功耗這一對(duì)矛盾的要求。本發(fā)明是一種靈活的方法，增加了器件訪問(wèn)的速度，同時(shí)考慮了系統(tǒng)設(shè)計(jì)的過(guò)程。
概要在下面的描述中，陳述多個(gè)特定的細(xì)節(jié)，例如特定的控制寄存器位長(zhǎng)度等，以提供對(duì)本發(fā)明的全面理解。但是，本發(fā)明可以不需要這些特定的細(xì)節(jié)而被實(shí)施，這一點(diǎn)對(duì)于技術(shù)人員來(lái)講是顯而易見(jiàn)的。在其它例子中，為了不使本發(fā)明由于不必要的細(xì)節(jié)而難以理解，已經(jīng)以方框圖的形式表示了電路。對(duì)于大部分，有關(guān)時(shí)序考慮以及諸如此類的細(xì)節(jié)已經(jīng)被省略，因?yàn)槿〉脤?duì)本發(fā)明的全面理解不需要這些細(xì)節(jié)，并且這些細(xì)節(jié)是在相關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員的知識(shí)面之內(nèi)。
專用名詞術(shù)語(yǔ)“總線”將被用來(lái)代表多個(gè)信號(hào)或?qū)Ь€，它們可以被用來(lái)傳輸一種或多種類型的信息，例如數(shù)據(jù)、地址、控制或狀態(tài)。當(dāng)提及一個(gè)信號(hào)、狀態(tài)位或類似的裝置(aparatus)分別進(jìn)入它的邏輯真或邏輯假狀態(tài)時(shí)，術(shù)語(yǔ)“認(rèn)定”和“非操作”將被使用。如果邏輯真狀態(tài)是邏輯電平“1”，那么邏輯假狀態(tài)將是邏輯電平“0”。并且如果邏輯真狀態(tài)是邏輯電平“0”，那么邏輯假狀態(tài)將是邏輯電平“1”。


圖1是以方框圖的形式圖解說(shuō)明一個(gè)根據(jù)本發(fā)明的數(shù)據(jù)處理系統(tǒng)。
圖2以方框圖的形式圖解說(shuō)明圖1中的片選電路的第一部分。
圖3圖解說(shuō)明了一個(gè)圖2中的HPCE狀態(tài)機(jī)器的狀態(tài)圖。
圖4圖解說(shuō)明了一個(gè)圖2中的BCS狀態(tài)機(jī)器的狀態(tài)圖。
圖5圖解說(shuō)明了一個(gè)有助于理解圖2中的片選電路第一部分的工作的時(shí)序圖。
圖6采用一部分以方框圖的形式，另一部分以邏輯圖的形式圖解說(shuō)明圖2中的脈沖串地址發(fā)生器。
圖7圖解說(shuō)明一個(gè)圖1中的片選電路的第二部分的方框圖。
圖8圖解說(shuō)明一個(gè)有助于理解圖2中的片選電路的第二部分的工作的時(shí)序圖。
具體實(shí)施例方式
參照?qǐng)D1-圖7將更全面地理解本發(fā)明。圖1以方框圖的形式圖解說(shuō)明一個(gè)數(shù)據(jù)處理系統(tǒng)20。數(shù)據(jù)處理系統(tǒng)20通常包括一個(gè)經(jīng)由外部總線24與異步存儲(chǔ)器26和同步存儲(chǔ)器28相連的數(shù)據(jù)處理器22。此外，數(shù)據(jù)處理器22包括片選電路，該電路把3個(gè)片選信號(hào)提供給異步存儲(chǔ)器26，并且把4個(gè)片選信號(hào)提供給同步存儲(chǔ)器28，下文將更詳細(xì)地描述這一點(diǎn)。
數(shù)據(jù)處理器22通常包括一個(gè)經(jīng)由內(nèi)部總線36連接至數(shù)據(jù)處理器22的各種其它部件的中央處理單元(CPU)32。這些其它部件包括內(nèi)部器件34、一個(gè)外部總線接口(EBI)38和一個(gè)片選電路40。CPU32可以采用任何常規(guī)的CPU結(jié)構(gòu)，例如復(fù)雜指令集計(jì)算機(jī)(CISC)、精簡(jiǎn)指令集計(jì)算機(jī)(RISC)、數(shù)字信號(hào)處理器(DSP)或任何其它的已知結(jié)構(gòu)。內(nèi)部器件34代表附加的功能，例如輸入/輸出外設(shè)、中斷控制器、定時(shí)器等等。EBI38適用于把傳導(dǎo)于內(nèi)部總線36上的地址和數(shù)據(jù)信號(hào)耦連至外部總線24，用于向/從異步存儲(chǔ)器26、同步存儲(chǔ)器28以及其它可能被連接至外部總線24的器件發(fā)送/接收數(shù)據(jù)。
片選電路40是一個(gè)集成片選信號(hào)發(fā)生器，它能夠觸發(fā)信號(hào)以驅(qū)動(dòng)實(shí)際的物理存儲(chǔ)器芯片。例如，片選電路40提供3個(gè)用來(lái)與異步存儲(chǔ)器26接口的信號(hào)，用“CE1”、“OE1”和“WE1”表示。這些信號(hào)分別構(gòu)成了常規(guī)集成電路存儲(chǔ)器的芯片使能、輸出使能和寫使能輸入。片選電路40還能夠訪問(wèn)同步存儲(chǔ)器器件，并且為了訪問(wèn)這些器件，提供了4個(gè)被標(biāo)為“CE2”、“LBA2”、“OE2”和“WE2”的信號(hào)。除了分別構(gòu)成一個(gè)存儲(chǔ)器集成電路的常規(guī)芯片使能、輸出使能以及寫使能輸入之外，片選電路40還提供信號(hào)LBA2，把它用作一個(gè)同步周期起始信號(hào)。在某些情況下，同步存儲(chǔ)器28將是一個(gè)脈沖串的存儲(chǔ)器件，在這種情況下，信號(hào)LBA2將成為一個(gè)脈沖串訪問(wèn)的開(kāi)始的信號(hào)。注意為了方便本發(fā)明的討論，圖1中省略了片選電路40通常將提供的附加片選信號(hào)。
圖2以方框圖的形式圖解說(shuō)明圖1中的片選電路40的第一部分50。部分50通常包括一個(gè)基地址寄存器51、一個(gè)任選項(xiàng)寄存器52、一個(gè)基地址比較器53、一個(gè)脈沖串狀態(tài)機(jī)器54以及一個(gè)任選項(xiàng)寄存器56?；刂芳拇嫫?1存儲(chǔ)代表著與部分50有關(guān)的區(qū)段的基地址和尺寸的位，并且把它們作為一個(gè)輸入提供給基地址比較器53。基地址比較器53還具有一個(gè)第二輸入，用于接收在內(nèi)部總線36上傳導(dǎo)并被標(biāo)記為IADDR(23:15)的地址的關(guān)鍵位。基地址比較器53還具有一個(gè)控制輸入，用于從內(nèi)部總線36接收一個(gè)被標(biāo)為“ICYS”的周期起始信號(hào)。響應(yīng)于信號(hào)ICYS的觸發(fā)，基地址比較器53把IADDR(23:15)與來(lái)自基地址寄存器51的基地址相比較?；刂繁容^器53觸發(fā)一個(gè)被標(biāo)為“MATCH”的輸出信號(hào)以表明由關(guān)鍵地址位IADDR(23:15)所代<p>

θ2＝-30°多磁性刷充電單元2中的導(dǎo)電粒子沉積模式分成兩類，并且磁性刷充電設(shè)備C1中的沉積模式與設(shè)備C2中的沉積模式不同。
在感光鼓的表面上可以觀察到在第一磁性刷充電設(shè)備C1中沉積的導(dǎo)電粒子。另一方面，在鼓的表面上觀察不到在設(shè)備C2中沉積的粒子，原因在于它們被作為下游設(shè)備的設(shè)備C1磁力回收了。然而，在其上沉積有粒子的感光鼓1的表面區(qū)域上的充電電位降低了，原因在于能夠?qū)牡某潆娮鞒鲐暙I(xiàn)的粒子的數(shù)目減少了。這能夠造成在許多情況中相對(duì)明顯的不均勻電位分布，并且當(dāng)通過(guò)設(shè)備C1在充電的鼓表面上不能獲得均勻電位分布時(shí)，能夠?qū)е律蓾舛炔痪鶆虻膱D像。
在例1中，通過(guò)從視覺(jué)上確認(rèn)打印有反射濃度為0.3A的半色調(diào)圖像的A4紙上的不均勻濃度，判斷磁性刷充電設(shè)備C2中的導(dǎo)電粒子的沉積。它是根據(jù)以下標(biāo)準(zhǔn)評(píng)估的○未觀察到不均勻濃度×觀察到不均勻濃度表2給出了將θ1設(shè)置為常數(shù)+5°而θ2在-30°到+15°的范圍內(nèi)變化時(shí)的結(jié)果。如表2所示，在0°到+15°的角度范圍內(nèi)，觀察到因磁性刷但是，HPCE字段允許用戶針對(duì)低功耗和高性能間的優(yōu)化折衷，有選擇地裁剪他們的系統(tǒng)。HPCE字段確定訪問(wèn)另一個(gè)區(qū)段的周期的數(shù)目，對(duì)于該區(qū)段，脈沖串狀態(tài)機(jī)器54保持信號(hào)CE有效。當(dāng)HPCE字段被設(shè)置為00時(shí)，對(duì)于4個(gè)對(duì)另一個(gè)區(qū)域的連續(xù)訪問(wèn)，脈沖串狀態(tài)機(jī)器保持信號(hào)CE有效。在一個(gè)對(duì)另一個(gè)區(qū)段的第5個(gè)連續(xù)的訪問(wèn)的開(kāi)始時(shí)，脈沖串狀態(tài)機(jī)器使信號(hào)CE失效。再者，如果對(duì)這個(gè)區(qū)段的訪問(wèn)出現(xiàn)在第5次訪問(wèn)開(kāi)始之前，那么脈沖串狀態(tài)機(jī)器54重新從零開(kāi)始計(jì)數(shù)。編碼01類似于編碼00，不同處只是脈沖串狀態(tài)機(jī)器54對(duì)于8個(gè)連續(xù)的對(duì)另一個(gè)區(qū)段的訪問(wèn)保持信號(hào)CE有效，并且在第9個(gè)對(duì)另一個(gè)區(qū)段的連續(xù)訪問(wèn)開(kāi)始時(shí)使信號(hào)CE失效。編碼10使脈沖串狀態(tài)機(jī)器54在一個(gè)周期結(jié)束時(shí)總是使信號(hào)CE失效，即使下一個(gè)周期還在這個(gè)區(qū)段也如此。最后，編碼11使脈沖串狀態(tài)機(jī)器在第一次訪問(wèn)這個(gè)區(qū)段以后連續(xù)保持信號(hào)CE有效，直到該芯片被復(fù)位。
編碼00和01的可用性允許用戶可編程地設(shè)置片選電路40以在低功率和高性能之間做出折衷，該折衷對(duì)于應(yīng)用是最佳的?？赡苡绊懮鲜鲞x擇的因素包括在一個(gè)循環(huán)中指令的平均數(shù)目、該區(qū)段是一個(gè)代碼還是一個(gè)數(shù)據(jù)區(qū)段等。
脈沖串狀態(tài)機(jī)器54是一個(gè)訪問(wèn)狀態(tài)機(jī)器，它根據(jù)一個(gè)對(duì)與部分50有關(guān)的區(qū)段的匹配產(chǎn)生片選輸出信號(hào)。這些片選輸出信號(hào)包括一個(gè)被標(biāo)為“HPCE”的芯片使能信號(hào)、一個(gè)被標(biāo)為“BAA”的脈沖串地址超前信號(hào)、一個(gè)被標(biāo)為“BWE”的脈沖串寫使能信號(hào)、一個(gè)被標(biāo)為“LBA”的負(fù)載脈沖串地址信號(hào)、一個(gè)被標(biāo)為“BOE”的輸出使能信號(hào)。此外，BCS狀態(tài)機(jī)器70輸出一個(gè)被標(biāo)為“BCLK”的總線時(shí)鐘信號(hào)。為了實(shí)現(xiàn)這個(gè)功能，脈沖串狀態(tài)機(jī)器54被連接至內(nèi)部總線36，并且從中接收地址信號(hào)IADDR(5:1)。此外，脈沖串狀態(tài)機(jī)器54把兩個(gè)被標(biāo)為“DTACK”和“BTACK”的信號(hào)提供給內(nèi)部總線36，這兩個(gè)信號(hào)分別通知CPU32一個(gè)訪問(wèn)周期或該脈沖串的每個(gè)字的傳送的終止。
脈沖串狀態(tài)機(jī)器54包括兩個(gè)狀態(tài)機(jī)器，它們對(duì)于本發(fā)明的理解是重要的。這兩個(gè)狀態(tài)機(jī)器是HPCE狀態(tài)機(jī)器60和BCS狀態(tài)機(jī)器70。根據(jù)本發(fā)明，HPCE狀態(tài)機(jī)器60被用于實(shí)現(xiàn)芯片使能機(jī)理，其中，芯片使能信號(hào)可以在周期之間保持有效以縮短訪問(wèn)時(shí)間，并且在周期之間用戶可以有選擇地在功耗和訪問(wèn)時(shí)間中求所衷。此外，BCS狀態(tài)機(jī)器70被用于推測(cè)性地發(fā)出信號(hào)LBA以響應(yīng)于由HPCE狀態(tài)機(jī)器60根據(jù)其歷史作出的有關(guān)是否很可能遇到一個(gè)對(duì)該區(qū)段的訪問(wèn)的預(yù)測(cè)。
附加地包含在脈沖串狀態(tài)機(jī)器54中的是一個(gè)脈沖串地址發(fā)生器(BAG)55，它向內(nèi)部總線36提供信號(hào)DTACK，并產(chǎn)生脈沖串地址值以形成呈現(xiàn)于外部總線24上的低位地址。
第二寄存器-任選項(xiàng)寄存器56是一個(gè)16位寄存器，它所包括的幾個(gè)位用于定義與脈沖串片選有關(guān)的可編程特征。任選項(xiàng)寄存器56向脈沖串狀態(tài)機(jī)器54和PIN功能邏輯提供脈沖串片選信息。在下面的表II中圖解表示了這些位的定義。
表II

與任選項(xiàng)寄存器52相同，任選項(xiàng)寄存器56的大多數(shù)位實(shí)現(xiàn)與片選電路有關(guān)的常規(guī)功能。但是，BAG模式字段允許用戶在高速緩存類型結(jié)構(gòu)和預(yù)取類型結(jié)構(gòu)之間進(jìn)行選擇。很多帶有多于一個(gè)CPU的數(shù)據(jù)處理系統(tǒng)兼有多種結(jié)構(gòu)類型。用戶對(duì)BAG模式字段編程，以根據(jù)內(nèi)部結(jié)構(gòu)選擇預(yù)取類型或高速緩存類型。當(dāng)指示預(yù)取類型的BAG模式位被清除時(shí)，脈沖串地址發(fā)生器(BAG)55通過(guò)在一個(gè)由存儲(chǔ)器的物理尺寸確定的模數(shù)邊界(modulus boundary)處認(rèn)定信號(hào)DTACK來(lái)終止一個(gè)總線周期。通常情況下，模數(shù)邊界是一個(gè)增量地址的函數(shù)。當(dāng)指示高速緩存類型的BAG模式位被設(shè)定時(shí)，BAG55通過(guò)在一個(gè)預(yù)定次數(shù)的數(shù)據(jù)傳送之后認(rèn)定信號(hào)DTACK來(lái)終止一個(gè)總線周期。這個(gè)預(yù)定次數(shù)典型上是由存儲(chǔ)器器件的尺寸、高速緩存線路的長(zhǎng)度以及外部和內(nèi)部總線的容量來(lái)確定的。下面將參照?qǐng)D6進(jìn)一步討論BAG判定和任選項(xiàng)。
圖3圖解說(shuō)明圖2中的HPCE狀態(tài)機(jī)器60的一個(gè)狀態(tài)圖。HPCE狀態(tài)機(jī)器60能夠假設(shè)兩個(gè)狀態(tài)61和62之一。與狀態(tài)61和62有關(guān)的是狀態(tài)變換64、65、66和67。狀態(tài)61被標(biāo)為“CE_OFF”，并且表示與該區(qū)段有關(guān)的芯片使能成為失效的條件。只要不存在匹配或無(wú)論何時(shí)有了一個(gè)由狀態(tài)變換64表示的復(fù)位。HPCE狀態(tài)機(jī)器60保持在狀態(tài)61。在復(fù)位無(wú)效的同時(shí)，無(wú)論何時(shí)存在一個(gè)對(duì)該區(qū)段的匹配，或者如果任選項(xiàng)寄存器1指示決不對(duì)信號(hào)CE進(jìn)行“非”操作并且復(fù)位無(wú)效，則HPCE狀態(tài)機(jī)器60變換至被標(biāo)為“CE_ON”的狀態(tài)62，并且由狀態(tài)變換65來(lái)表示該變換。只要HPCE狀態(tài)機(jī)器60保留在狀態(tài)62，片選電路40即連續(xù)保持芯片使能信號(hào)有效。由狀態(tài)變換66來(lái)表示這個(gè)條件，如果下列兩個(gè)條件中的任一個(gè)是真，就出現(xiàn)狀態(tài)變換66首先，當(dāng)復(fù)位無(wú)效時(shí)，如果任選項(xiàng)寄存器52表明決不對(duì)芯片使能信號(hào)進(jìn)行“非”操作(HPCE＝11)；或者，第二，如果或者4個(gè)(HPCE＝00)或者8個(gè)(HPCE＝01)總線周期的任選項(xiàng)寄存器52指示的周期尚未期滿并且復(fù)位無(wú)效。注意在本實(shí)施例中執(zhí)行了4個(gè)或8個(gè)周期，這是因?yàn)閮H僅兩個(gè)位可用來(lái)編碼不同的條件，但是在其它實(shí)施例中，可以得到附加的選擇。
當(dāng)下列3個(gè)條件中的任意一個(gè)出現(xiàn)時(shí)，HPCE狀態(tài)機(jī)器60返回CE_OFF狀態(tài)61首先，如果與CE_ON周期有關(guān)的定時(shí)器已經(jīng)期滿；第二，如果任選項(xiàng)寄存器52指示總是應(yīng)該對(duì)CE進(jìn)行“非”操作(HPCE＝11)；或者第三，如果復(fù)位出現(xiàn)。注意HPCE狀態(tài)機(jī)器60可以用常規(guī)邏輯電路實(shí)現(xiàn)，正如技術(shù)上眾所周知的那樣。然而請(qǐng)注意一個(gè)用于對(duì)自從對(duì)該區(qū)段的最后一次訪問(wèn)后已經(jīng)流逝的周期數(shù)目進(jìn)行計(jì)數(shù)的獨(dú)立的硬件定時(shí)器是最佳的。在這種情況下，如果在狀態(tài)62，一旦每個(gè)周期被啟動(dòng)，HPCE狀態(tài)機(jī)器60將遞減定時(shí)器，并且每當(dāng)存在一個(gè)對(duì)與HPCE狀態(tài)機(jī)器60有關(guān)的區(qū)段的匹配時(shí)重新加載該計(jì)數(shù)器。
圖4說(shuō)明了一個(gè)與BCS狀態(tài)機(jī)器70有關(guān)的并且包括狀態(tài)71-76以及狀態(tài)變換80-85和90-92的狀態(tài)圖。狀態(tài)71被標(biāo)為“MO”并且代表BCS狀態(tài)機(jī)器70的空閑狀態(tài)。注意在狀態(tài)MO 71中，如果HPCE狀態(tài)機(jī)器60處于CE_ON狀態(tài)62，那么BCS狀態(tài)機(jī)器70隨著一個(gè)訪問(wèn)周期開(kāi)始的出現(xiàn)而觸發(fā)信號(hào)LBA。注意只要不存在對(duì)該區(qū)段的地址匹配，BCS狀態(tài)機(jī)器70就停留在MO狀態(tài)71。如果BCS狀態(tài)機(jī)器70識(shí)別一個(gè)被標(biāo)為“EBR”的外部總線請(qǐng)求，那么它也停留在MO狀態(tài)71。當(dāng)BCS狀態(tài)機(jī)器70識(shí)別一個(gè)地址匹配時(shí)，它離開(kāi)MO狀態(tài)71。當(dāng)檢測(cè)到一個(gè)地址匹配時(shí)，如果HPCE狀態(tài)機(jī)器60處在CE_ON狀態(tài)62，同時(shí)BCS狀態(tài)機(jī)器70處在MO狀態(tài)71，并且如果沒(méi)有外部總線請(qǐng)求，那么BCS狀態(tài)機(jī)器70作出轉(zhuǎn)換80，進(jìn)入被標(biāo)為“M1/M3”的狀態(tài)72。M1/M3狀態(tài)72開(kāi)始存儲(chǔ)器訪問(wèn)，而在觸發(fā)信號(hào)HPCE中沒(méi)有延遲。
注意如果HPCE狀態(tài)機(jī)器60處于CE_OFF狀態(tài)61中，同時(shí)BCS狀態(tài)機(jī)器70處于狀態(tài)MO 71中，一個(gè)匹配出現(xiàn)，并且沒(méi)有外部器件正在請(qǐng)求總線，那么BCS狀態(tài)機(jī)器70作出轉(zhuǎn)換90進(jìn)入一個(gè)被標(biāo)為M1W的狀態(tài)75，并且進(jìn)一步作出轉(zhuǎn)換91進(jìn)入被標(biāo)為“M2W”的狀態(tài)76，以便在訪問(wèn)開(kāi)始之前通過(guò)信號(hào)HPCE的觸發(fā)來(lái)最初啟動(dòng)存儲(chǔ)器。在“M1W”狀態(tài)75中，信號(hào)LBA被觸發(fā)，并且一個(gè)對(duì)M1W狀態(tài)75的轉(zhuǎn)換90對(duì)應(yīng)于HPCE狀態(tài)機(jī)器60的轉(zhuǎn)換65。一個(gè)附加的半個(gè)時(shí)鐘周期出現(xiàn)，通過(guò)轉(zhuǎn)換91進(jìn)入M2W狀態(tài)76，然后通過(guò)狀態(tài)轉(zhuǎn)換92進(jìn)入M1/M3狀態(tài)72。
一旦處于M1/M3狀態(tài)72中，存儲(chǔ)器訪問(wèn)以一種常規(guī)方式進(jìn)行。BCS狀態(tài)機(jī)器70停留在M1/M3狀態(tài)72中，同時(shí)對(duì)于一個(gè)最小的總線周期時(shí)間的初始等待狀態(tài)正在期滿。BCS狀態(tài)機(jī)器70在M1/M3狀態(tài)72中停留了半個(gè)時(shí)鐘周期的最小值，但是可能在M1/M3狀態(tài)72中停留附加的等待狀態(tài)，由變換81表示。BCS狀態(tài)機(jī)器70作出轉(zhuǎn)換82進(jìn)入一個(gè)被標(biāo)為“M2/MW”的狀態(tài)73，以開(kāi)始一個(gè)發(fā)送的數(shù)據(jù)階段。在M2/MW狀態(tài)73中，BCS狀態(tài)機(jī)器70觸發(fā)信號(hào)BTACK和BAA。
注意信號(hào)BTACK被提供給內(nèi)部總線36，以識(shí)別脈沖串的一段或“跳動(dòng)”的終止。注意在脈沖串發(fā)送的數(shù)據(jù)階段期間，在任選項(xiàng)寄存器52中的脈沖串?dāng)?shù)據(jù)定時(shí)位確定是否存在等待狀態(tài)，并且如果脈沖串?dāng)?shù)據(jù)定時(shí)位被設(shè)定，那么，僅每隔一個(gè)時(shí)鐘周期觸發(fā)信號(hào)BTACK和BAA。
BCS狀態(tài)機(jī)器70在數(shù)據(jù)傳送之前，在規(guī)定的等待狀態(tài)數(shù)目的期滿時(shí)，作出轉(zhuǎn)換83進(jìn)入被標(biāo)為“M5/M3”的狀態(tài)74，并且在M5/M3狀態(tài)74中實(shí)際地傳送數(shù)據(jù)。如果有保留在脈沖串中的數(shù)據(jù)的附加跳動(dòng)，那 BCS狀態(tài)機(jī)器70作出轉(zhuǎn)換84回到狀態(tài)73。在該脈沖串的末端，BCS狀態(tài)機(jī)器70作出轉(zhuǎn)換85回到MO狀態(tài)71，并且觸發(fā)信號(hào)DTACK至內(nèi)部總線36。
圖5圖解說(shuō)明一個(gè)與脈沖串狀態(tài)機(jī)器54有關(guān)的時(shí)序圖。圖5中所示的是幾個(gè)對(duì)于理解本發(fā)明重要的信號(hào)，包括信號(hào)HPCE和LBA。圖5中所示的其它信號(hào)是總線時(shí)鐘信號(hào)BCLK；被標(biāo)為“FC”的功能代碼信號(hào)；被標(biāo)為“ADDR”的地址信號(hào)；被標(biāo)為“BREQ”的總線請(qǐng)求信號(hào)；任選項(xiàng)寄存器52的MSIZE位；一個(gè)被標(biāo)為“R/W”的讀/寫信號(hào)；信號(hào)BAA；一個(gè)被標(biāo)為“BOE”的輸出使能信號(hào)；一個(gè)被標(biāo)為“BWE”的寫使能信號(hào)；一組被標(biāo)為“DATA”的16位數(shù)據(jù)信號(hào)；一個(gè)被標(biāo)為“IDTACK”的內(nèi)部鎖定數(shù)據(jù)傳送確認(rèn)信號(hào)；以及一個(gè)被標(biāo)為“IBTACK”的內(nèi)部鎖定脈沖串段終止信號(hào)。這些信號(hào)中的大多數(shù)的操作是常規(guī)的，并且僅僅那些與本發(fā)明相關(guān)的信號(hào)將被深入討論。
注意在圖5中，脈沖串時(shí)鐘BCLK的狀態(tài)對(duì)應(yīng)于BCS狀態(tài)機(jī)器70中的狀態(tài)。圖5圖解表示了兩個(gè)連續(xù)的脈沖串訪問(wèn)。在這兩個(gè)脈沖串訪問(wèn)的第一個(gè)期間，HPCE狀態(tài)機(jī)器60處于CE_OFF狀態(tài)61中，并且在脈沖串訪問(wèn)的第二個(gè)期間，HPCE狀態(tài)機(jī)器60處于CE_ON狀態(tài)62中。這樣，圖5圖解表示了由于是否CE_ON或CE_OFF被表明的差別而反映在狀態(tài)機(jī)器60和70中的差別。注意與CE_OFF相對(duì)應(yīng)的第一個(gè)訪問(wèn)期間，信號(hào)LBA在與圖4中的狀態(tài)75和76相對(duì)應(yīng)的M1W期間被觸發(fā)。但是請(qǐng)注意在第二個(gè)脈沖串訪問(wèn)期間不存在與狀態(tài)75和76相對(duì)應(yīng)的狀態(tài)，從而在MO狀態(tài)71期間信號(hào)LBA被觸發(fā)。
在第二個(gè)訪問(wèn)期間，因?yàn)镠PCE狀態(tài)機(jī)器60已經(jīng)處于與CE_ON相對(duì)應(yīng)的狀態(tài)62中，所以推測(cè)性地觸發(fā)信號(hào)LBA。偶然情況下，訪問(wèn)將不在該區(qū)段，以致于將不需要信號(hào)LBA。但是，信號(hào)LBA的推測(cè)性觸發(fā)利用一個(gè)全部的時(shí)鐘周期改善了第二個(gè)訪問(wèn)的周期時(shí)間，從而通過(guò)從被用來(lái)啟動(dòng)存儲(chǔ)器的系統(tǒng)中消除一個(gè)等待狀態(tài)來(lái)提高系統(tǒng)性能。
注意在圖示的實(shí)施例中，HPCE狀態(tài)機(jī)器60被用作決定是否推測(cè)性地觸發(fā)信號(hào)LBA的機(jī)理。但是，在其它實(shí)施例中可以采用其它的機(jī)理，這些機(jī)理是根據(jù)對(duì)該區(qū)段的訪問(wèn)的歷史。例如，另一種機(jī)理能夠利用對(duì)該區(qū)段訪問(wèn)的相對(duì)頻率，以一種類似于在高性能微處理器中所采用的分支預(yù)測(cè)的方式來(lái)預(yù)測(cè)下一次訪問(wèn)該區(qū)段的機(jī)率。
參照?qǐng)D6，脈沖串地址發(fā)生器(BAG)55由兩個(gè)模數(shù)計(jì)數(shù)器、地址遞增器101和脈沖串計(jì)數(shù)器102組成，并被連接至內(nèi)部總線36、MUX103以及MUX104。地址遞增器101在內(nèi)部總線36的一部分上接收一個(gè)匹配信號(hào)和一個(gè)被標(biāo)為IADDR(5:1)的初始地址。地址遞增器101還接收一個(gè)BTACK信號(hào)，該信號(hào)被用于遞增被存儲(chǔ)在地址遞增器101中的地址。當(dāng)?shù)刂愤f增器101指示一個(gè)存儲(chǔ)器邊界(例如存儲(chǔ)器行的末尾)時(shí)，一個(gè)邊界檢測(cè)信號(hào)被提供給多路器(MUX)103。
BAG55具有控制MUX104以在外部總線24上輸出脈沖串地址的邏輯。BAG55在一個(gè)脈沖串周期期間產(chǎn)生每個(gè)單個(gè)的脈沖串地址，并且根據(jù)結(jié)構(gòu)要求終止脈沖串周期。BAG55在地址遞增器101中鎖定起始脈沖串地址，并且在每次BTACK被認(rèn)定時(shí)，把脈沖串地址遞增一個(gè)單字或一個(gè)增量IADDR(1)。通過(guò)在外部總線24上提供脈沖串地址(例如地址或IADDR(5:1)的脈沖串部分)，滿足了對(duì)于每個(gè)數(shù)據(jù)發(fā)送要求一個(gè)遞增的脈沖串地址的脈沖串器件。
為了便于地址準(zhǔn)備，MUX104被從IADDR(5:1)提供一個(gè)脈沖串起始地址，并且被從地址遞增器101提供一個(gè)遞增的脈沖串地址。任選項(xiàng)寄存器52中流水線閃爍的存儲(chǔ)器類型選擇表明是否把遞增的地址或脈沖串起始地址提供給外部地址總線24。流水線閃爍信息提供給MUX104，并且在提供給外部總線24的連續(xù)的脈沖串起始地址或遞增的脈沖串地址的產(chǎn)生之間進(jìn)行選擇。另一個(gè)實(shí)施例可以，用于根據(jù)系統(tǒng)要求，例如來(lái)自數(shù)據(jù)處理器、控制寄存器狀態(tài)的信號(hào)，或來(lái)自外部器件的信號(hào)，來(lái)確定外部地址預(yù)備。注意另一個(gè)實(shí)施例可以具有各種長(zhǎng)度的重要的脈沖串地址，并且所提供的數(shù)據(jù)信息的數(shù)量可以是預(yù)定的或者是可編程的。注意地址位的高位部分被提供給外部總線24。
BAG55中脈沖串周期的終止或者取決于地址遞增器101中所達(dá)到的物理地址，或者取決于脈沖串計(jì)數(shù)器102中所計(jì)數(shù)的脈沖串發(fā)送的數(shù)目。在預(yù)取模式操作中(BAG模式＝0)，如果脈沖串周期訪問(wèn)存儲(chǔ)器位置(2N-1)，那么DTACK信號(hào)的內(nèi)部認(rèn)定使總線周期終止。注意在開(kāi)始于地址2N的下一個(gè)總線周期中，DTACK信號(hào)的這種認(rèn)定重新開(kāi)始。在本發(fā)明的一個(gè)實(shí)施例中，對(duì)于沒(méi)有物理邊界限制的脈沖串器件，根據(jù)表I，這個(gè)字段被編程以選擇脈沖串的長(zhǎng)度，這里，在由器件邊界位所表明的數(shù)據(jù)的數(shù)目傳送之后，脈沖串周期被終止。
在高速緩存模式操作中(BAG模式＝1)，BAG在2N數(shù)據(jù)傳送上終止脈沖串事物處理，而不考慮脈沖串地址。匹配信號(hào)和BTACK信號(hào)兩者也都被提供給脈沖串計(jì)數(shù)器102。BAG模式位指示將執(zhí)行的事物處理的類型是高速緩存類型還是預(yù)取類型。在任選項(xiàng)寄存器56中，BAG模式位的認(rèn)定指示一個(gè)對(duì)脈沖串計(jì)數(shù)器102和MUX103的高速緩存訪問(wèn)。響應(yīng)于匹配信號(hào)，脈沖串計(jì)數(shù)器102初始化，并對(duì)一個(gè)由高速緩存線路尺寸確定的預(yù)定數(shù)目的數(shù)據(jù)傳送進(jìn)行計(jì)數(shù)。脈沖串計(jì)數(shù)器102利用一個(gè)對(duì)MUX103的限制檢測(cè)信號(hào)，指示對(duì)于高速緩存的一條線路數(shù)據(jù)傳送已經(jīng)完成。注意MUX103既為預(yù)取模式的邊界檢測(cè)也為高速緩存模式的限制檢測(cè)產(chǎn)生IDTACK信號(hào)，這里，BAG模式位指示事物處理方式。對(duì)于高速緩存方式事物處理，BAG模式位還使能脈沖串計(jì)數(shù)器102。
圖7以方框圖的形式圖解表示圖1中的片選電路40的第二部分110。部分110通常包括基地址寄存器111、一個(gè)任選寄存器112、一個(gè)基地址比較器113以及一個(gè)異步狀態(tài)機(jī)器114?；刂芳拇嫫?11存儲(chǔ)包含與部分110有關(guān)的區(qū)段的基地址和尺寸的位，并把它們當(dāng)作一個(gè)輸入提供給基地址比較器113?；刂繁容^器113還具有第二輸入，用于接收在內(nèi)部總線36上傳導(dǎo)的、被標(biāo)為IADDR(23:15)的地址的關(guān)鍵位?；刂繁容^器113觸發(fā)一個(gè)被標(biāo)為“匹配”的輸出，該輸出指示由關(guān)鍵地址位IADDR(23:15)所代表的地址處于基地址寄存器111所定義的范圍內(nèi)。
任選項(xiàng)寄存器112包括幾個(gè)用于定義與區(qū)段有關(guān)的可編程特征的位。下面在表III中圖解表示了這些位的定義。
表III

異步狀態(tài)機(jī)器114是一個(gè)訪問(wèn)狀態(tài)機(jī)器，它根據(jù)對(duì)與部分110有關(guān)的區(qū)段匹配來(lái)產(chǎn)生一個(gè)被標(biāo)為“CSi”的片選輸出信號(hào)。通過(guò)在任選項(xiàng)寄存器112中恰當(dāng)?shù)卦O(shè)定STRB和R/W位，這個(gè)片選輸出信號(hào)可以被編程為CE、WE或OE。異步狀態(tài)機(jī)器114包括一個(gè)DTACK發(fā)生器電路120，它通過(guò)向內(nèi)部總線36提供信號(hào)IDTACK來(lái)終止訪問(wèn)周期。DTACK發(fā)生器電路120接收信號(hào)MATCH，并根據(jù)為任選項(xiàng)寄存器112的DTACK字段編程的周期的數(shù)目來(lái)產(chǎn)生信號(hào)IDTACK。
根據(jù)本發(fā)明的一個(gè)方面，如果在任選項(xiàng)寄存器112中NEGATEEARLY位被設(shè)定，那么異步狀態(tài)機(jī)器114在周期中的提早有選擇地對(duì)信號(hào)CSi進(jìn)行“非”操作。參照?qǐng)D8會(huì)更好地理解這個(gè)方面，圖8圖解表示了一個(gè)總線周期的時(shí)序圖。圖8中所示的是6個(gè)半個(gè)時(shí)鐘周期，它們構(gòu)成了一個(gè)最短長(zhǎng)度的總線周期的3個(gè)完整的時(shí)鐘周期，被標(biāo)為“S0”、“S1”、“S2”、“S3”、“S4”和“S5”。S0之前半個(gè)時(shí)鐘，當(dāng)CPU32觸發(fā)信號(hào)ICYS時(shí)，該周期開(kāi)始。作為響應(yīng)，如果在任選項(xiàng)寄存器112中STRB位表明應(yīng)該與地址選通信號(hào)同步地觸發(fā)信號(hào)CSi，那么可在周期S1期間，在一個(gè)被標(biāo)為“t1”的時(shí)間點(diǎn)觸發(fā)信號(hào)CSi。在NEGATEEARLY被設(shè)定為0的“正?！惫ぷ髌陂g，在狀態(tài)S5中的總線周期末端，在一個(gè)被標(biāo)為“t3”的時(shí)刻，使信號(hào)CSi失效。在不存在等待狀態(tài)的一個(gè)周期期間的時(shí)間點(diǎn)t3(狀態(tài)S5)，并且在存在兩個(gè)等待狀態(tài)的另一個(gè)周期期間的時(shí)間點(diǎn)t6(狀態(tài)S5)，利用信號(hào)CSi的使來(lái)表示這個(gè)“正?！惫ぷ?。
但是，在這種定義下，在任選項(xiàng)寄存器112中，通過(guò)把NEGATEEARLY位設(shè)定為1時(shí)，在狀態(tài)S3中信號(hào)CSi提早一個(gè)時(shí)鐘周期失效。注意如果等待狀態(tài)的數(shù)目等于1或大于1，并且總線周期正常地終止(即在部分110之前，在沒(méi)有總線錯(cuò)誤或另一個(gè)阻塞返回信號(hào)DTACK的情況下周期終止)，信號(hào)CSi才提早失效。這樣，圖8僅僅表示了存在兩個(gè)等待狀態(tài)的第二訪問(wèn)期間，信號(hào)CSi的提早。在這個(gè)訪問(wèn)中，在時(shí)間點(diǎn)t5，亦在狀態(tài)S3期間，對(duì)信號(hào)CSi進(jìn)行“非”操作。被插入的等待狀態(tài)的數(shù)目不影響總線狀態(tài)，在該總線狀態(tài)中提早對(duì)信號(hào)CSi進(jìn)行“非”操作(S3)；信號(hào)CSi在整個(gè)等待周期中一直被認(rèn)定，然后在先于最終的時(shí)鐘周期的一個(gè)時(shí)鐘周期時(shí)進(jìn)行“非”操作。
在以一個(gè)最佳實(shí)施例的形式描述了本發(fā)明的同時(shí)，技術(shù)人員將明顯地看到，本發(fā)明可以被以多種方式修改，并且可以假設(shè)很多實(shí)施例，而不是上文明確提出和描述的實(shí)施例。例如，被用于推測(cè)性地確定是否觸發(fā)信號(hào)LBA并保持芯片使能信號(hào)有效的機(jī)理，在各個(gè)實(shí)施例中可以互不相同。因此，打算用附帶的權(quán)利要求覆蓋所有落入本發(fā)明的主旨和范圍內(nèi)的對(duì)本發(fā)明的所有修改。
權(quán)利要求
1.一種訪問(wèn)存儲(chǔ)器(26，28)的方法，其特征在于以下步驟確定一個(gè)訪問(wèn)是否是對(duì)第一存儲(chǔ)器器件(26)的訪問(wèn)；把與第一存儲(chǔ)器器件(26)相關(guān)的片選“非”值存儲(chǔ)到一個(gè)存儲(chǔ)器單元(112)；以及響應(yīng)于確定上述訪問(wèn)是對(duì)上述存儲(chǔ)器器件(26)的訪問(wèn)，在第一總線周期狀態(tài)時(shí)認(rèn)定一個(gè)對(duì)上述第一存儲(chǔ)器器件(26)的片選信號(hào)，其中，如果上述片選“非”值是第一值，則在第二總線周期狀態(tài)時(shí)對(duì)片選信號(hào)進(jìn)行“非”操作，并且如果上述片選“非”值是第二值，則在第三總線周期狀態(tài)時(shí)對(duì)片選信號(hào)進(jìn)行“非”操作。
2.根據(jù)權(quán)利要求1的方法，其特征還在于以下步驟如果上述片選“非”值是第一值，則在第三總線周期狀態(tài)時(shí)對(duì)一個(gè)數(shù)據(jù)確認(rèn)信號(hào)進(jìn)行認(rèn)定。
3.根據(jù)權(quán)利要求1的方法，其特征在于其中，如果一個(gè)數(shù)據(jù)確認(rèn)信號(hào)在第二總線周期狀態(tài)之前被認(rèn)定，則在第三總線周期狀態(tài)對(duì)片選信號(hào)進(jìn)行“非”操作。
4.一種訪問(wèn)存儲(chǔ)器(26，28)的方法，其特征在于以下步驟確定一個(gè)訪問(wèn)是高速緩存類型訪問(wèn)還是預(yù)取類型訪問(wèn)；接收一個(gè)周期起始信號(hào)；以及響應(yīng)于接收上述周期起始信號(hào)，如果訪問(wèn)是高速緩存類型訪問(wèn)，則在對(duì)預(yù)定數(shù)目的數(shù)據(jù)傳送進(jìn)行計(jì)數(shù)后，認(rèn)定一個(gè)數(shù)據(jù)確認(rèn)信號(hào)，并且如果訪問(wèn)是預(yù)取類型訪問(wèn)，則在一個(gè)遞增地址的預(yù)定模數(shù)邊界認(rèn)定一個(gè)數(shù)據(jù)確認(rèn)信號(hào)。
5.根據(jù)權(quán)利要求4的方法，其特征還在于以下步驟其中如果訪問(wèn)是高速緩存類型訪問(wèn)，則在一個(gè)模式字段存儲(chǔ)第一值，并且如果訪問(wèn)是預(yù)取類型訪問(wèn)，則在該模式字段存儲(chǔ)第二值。
6.根據(jù)權(quán)利要求4的方法，其特征還在于以下步驟如果訪問(wèn)是預(yù)取類型訪問(wèn)，則在一個(gè)可加載的計(jì)數(shù)器中對(duì)該遞增地址進(jìn)行遞增。
全文摘要
一個(gè)數(shù)據(jù)處理系統(tǒng)(20)具有一個(gè)高性能片選(HPCE)信號(hào)，該片選信號(hào)是功能上可編程的，以根據(jù)一個(gè)訪問(wèn)占空比在預(yù)定數(shù)目的總線周期內(nèi)保持被認(rèn)定。一個(gè)任選項(xiàng)寄存器(52)中的位允許用戶以下列幾種方式對(duì)用于所保持的認(rèn)定進(jìn)行HPCE編程總是，決不，或者最后一個(gè)有效的地址匹配之后許多周期，它允許用戶在高速訪問(wèn)和低功耗之間確定折衷點(diǎn)。數(shù)據(jù)處理系統(tǒng)(20)還在事務(wù)處理結(jié)束之前的一個(gè)總線周期提供可編程的片選信號(hào)非值，給予外部設(shè)備額外的時(shí)間在下一個(gè)總線周期開(kāi)始之前從當(dāng)前總線周期斷開(kāi)。數(shù)據(jù)處理器(20)還具有脈沖串地址發(fā)生器(BAG)(55)，其具有可編程的事務(wù)處理模式，可同時(shí)應(yīng)用于高速緩存和預(yù)取結(jié)構(gòu)類型。
文檔編號(hào)G06F12/00GK1624666SQ20041007701
公開(kāi)日2005年6月8日 申請(qǐng)日期1997年7月24日 優(yōu)先權(quán)日1997年7月24日
發(fā)明者小肯尼斯·L·邁克英泰爾, 安托尼·M·雷普爾德, 丹尼爾·W·皮克尼斯, 斯蒂芬·P·林德奎斯特 申請(qǐng)人:自由度半導(dǎo)體公司