專利名稱：可重構(gòu)密碼協(xié)處理器與usb芯片的接口電路的制作方法
技術領域：
本實用新型涉及一種接口電路，具體地說，是涉及一種可重構(gòu)密碼協(xié)處理器與USB總線接口芯片之間的接口電路。
背景技術：
隨著計算機和通訊網(wǎng)絡的迅速普及與發(fā)展，信息安全問題也日益尖銳，如何保證信息的安全已經(jīng)成為人們所必須面對的問題。保證信息安全的一個最基本也是最有效的措施是對信息進行密碼變換。可重構(gòu)密碼協(xié)處理器實現(xiàn)了對數(shù)據(jù)信息進行加密、解密的功能，通過配置處理器實現(xiàn)了各種密碼算法，其流程主要有指令裝載、密鑰裝載、指令執(zhí)行、數(shù)據(jù)裝載、加解密執(zhí)行等。若將各控制信號和指令通過協(xié)處理器芯片管腳引出來，一則增加封裝難度成本，二則增加芯片面積，不易與系統(tǒng)集成，三則不易控制。而若采用一IIC總線控制接口電路再通過計算機并口通訊，則加解密速度非常慢。

發(fā)明內(nèi)容
本實用新型為了克服現(xiàn)有技術中的不足，提供了一種USB芯片接口電路，該接口電路與可重構(gòu)密碼電路集成成為一個可連接到USB的芯片，使得芯片管腳數(shù)大大減小；通過USB芯片可以與主機通信，大大加快了對數(shù)據(jù)信息的加解密速度。
為解決上述技術問題，本實用新型通過以下技術方案予以實現(xiàn)一種可重構(gòu)密碼協(xié)處理器與USB芯片的接口電路，除包含有數(shù)據(jù)傳輸端、數(shù)據(jù)讀、寫請求信號輸入端以及數(shù)據(jù)讀、寫使能信號輸出端以外，還包含有狀態(tài)機、使能信號生成器、數(shù)據(jù)長度寄存器、數(shù)據(jù)計數(shù)器以及比較器；所述狀態(tài)機接收從USB發(fā)送過來的數(shù)據(jù)，根據(jù)數(shù)據(jù)類型的不同進入相應的裝載狀態(tài)，并控制使能信號生成器生成相應的使能信號輸出給可重構(gòu)密碼協(xié)處理器；所述比較器的輸入端分別與數(shù)據(jù)長度寄存器和數(shù)據(jù)計數(shù)器相連，其輸出端與所述狀態(tài)機相連。
在所述的接口電路中還包含有一讀/寫使能信號生成器，它接收狀態(tài)機發(fā)出的狀態(tài)信號，生成相應的讀、寫使能信號一路通過所述的數(shù)據(jù)讀、寫使能信號輸出端傳遞給USB芯片；另一路與數(shù)據(jù)計數(shù)器的輸入端相連，控制其計數(shù)。
所述的數(shù)據(jù)讀、寫請求信號輸入端一路與所述讀/寫使能信號生成器的輸入端相連，另一路與所述使能信號生成器的輸入端相連。
此外，在所述的接口電路中還包含有一寄存器，它與所述的數(shù)據(jù)傳輸端相連，對可重構(gòu)密碼器與USB芯片之間的傳輸數(shù)據(jù)進行暫存。
與現(xiàn)有技術相比，本實用新型的優(yōu)點和積極效果是本實用新型提供的接口電路通過采用狀態(tài)機、使能信號生成器、數(shù)據(jù)長度寄存器、數(shù)據(jù)計數(shù)器以及比較器等元器件實現(xiàn)了可重構(gòu)密碼協(xié)處理器與USB芯片之間的通信。該接口電路與可重構(gòu)密碼電路集成成為一個可連接到USB的芯片，不僅大大減小了芯片的管腳數(shù)，而且降低了封裝的難度，減小了芯片的面積；此外，可重構(gòu)密碼協(xié)處理器與主機通過USB接口通信，大大加快了對數(shù)據(jù)信息的加解密速度。此接口電路結(jié)構(gòu)簡單，成本低廉，具有廣泛的應用領域。


圖1是本實用新型接口電路的系統(tǒng)框圖；圖2是本實用新型接口電路的原理圖；圖3是本實用新型一個具體實施例的具體電路連接圖(第一部分)；
圖4是本實用新型一個具體實施例的具體電路連接圖(第二部分)。
具體實施方式
以下結(jié)合附圖和具體實施方式
對本實用新型做進一步詳細的說明。
本實用新型提供的接口電路主要針對USB1.1總線接口芯片設計，實現(xiàn)了其與可重構(gòu)密碼協(xié)處理器之間的通信，具體的應用系統(tǒng)框圖參見圖1所示。USB1.1芯片與帶USB接口電路的可重構(gòu)密碼處理芯片的接口信號為8個比特的雙向數(shù)據(jù)總線Data_usb；從USB芯片輸出到可重構(gòu)密碼芯片USB接口電路的數(shù)據(jù)讀請求信號rxf和數(shù)據(jù)寫請求信號txe；以及從可重構(gòu)密碼芯片USB接口電路輸出到USB芯片的數(shù)據(jù)讀使能信號rd和數(shù)據(jù)寫使能信號wr。而從可重構(gòu)密碼處理芯片USB接口電路到可重構(gòu)密碼協(xié)處理器一端的接口信號為從可重構(gòu)密碼協(xié)處理器輸入的數(shù)據(jù)data_rcp_i；輸出到可重構(gòu)密碼協(xié)處理器的輸出數(shù)據(jù)data_rcp_o；指令寫使能信號insw_en；密鑰寫使能信號kw_en；待加解密數(shù)據(jù)寫使能信號dw_en；加解密及配置執(zhí)行使能信號exe_en；加解密結(jié)果數(shù)據(jù)傳輸使能信號tran_en以及從可重構(gòu)密碼協(xié)處理器發(fā)出的應答標志信號rdy。
本實用新型公開的USB接口電路采用了一個狀態(tài)機，參見圖2所示，其狀態(tài)機的功能是用來控制接收從USB芯片發(fā)送過來的不同類型的數(shù)據(jù)。按照數(shù)據(jù)類型可劃分為初始狀態(tài)INIT、配置指令裝載狀態(tài)INS_LOAD、密鑰裝載狀態(tài)KEY_LOAD、數(shù)據(jù)裝載狀態(tài)DATA_LOAD和指令執(zhí)行狀態(tài)INS_EXE。要裝載的數(shù)據(jù)長度保存在數(shù)據(jù)長度寄存器中，每接收到一個數(shù)據(jù)，計數(shù)器加1，當計數(shù)器的值等于數(shù)據(jù)長度時，比較器向狀態(tài)機發(fā)出裝載結(jié)束指令信號，控制狀態(tài)機回到初始狀態(tài)INIT，并對計數(shù)器清零。狀態(tài)機根據(jù)其當前的狀態(tài)控制使能信號生成器生成相應的使能信號傳遞給可重構(gòu)密碼協(xié)處理器，如指令寫使能信號insw_en、密鑰寫使能信號kw_en、待加解密數(shù)據(jù)寫使能信號dw_en或加解密及配置執(zhí)行使能信號exe_en。例如，狀態(tài)機處于配置指令裝載狀態(tài)INS_LOAD時，則指令寫使能信號insw_en輸出高電平脈沖，通知可重構(gòu)密碼協(xié)處理器進入指令裝載狀態(tài)，其余類推。待可重構(gòu)密碼協(xié)處理器對從USB芯片傳遞過來的數(shù)據(jù)執(zhí)行完加解密處理后，狀態(tài)機控制讀/寫指令生成器向USB芯片發(fā)出數(shù)據(jù)寫使能信號wr，若數(shù)據(jù)寫請求信號txe有效，則使能信號生成器發(fā)出數(shù)據(jù)傳輸使能信號tran_en，處理器將結(jié)果數(shù)據(jù)通過data_rcp_i數(shù)據(jù)傳輸端讀入到USB接口電路，并通過USB芯片傳回主機。
圖3、圖4是本實用新型的一個具體實施例，其中，statemachine為狀態(tài)機，它采用5比特獨熱編碼，其中5’b00001表示初始狀態(tài)INIT，5’b00010表示配置指令裝載狀態(tài)INS_LOAD，5’b00100表示密鑰裝載狀態(tài)KEY_LOAD，5’b01000表示指令執(zhí)行狀態(tài)INS_EXE，5’b10000表示數(shù)據(jù)裝載狀態(tài)DATA_LOAD。芯片上電或復位時，狀態(tài)機處于初始狀態(tài)INIT，當USB有數(shù)據(jù)時，則讀入一個字節(jié)的數(shù)據(jù)，初始狀態(tài)讀到的數(shù)據(jù)將作為狀態(tài)控制字節(jié)，不同的值將導致狀態(tài)機進入不同的數(shù)據(jù)裝載狀態(tài)。緊跟著控制字節(jié)的兩個字節(jié)(第1和第2)是數(shù)據(jù)長度(字節(jié)數(shù))，長度為后面要傳送的數(shù)據(jù)字節(jié)數(shù)加2，其值保存在長度寄存器length中，第1個字節(jié)為數(shù)據(jù)的低8位，第2個字節(jié)為數(shù)據(jù)的高8位。在所述的USB接口電路中還包含有一16比特的數(shù)據(jù)接收計數(shù)器rxcnt和比較器load_end，所述計數(shù)器rxcnt可對接收到的數(shù)據(jù)進行計數(shù)，每接收到一個字節(jié)，將數(shù)據(jù)讀使能信號rd置為高電平，加法器un1_rxcnt_1加1傳遞給數(shù)據(jù)接收計數(shù)器rxcnt。比較器load_end將計數(shù)值與長度寄存器length中的長度值進行比較，當計數(shù)值等于長度值時，比較器產(chǎn)生裝載結(jié)束load_end命令，通知狀態(tài)機statemachine回到初始狀態(tài)INIT，并對計數(shù)器rxcnt清零。
當接收計數(shù)器rxcnt的計數(shù)值大于2時，每接收到一個數(shù)據(jù)，狀態(tài)機statemachine根據(jù)其當前的狀態(tài)向可重構(gòu)密碼協(xié)處理器發(fā)出相應的使能信號，如指令寫使能信號insw_en、密鑰寫使能信號kw_en、待加解密數(shù)據(jù)寫使能信號dw_en或加解密及配置執(zhí)行使能信號exe_en。例如狀態(tài)機statemachine處于配置指令裝載狀態(tài)INS_LOAD時，則狀態(tài)機statemachine輸出00010，使指令寫使能信號insw_en輸出高電平脈沖，通知可重構(gòu)密碼協(xié)處理器進入指令裝載狀態(tài)，其余類推。其中，指令裝載和密鑰裝載完畢后，狀態(tài)機statemachine即回到初始狀態(tài)INIT。當狀態(tài)機statemachine處于指令執(zhí)行狀態(tài)INS_EXE時，狀態(tài)機statemachine輸出01000，配置執(zhí)行使能信號exe_en產(chǎn)生一個高電平脈沖信號，可重構(gòu)密碼協(xié)處理器執(zhí)行指令配置運算，進入運算執(zhí)行過程(in_cipher_proc為1)。當狀態(tài)機statemachine處于數(shù)據(jù)裝載狀態(tài)DATA_LOAD時，每接收到16字節(jié)的待加解密數(shù)據(jù)就開始進行加解密運算。此時，配置執(zhí)行使能信號exe_en產(chǎn)生一個高電平脈沖，in_cipher_proc被拉高。在處理器處于運算過程(in_cipher_proc等于1)中，輸入的應答標志信號rdy被拉低，傳輸開始信號tran_start置為零，處理器不接收和發(fā)送任何數(shù)據(jù)。待加解密結(jié)束后，將rdy信號置為1，數(shù)據(jù)發(fā)送計數(shù)器txcnt清零，in_cipher_proc置為0，處理器開始進入數(shù)據(jù)發(fā)送過程，此時data_tx_proc為高電平。若USB芯片發(fā)出的數(shù)據(jù)寫請求信號txe有效，則傳輸使能信號tran_en置為高電平(tranlbyte置為1)，處理器將結(jié)果數(shù)據(jù)通過data_rcp_i數(shù)據(jù)傳輸端讀入到USB接口電路，并通過USB芯片傳回主機。在數(shù)據(jù)傳送過程中，接口電路也不能接收數(shù)據(jù)，直到發(fā)送完16個字節(jié)的結(jié)果數(shù)據(jù)后，又回到數(shù)據(jù)裝載狀態(tài)，如此循環(huán)直到數(shù)據(jù)發(fā)送計數(shù)器txcnt等于長度寄存器的值，并最后完成加解密和結(jié)果數(shù)據(jù)傳輸后，狀態(tài)機回到初始狀態(tài)INIT。
本實用新型通過上述電路結(jié)構(gòu)實現(xiàn)了可重構(gòu)密碼協(xié)處理器與USB芯片之間的通信，大大加快了數(shù)據(jù)的加解密速度。當然，上述說明并非是對本實用新型的限制，本實用新型也并不僅限于上述舉例，本技術領域的普通技術人員在本實用新型的實質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也應屬于本實用新型的保護范圍。
權利要求1.一種可重構(gòu)密碼協(xié)處理器與USB芯片的接口電路，包含有數(shù)據(jù)傳輸端、數(shù)據(jù)讀、寫請求信號輸入端以及數(shù)據(jù)讀、寫使能信號輸出端，其特征在于在所述的接口電路中還包含有狀態(tài)機、使能信號生成器、數(shù)據(jù)長度寄存器、數(shù)據(jù)計數(shù)器以及比較器；所述狀態(tài)機接收從USB發(fā)送過來的數(shù)據(jù)，根據(jù)數(shù)據(jù)類型的不同進入相應的裝載狀態(tài)，并控制使能信號生成器生成相應的使能信號輸出給可重構(gòu)密碼協(xié)處理器；所述比較器的輸入端分別與數(shù)據(jù)長度寄存器和數(shù)據(jù)計數(shù)器相連，其輸出端與所述狀態(tài)機相連。
2.根據(jù)權利要求1所述的可重構(gòu)密碼協(xié)處理器與USB芯片的接口電路，其特征在于在所述的接口電路中還包含有一讀/寫使能信號生成器，它接收狀態(tài)機發(fā)出的狀態(tài)信號，生成相應的讀、寫使能信號一路通過所述的數(shù)據(jù)讀、寫使能信號輸出端傳遞給USB芯片；另一路與數(shù)據(jù)計數(shù)器的輸入端相連，控制其計數(shù)。
3.根據(jù)權利要求1或2所述的可重構(gòu)密碼協(xié)處理器與USB芯片的接口電路，其特征在于所述的數(shù)據(jù)讀、寫請求信號輸入端一路與所述讀/寫使能信號生成器的輸入端相連，另一路與所述使能信號生成器的輸入端相連。
4.根據(jù)權利要求1所述的可重構(gòu)密碼協(xié)處理器與USB芯片的接口電路，其特征在于在所述的接口電路中還包含有一寄存器，它與所述的數(shù)據(jù)傳輸端相連，對可重構(gòu)密碼器與USB芯片之間的傳輸數(shù)據(jù)進行暫存。
專利摘要本實用新型提供了一種可重構(gòu)密碼協(xié)處理器與USB芯片的接口電路，它通過采用狀態(tài)機、使能信號生成器、數(shù)據(jù)長度寄存器、數(shù)據(jù)計數(shù)器以及比較器等元器件實現(xiàn)了可重構(gòu)密碼協(xié)處理器與USB芯片之間的通信。該接口電路與可重構(gòu)密碼電路集成成為一個可連接到USB的芯片，不僅大大減小了芯片的管腳數(shù)，而且降低了封裝的難度，減小了芯片的面積；此外，可重構(gòu)密碼協(xié)處理器與主機通過USB接口通信，大大加快了對數(shù)據(jù)信息的加解密速度。此接口電路結(jié)構(gòu)簡單，成本低廉，具有廣泛的應用領域。
文檔編號G06F3/00GK2676280SQ20042003827
公開日2005年2月2日 申請日期2004年2月8日 優(yōu)先權日2004年2月8日
發(fā)明者何云鵬, 曲英杰, 戰(zhàn)嘉瑾, 孫爾俊, 丁勇, 劉志恒, 陳永強, 繆建兵, 王瑞冰, 楊帆, 丘敏, 張世友 申請人:海信集團有限公司