專利名稱：現(xiàn)場總線式智能模擬量輸出控制裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型是一種現(xiàn)場總線式智能模擬量輸出控制裝置，屬于現(xiàn)場總線控制技術(shù)領(lǐng)域。
背景技術(shù)：
現(xiàn)場總線(fieldbus)是在20世紀(jì)80年代中期在國際上發(fā)展起來的。根據(jù)IEC(國際電工委員會)IEC1158定義，安裝在制造或過程區(qū)域的現(xiàn)場裝置與控制室內(nèi)的自動控制裝置之間的數(shù)字式、串行、多點通信的數(shù)據(jù)總線稱為現(xiàn)場總線。
現(xiàn)代計算機技術(shù)、通信技術(shù)和微電子技術(shù)的迅速發(fā)展、相互滲透和結(jié)合，促成了信息技術(shù)的革命。人類社會進入信息社會以來，信息已經(jīng)成為一項重要的生產(chǎn)力要素在社會各行各業(yè)的生存和發(fā)展中發(fā)揮越來越大的作用。世界各國的許多大企業(yè)都把加強信息基礎(chǔ)設(shè)施建設(shè)放在了企業(yè)經(jīng)營發(fā)展戰(zhàn)略的重要位置，企業(yè)信息化是企業(yè)在信息經(jīng)濟時代發(fā)展的必有之路。企業(yè)的信息化應(yīng)是用信息化的功能去推動企業(yè)的管理、生產(chǎn)和銷售。
隨著20世紀(jì)末世界全球市場的形成，企業(yè)之間的競爭空前激烈。處于全球市場之中的工業(yè)生產(chǎn)必須加快新產(chǎn)品的開發(fā)，按市場需求調(diào)整產(chǎn)品的上市時間T(time to market)，改善質(zhì)量Q(quality)，降低成本C(cost)，并不斷的完善售后服務(wù)S(service)，才能在劇烈的競爭中處于不敗之地。為了適應(yīng)市場競爭需要，在追求TQCS的過程中逐漸形成了計算機集成制造系統(tǒng)(CIMS)。它采用系統(tǒng)集成、信息集成的觀點來組織工業(yè)生產(chǎn)，并采用計算機、自動化、通信等技術(shù)來實現(xiàn)整個過程的綜合自動化，以改善生產(chǎn)加工、管理決策等。由于它把整個生產(chǎn)過程看作是信息的采集、傳送及加工處理的過程，因而信息技術(shù)成為工業(yè)生產(chǎn)過程的重要因素。綜合自動化就是在信息采集、加工的基礎(chǔ)上，運用網(wǎng)絡(luò)和數(shù)據(jù)庫技術(shù)，實現(xiàn)信息的集成，在集成信息的基礎(chǔ)上進一步優(yōu)化生產(chǎn)與操作，提高企業(yè)的市場應(yīng)變能力和競爭能力。而處于生產(chǎn)過程底層的測控自動化系統(tǒng)仍采用一對一連線，用電壓、電流的模擬信號進行測量和控制，或采用自封閉式的集散控制系統(tǒng)(DCS)，難以實現(xiàn)設(shè)備與設(shè)備之間以及系統(tǒng)與外界之間的信息交換，使自動化系統(tǒng)成為“信息孤島”。要實現(xiàn)整個生產(chǎn)過程的信息集成，要實施綜合自動化，就必須設(shè)計出一種能在工業(yè)現(xiàn)場環(huán)境運行的、性能可靠、造價低廉的通信系統(tǒng)，以實現(xiàn)現(xiàn)場自動化智能設(shè)備之間與外界的信息交換?，F(xiàn)場總線就是在這種背景下產(chǎn)生的。
現(xiàn)場總線控制系統(tǒng)是基于底層控制網(wǎng)絡(luò)的開放式、數(shù)字化、多點通信的控制系統(tǒng)。他將微處理器置入傳統(tǒng)的測量控制儀表，使它們各自都具有數(shù)字計算和數(shù)字通信的能力，然后采用可進行簡單連接的雙絞線等作為總線，把多個測量控制儀表連成網(wǎng)絡(luò)系統(tǒng)，并按公開、統(tǒng)一、規(guī)范的通信協(xié)議，在位于現(xiàn)場的多個微機化測量控制設(shè)備之間以及現(xiàn)場儀表與監(jiān)控計算機之間，實現(xiàn)數(shù)據(jù)傳輸與信息交換，形成各種適應(yīng)實際需要的自控系統(tǒng)?，F(xiàn)場總線的技術(shù)特點適應(yīng)了工業(yè)控制系統(tǒng)向分散化、網(wǎng)絡(luò)化、智能化發(fā)展的方向，給自動化系統(tǒng)的最終用戶帶來更大的實惠和更多方便，并促使目前生產(chǎn)的自動化儀表、集散控制系統(tǒng)(DCS)、可編程控制器(PLC)產(chǎn)品面臨體系結(jié)構(gòu)、功能等方面的重大變革，導(dǎo)致了工業(yè)自動化產(chǎn)品的又一次更新?lián)Q代，因而現(xiàn)場總線已成為世界范圍的自控技術(shù)熱點、被譽為跨世紀(jì)的自控新技術(shù)。

發(fā)明內(nèi)容
技術(shù)問題本實用新型的目的是提供一種現(xiàn)場總線式智能模擬量輸出控制裝置，解決生產(chǎn)過程現(xiàn)場控制中若干相對集中的4-20mA標(biāo)準(zhǔn)模擬量信號的輸出控制問題，為基于profibus-Dp現(xiàn)場總線分布式輸出控制系統(tǒng)的集成實現(xiàn)提供一種更高性價比的產(chǎn)品。
技術(shù)方案本實用新型的現(xiàn)場總線式智能模擬量輸出控制裝置，由信號控制部分和信號處理部分所組成，該裝置包括主板部分的單片機、地址譯碼電路、協(xié)議接口電路、地址鎖存電路、設(shè)站地址電路、片外擴展電路、看門狗電路；功能子板部分的D\A轉(zhuǎn)換電路、V\I轉(zhuǎn)換電路；其中，單片機分別與地址譯碼電路、協(xié)議接口電路、地址鎖存電路、設(shè)站地址電路、片外擴展電路、D\A轉(zhuǎn)換電路、看門狗電路相接，協(xié)議接口電路接現(xiàn)場總線，D\A轉(zhuǎn)換電路的輸出端分別接V\I轉(zhuǎn)換電路。具體的連接關(guān)系為單片機中的中心處理器芯片的“P24、P25、P26、P27”端分別與地址譯碼電路中譯碼器的“A、B、C、G2A”端相接；中心處理器芯片的“P20、P21、P22”端分別與協(xié)議接口電路中協(xié)議芯片的“A0、A1、A2”端相接；中心處理器芯片的“P00～P07”端分別與地址鎖存電路中的鎖存器的“1D～8D”端、設(shè)站地址電路中的開關(guān)電路的“1Y1～1Y4、2Y1～2Y4”端、片外擴展電路中的擴展電路的“DQ0～DQ7”端相接，中心處理器芯片的“P1.0、P1.1、P1.2”端與D\A轉(zhuǎn)換電路中的轉(zhuǎn)換電路的“P1.0、P1.1、P1.2”端相接，中心處理器芯片的“P1.0、P1.1、P1.3”端與D\A轉(zhuǎn)換電路中的轉(zhuǎn)換電路的“P1.0、P1.1、P1.3”端相接，中心處理器芯片的“P1.0、P1.1、P1.4”端與D\A轉(zhuǎn)換電路中的轉(zhuǎn)換電路的“P1.0、P1.1、P1.4”端相接，中心處理器芯片的“RESET”端與看門狗電路中的放大器的輸出端相接；有益效果本實用新型提供了一種基于profibus-Dp現(xiàn)場總線技術(shù)的集電源、CPU、通信控制、信號調(diào)理、數(shù)據(jù)處理、數(shù)模轉(zhuǎn)換、V/I變換、狀態(tài)指示等于一體的4-20mA標(biāo)準(zhǔn)模擬量輸出控制裝置，使profibus-Dp現(xiàn)場總線分布式輸出控制系統(tǒng)的集成實現(xiàn)更加靈活和方便。
本裝置的特點是集電源、CPU、通信控制、信號調(diào)理、模數(shù)轉(zhuǎn)換、數(shù)據(jù)處理、狀態(tài)指示等于一體，大大降低了儀器的制造成本和安裝、調(diào)試、運行維護等成本。
實施本技術(shù)具有管理效率更高、管理能力更強、抗干擾能力更好、監(jiān)控精度更優(yōu)、工程造價更低等的特點。


圖1是本實用新型的總體結(jié)構(gòu)示意圖。其中有主板部分的單片機1、地址譯碼電路2、協(xié)議接口電路3、地址鎖存電路4、設(shè)站地址電路5、片外擴展電路6、看門狗電路8；功能子板部分的D\A轉(zhuǎn)換電路7、V\I轉(zhuǎn)換電路9-1～9-8。
圖2、圖3是本實用新型的電路結(jié)構(gòu)原理圖。
圖4是本實用新型單路信號變換即V\I轉(zhuǎn)換電路的結(jié)構(gòu)原理圖。
具體實施方式
本實用新型的現(xiàn)場總線式智能模擬量輸出控制裝置，由信號控制部分和信號處理部分所組成，該裝置包括主板部分的單片機1、地址譯碼電路2、協(xié)議接口電路3、地址鎖存電路4、設(shè)站地址電路5、片外擴展電路6、看門狗電路8；功能子板部分的D\A轉(zhuǎn)換電路7、V\I轉(zhuǎn)換電路9-1～9-8；其中，單片機1分別與地址譯碼電路2、協(xié)議接口電路3、地址鎖存電路4、設(shè)站地址電路5、片外擴展電路6、D\A轉(zhuǎn)換電路7、看門狗電路8相接，協(xié)議接口電路3接現(xiàn)場總線，D\A轉(zhuǎn)換電路7的輸出端分別接V\I轉(zhuǎn)換電路9-1～9-8。
1.CPU及外圍電路這一部分主要包括89C52單片機、地址譯碼電路、內(nèi)存擴展電路、看門狗電路、從站地址撥碼設(shè)置電路等電路。
地址譯碼電路采用外設(shè)與外部數(shù)據(jù)RAM統(tǒng)一編址的方式，高位地址線經(jīng)A12～A14經(jīng)3-8譯碼器后形成片選信號輸出，譯碼器的使能端接地址線A15，因此共有8路片選信號XCS0至XCS7輸出。
外部RAM采用芯片62256，共32K，片選信號端經(jīng)反相器反相后與地址線A15相連，因此外部RAM的地址范圍為8000H～FFFFF。
由MAX705組成的看門狗復(fù)位電路可以保證單片機系統(tǒng)在程序“跑飛”時能夠可靠復(fù)位，MAX705的復(fù)位脈沖輸出有正脈沖和負(fù)脈沖兩種方式，當(dāng)復(fù)位脈沖為負(fù)脈沖時，需要外接反相器后再連接到單片機的復(fù)位端。在正常情況下，P1.x引腳不超過1.6s就向WDI端發(fā)出“喂狗”信號，程序陷入死循環(huán)后，“喂狗”信號無法發(fā)出，當(dāng)死循環(huán)運行時間超過1.6s時，MAX705的看門狗輸出WDO將變低并觸發(fā)MR，復(fù)位信號從RESET端輸出。
從站地址的設(shè)定由撥碼器得到，撥碼器的狀態(tài)選擇位通過產(chǎn)生相應(yīng)的高低電平信號連接到74LS244的輸入端，當(dāng)片選信號XCS0有效時，從站地址由數(shù)據(jù)總線輸出。
2.現(xiàn)場總線通信部分這一部分，通信控制器采用了西門子SPC3協(xié)議芯片。SPC3可獨立完成全部PROFIBUS-DP通信功能，包括數(shù)據(jù)的成幀、發(fā)送、接收、差錯處理、數(shù)據(jù)還原等。這樣既可以加速通信協(xié)議的執(zhí)行，也可以減少接口模板微處理器中的軟件程序。總線存取由硬件驅(qū)動，數(shù)據(jù)傳送來自SPC3內(nèi)的一個雙口RAM，與應(yīng)用對象之間的通信采用數(shù)據(jù)接口，數(shù)據(jù)的交換獨立于總線周期，數(shù)據(jù)傳輸速率得到了大大的提高，最大值可達(dá)12Mb/s。通信主板的設(shè)計可以采用外設(shè)與外部數(shù)據(jù)RAM統(tǒng)一編址的方式，高位地址線經(jīng)A12～A14經(jīng)3-8譯碼器后形成片選信號輸出。
SPC3協(xié)議芯片內(nèi)部含1.5k的RAM，地址范圍為×000H～×5FFH，可以為該芯片分配1000H--1FFFH的地址空間；外部擴展32K的RAM芯片62256，其地址空間可以分配為8000H--FFFFH?？蓪⑹Ｓ嗟目诰€和片選信號線引至從板接口。
SPC3協(xié)議芯片輸出通過RS-485接口電路與PROFIBUS-DP總線進行通訊。在該電路中有兩片光電隔離芯片HCPL0721，用于高速通信信號的隔離；符合RS485標(biāo)準(zhǔn)SN75176的驅(qū)動芯片用作支持12M波特率的驅(qū)動。使用9針Sub D插座，提供必須的A-line，B-line，VP，GND和RTS信號。
此外在防雷擊和抗干擾方面我們設(shè)計相應(yīng)的網(wǎng)絡(luò)電路。在不影響原信號收、發(fā)的條件下，以保護接收和發(fā)送回路的元器件。
3.輸出控制與處理部分模擬量輸出控制電路主要包括D/A轉(zhuǎn)換電路、輸出鎖存電路和V/I變換電路。以往大多的D/A轉(zhuǎn)換芯片需要單片機全部的P0口資源和其他一些控制信號，耗費大量資源，這在設(shè)計多功能的DP從站時是不可行的。采用I2C總線器件僅需串行時鐘線和串行數(shù)據(jù)線即可在連接于總線上的器件之間傳送信息，但在設(shè)計DP從站時串行通訊信號線需要用于連接其他設(shè)備而不能占用，且傳統(tǒng)的I2C總線形式的D/A轉(zhuǎn)換芯片僅能實現(xiàn)單路模擬量輸出，這在需要實現(xiàn)多路模擬量輸出的DP從站中也不宜采用。
采用可編程的I2C總線形式的多路輸出的D/A轉(zhuǎn)換芯片，利用軟件模擬串行時鐘信號，就能夠很好地解決DP從站設(shè)計中單片機資源緊張的問題。為此我們在模擬量輸出從站設(shè)計中選用了TLV5618芯片，該芯片通過編程可以實現(xiàn)雙路模擬量輸出，采用軟件模擬的方式在單片機的任一并行端口線上實現(xiàn)串行時鐘信號輸出，僅需占用4根片選信號線，1根數(shù)據(jù)線和1根模擬時鐘信號線就能夠?qū)崿F(xiàn)8路模擬量輸出。TLV5618芯片內(nèi)部自帶輸出鎖存功能，無需信號保持電路，且數(shù)字輸入端帶有斯密特觸發(fā)器，具有較高的噪聲抑制能力，在5V電源下工作時的功耗僅為3～8mW。
當(dāng)片選信號CS處于低電平時，輸入的數(shù)據(jù)由串行時鐘定時，以最高有效位在前的方式讀入片內(nèi)的16位移位寄存器，其中前4位為編程位，后12位為數(shù)據(jù)位。在SCLK的下降沿，芯片將數(shù)據(jù)移入輸入寄存器，在CS的上升沿將數(shù)據(jù)發(fā)送至DAC寄存器。所有的CS跳變應(yīng)發(fā)生在SCLK的輸入為低電平時。采用4片TLV5618，實現(xiàn)8路模擬量輸出的電路設(shè)計如圖3所示。
電壓基準(zhǔn)芯片MC1403用于提供2.5V精密參考電壓，由于TLV5618的測量范圍為參考電壓的兩倍，因此模擬電壓量輸出范圍為0～5V。4片TLV5618共用數(shù)據(jù)輸入信號線P1.0和串行時鐘模擬信號線P1.1，采用不同的片選信號線進行芯片使能，即可實現(xiàn)4路雙模擬量輸出，即8路模擬量輸出。
由XTR110KP組成的電流環(huán)變換電路的主要外接器件為一個PMOS場效應(yīng)管，用于將電流傳送到負(fù)載上，XTR110KP是一款多用途電流環(huán)變送器，通過采用不同的接線方式可以選擇不同的信號輸入范圍與電流量輸出范圍，按圖中的接線方式可以將0～5V電壓量輸入轉(zhuǎn)換為4～20mA電流量輸出，單路信號變換電路即V\I轉(zhuǎn)換電路如圖4所示。
總體的電路連接關(guān)系為單片機1中的中心處理器芯片CPU的“P24、P25、P26、P27”端分別與地址譯碼電路2中譯碼器U2的“A、B、C、G2A”端相接；中心處理器芯片CPU的“P20、P21、P22”端分別與協(xié)議接口電路3中協(xié)議芯片U1的“A0、A1、A2”端相接；中心處理器芯片CPU的“P00～P07”端分別與地址鎖存電路4中的鎖存器U3的“1D～8D”端、設(shè)站地址電路5中的開關(guān)電路U9的“1Y1～1Y4、2Y1～2Y4”端、片外擴展電路6中的擴展電路U4的“DQ0～DQ7”端相接，中心處理器芯片CPU的“P1.0、P1.1、P1.2”端與D\A轉(zhuǎn)換電路7中的轉(zhuǎn)換電路U11的“P1.0、P1.1、P1.2”端相接，中心處理器芯片CPU的“P1.0、P1.1、P1.3”端與D\A轉(zhuǎn)換電路7中的轉(zhuǎn)換電路U12的“P1.0、P1.1、P1.3”端相接，中心處理器芯片CPU的“P1.0、P1.1、P1.4”端與D\A轉(zhuǎn)換電路7中的轉(zhuǎn)換電路U13的“P1.0、P1.1、P1.4”端相接，中心處理器芯片CPU的“RESET”端與看門狗電路8中的放大器U13F的輸出端相接。
權(quán)利要求1.一種現(xiàn)場總線式智能模擬量輸出控制裝置，由信號控制部分和信號處理部分所組成，其特征在于該裝置包括主板部分的單片機(1)、地址譯碼電路(2)、協(xié)議接口電路(3)、地址鎖存電路(4)、設(shè)站地址電路(5)、片外擴展電路(6)、看門狗電路(8)；功能子板部分的D\A轉(zhuǎn)換電路(7)、V\I轉(zhuǎn)換電路(9-1～9-8)；其中，單片機(1)分別與地址譯碼電路(2)、協(xié)議接口電路(3)、地址鎖存電路(4)、設(shè)站地址電路(5)、片外擴展電路(6)、D\A轉(zhuǎn)換電路(7)、看門狗電路(8)相接，協(xié)議接口電路(3)接現(xiàn)場總線，D\A轉(zhuǎn)換電路(7)的輸出端分別接V\I轉(zhuǎn)換電路(9-1～9-8)。
2.根據(jù)權(quán)利要求1所述的現(xiàn)場總線式智能模擬量輸出控制裝置，其特征在于單片機(1)中的中心處理器芯片(CPU)的“P24、P25、P26、P27”端分別與地址譯碼電路(2)中譯碼器(U2)的“A、B、C、G2A”端相接；中心處理器芯片(CPU)的“P20、P21、P22”端分別與協(xié)議接口電路(3)中協(xié)議芯片(U1)的“A0、A1、A2”端相接；中心處理器芯片(CPU)的“P00～P07”端分別與地址鎖存電路(4)中的鎖存器(U3)的“1D～8D”端、設(shè)站地址電路(5)中的開關(guān)電路(U9)的“1Y1～1Y4、2Y1～2Y4”端、片外擴展電路(6)中的擴展電路(U4)的“DQ0～DQ7”端相接，中心處理器芯片(CPU)的“P1.0、P1.1、P1.2”端與D\A轉(zhuǎn)換電路(7)中的轉(zhuǎn)換電路(U11)的“P1.0、P1.1、P1.2”端相接，中心處理器芯片(CPU)的“P1.0、P1.1、P1.3”端與D\A轉(zhuǎn)換電路(7)中的轉(zhuǎn)換電路(U12)的“P1.0、P1.1、P1.3”端相接，中心處理器芯片(CPU)的“P1.0、P1.1、P1.4”端與D\A轉(zhuǎn)換電路(7)中的轉(zhuǎn)換電路(U13)的“P1.0、P1.1、P1.4”端相接，中心處理器芯片(CPU)的“RESET”端與看門狗電路(8)中的放大器(U13F)的輸出端相接。
專利摘要一種現(xiàn)場總線式智能模擬量輸出控制裝置，由信號控制部分和信號處理部分所組成，該裝置包括主板部分的單片機(1)、地址譯碼電路(2)、協(xié)議接口電路(3)、地址鎖存電路(4)、設(shè)站地址電路(5)、片外擴展電路(6)、看門狗電路(8)；功能子板部分的D/A轉(zhuǎn)換電路(7)、V/I轉(zhuǎn)換電路(9－1～9－8)；其中，單片機分別與地址譯碼電路、協(xié)議接口電路、地址鎖存電路、設(shè)站地址電路、片外擴展電路、D/A轉(zhuǎn)換電路、著門狗電路相接，協(xié)議接口電路接現(xiàn)場總線，D/A轉(zhuǎn)換電路的輸出端分別接V/I轉(zhuǎn)換電路(9－1～9－8)。
文檔編號G06F13/42GK2718639SQ20042007840
公開日2005年8月17日 申請日期2004年8月6日 優(yōu)先權(quán)日2004年8月6日
發(fā)明者方彥軍, 劉如成 申請人:南京師范大學(xué)