專利名稱：備有安全外存取的電路的制作方法
技術領域：
本發(fā)明涉及一種具有安全外存取的電路。
本發(fā)明領域屬于可編程集成電路的領域，尤其是用于實現(xiàn)秘密事物處理的電路領域。
這種電路集成有一個微處理器，常常還有一個高速緩沖存儲器、一個高速緩沖存儲器的控制器和/或一個存儲管理器。此外它通常還集成一個非易失性存儲器、一個或幾個工作寄存器比如隨機存取存儲器(《RAM》英文為《Random Access Memory》)或只讀存儲器(《ROM》英文為《Read Only Memory》)。它時常也集成一些其它適合于其所承擔應用的外圍設備。
另一方面，該電路包括一個為外存取所設計的通信接口。換句話說，該接口可以使微處理器與定位在電路以外的任一組件交換數(shù)據(jù)。當該組件是一個存儲器時本發(fā)明可找到一種特別有利的應用。實際上，通常都給集成電路增加一個外存儲器使得該電路的用戶能夠擁有一個補充的存儲空間。
當然，外存儲器的內容可利用微處理器存取，但是也能利用任何另外相關設備存取。因此，就容易讀出甚至改變錄入到該存儲器中的數(shù)據(jù)。然而，有時迫切需要的是，該存儲內容不能受電路外部的干擾。特別是當外存儲器包含一些安全防護信息比如秘密存取碼或者數(shù)字簽字驗證時就是這種情況。
另外，可以預計到，在外存儲器中加載程序時，接收該外部程序的集成電路在把該程序錄入到存儲器中之前要核對其真實性(簽發(fā)人的同一性)及其完整性(不存在由第三者的修改)。這種核對一般都是利用電子簽字約定進行的。
實際上不可能在每次由集成電路讀出外存儲器都使用該約定，因為涉及到需要大計算功率卻又運行也很慢的操作。
因此本發(fā)明的目的是加強這種外存儲器的保護，防止不受歡迎的存取。
根據(jù)本發(fā)明，電路包括一個微處理器和一個外圍系統(tǒng)設備這至少帶有一個為外存取所設計的通信接口，這些外圍設備除了通信接口之外都利用互連總線與微處理器相連；此外，電路包括一個安全防護模塊，它一方面連接到互連總線而另一方面又利用專門提供的接線連接到通信接口。
按照電路的一種優(yōu)選實施方式，通信接口適合外存儲器。
有利的是，安全防護模塊包括加密器CR。
最好是，這種加密器要求一個加密密鑰。
所希望的是，密鑰長度大于微處理器所處理的數(shù)據(jù)標準長度，因此該微處理器包括可用于把加密字分解成標準長度數(shù)據(jù)的分解器。
如果電路另外包括一個與控制器組合的高速緩沖存儲器，安全模塊的設置是為了操作該控制器的連續(xù)存取，以便使加密字分解成標準長度數(shù)據(jù)。
更可取的是，密鑰僅一次被存儲在可編程的寄存器中，該寄存器能設置在非易失性存儲器中。
現(xiàn)在將更詳細地在說明范圍內顯示本發(fā)明，說明部分帶有一個作為描述而給出的實施例，同時還參照了附圖
，其表示的是本發(fā)明集成電路示意圖。
參考附圖，集成電路IC包括一個微處理器MIC它可能與一個高速緩沖存儲器和/或一個存儲器控制器相組合(圖中未示出)。它還包括一個通信接口UMI，通常還有其它外圍設備PER比如一個瞬態(tài)非易失性存儲器、一個隨機存取操作寄存器等等。
根據(jù)本發(fā)明，電路另外包括一個安全模塊CR?？偩€系統(tǒng)BUS互連了除通信接口UMI以外的電路所有元部件，并且一種專門提供的接線DL使該接口UMI連接到安全模塊CR。
電路之外還存在一個元件MEM，它可以與通信接口UMI聯(lián)通并且本發(fā)明提出了保護由該接口利用安全模塊CR所傳輸?shù)臄?shù)據(jù)。
在該情況下，這個元件就是外存儲器MEM，而通信接口最好是一個通用存儲接口UMI。
安全模塊CR可以采用各種不同的技術進行編碼或更改數(shù)據(jù)，這些數(shù)據(jù)是其在把如此編碼的數(shù)據(jù)傳輸?shù)酵ㄐ沤涌赨MI之前由總線系統(tǒng)BUS從微處理器MIC接收到的，使得這些編碼數(shù)據(jù)不會明碼顯示在外存儲器MEM中。當然，該安全模塊在其讀出這個外存儲器MEM中的數(shù)據(jù)時可以進行反向編碼以便復原微處理器MIC數(shù)據(jù)如同該微處理器向其提供了數(shù)據(jù)。
一種有利的解決方案主要在于求助加密裝置，這些加密裝置最好是由安全模塊CR啟用的。
因此，數(shù)據(jù)在錄入到外存儲器MEM中之前進行加密處理并且當它們被傳輸?shù)娇偩€系統(tǒng)BUS上之前讀出時被解密。
因而適合的是，在把運行數(shù)據(jù)存儲到外存儲器MEM中之前對其進行譯碼。
微處理器MIC能處理8、16或32比特的數(shù)據(jù)。通常，外部數(shù)據(jù)存取都是采用8、16或32比特標準長度字進行的。這類數(shù)據(jù)的安全防護分別要求按8、16或32比特進行加密。如果人們運用公知的算法，那就涉及到一種實際上是無效的，很容易受攻擊的加密。
因此所希望的是，當必要時就選擇一種對于64比特，甚至128比特數(shù)據(jù)所運用的算法。標準算法的選擇可以避免一些額外的約束，與此同時還確保了最大的安全度。
人們將優(yōu)先選擇一種密鑰算法，因為它只需要比公用關鍵碼算法短得很多的計算時間。
作為實施例，將考慮以下算法AES(是英文表達《Advanced Encryption Standard》的縮寫)，按128比特的字運行并且實時提供最大的安全度，DES(是英文表達《Data Encryption Standard》的縮寫)，按64比特的字運行，對于其在有關安全性要求最低的系統(tǒng)中的普遍性來說是公知的，3DES(是英文表達《Trip1e Data Encryption Standard》的縮寫)，或者X DES(是英文表達《Extended Data Encryption Standard》的縮寫)，這后兩種算法對于安全性要求較高的系統(tǒng)來說是很著名的，同時還保證了低成本的高譯碼信息流量。
當然，安全模塊CR可以加密比標準長度更長的數(shù)據(jù)。該模塊的設置是為了處理那些64或128比特的數(shù)據(jù)，它們分別以8或16個8比特的字，4或8個16比特的字，或者以2或4個32比特的字錄入到外存儲器MEM中，因此存取其中一個數(shù)據(jù)就分成幾個各自8、16或32比特的存取。
為此，安全模塊CR可以進行微處理器高速緩沖存儲器控制的分組存取或連續(xù)存取。該高速緩沖存儲器包括外存儲器MEM的部分復制，它根據(jù)微處理器MIC所執(zhí)行的部分程序而更新。高速緩沖存儲器非?？焖俨⑶液芙咏⑻幚砥鱉IC，它通?？梢愿纳齐娐返男阅?。
借助高速緩沖存儲器的控制器更換高速緩沖存儲器中的數(shù)據(jù)是利用信息包進行的，這些信息包的最小號碼是4個32比特的字，這不管由微處理器MIC所處理的數(shù)據(jù)號碼大小如何。
這里要指出的是，高速緩沖存儲器也可以用到其它一些電路末端。
可以規(guī)定控制器把錄入的數(shù)據(jù)利用多重64比特號碼的信息包寫入到有關外存儲器MEM的高速緩沖存儲器中。
只能管理8、16或32比特存取的外存儲器MEM與高速緩沖存儲器的接口實現(xiàn)起來比較簡便，同時把64比特號碼的存取分別分成為8個8比特的存取、4個16比特的存取或2個32比特的存取。
在32比特存取的情況下，算法DES或3DES因此將每次加載2個32比特的字，而算法AES則每次加載4個32比特的字。數(shù)據(jù)都是快速加載的。在AES算法的《流水線》處理情況下，換句話說，當單循環(huán)或多循環(huán)數(shù)據(jù)完整處理能夠在每個循環(huán)接收一個新數(shù)據(jù)時，僅僅第一次存取對總的數(shù)據(jù)傳輸時間引起一定的潛伏期。
算法所用的密鑰最好只一次即所說的《OTP》(英文表述為One timeProgrammable)存儲在可編程寄存器中。如果集成電路IC設計一個瞬態(tài)非易失性存儲器，就可安裝該寄存器。
選擇了上面所介紹的本發(fā)明實施例是為了其特征較具體。然而不可能完全匯總該發(fā)明所覆蓋的所有實施例。特別是，可能在不脫離本發(fā)明范圍的情況下，又可由等效方式所替代的各種方法。
權利要求
1.一種集成電路，它包括一個微處理器MIC、一個外圍設備系統(tǒng)帶有至少一個為外存取而設計的通信接口UMI，所述外圍設備PER除了該通信接口UMI之外都利用互連總線BUS連接到上述微處理器MIC，其特征在于，它另外包括一個安全模塊CR，可一方面與所述互連總線BUS相連，另一方面又利用專門提供的接線DL連接到通信接口UMI。
2.根據(jù)權利要求1所述的電路，其特征在于所述的通信接口UMI適合一種外存儲器MEM。
3.根據(jù)權利要求1或2所述的電路，其特征在于所述安全模塊包括加密裝置CR。
4.根據(jù)權利要求3所述的電路，其特征在于所述加密裝置CR要求一個密鑰。
5.根據(jù)權利要求3或4所述的電路，其特征在于密鑰的字長大于所述微處理器MIC所處理數(shù)據(jù)的標準長度，它還包括一種裝置用于使所述加密分解成標準字長的數(shù)據(jù)。
6.根據(jù)權利要求4所述的電路，其特征在于它另外包括的高速緩沖存儲器與一個控制器相組合，密鑰字長大于所述微處理器MIC處理的數(shù)據(jù)標準長度，所述安全模塊CR的設計是為了進行所述控制器的連續(xù)存取以便使所述加密字分解成標準長度的數(shù)據(jù)。
7.根據(jù)權利要求3至6中任一項所述的電路，其特征在于密鑰僅僅一次存儲到可編程寄存器中。
8.根據(jù)權利要求7所述的電路，其特征在于它另外還包括一個非易失性存儲器，所述寄存器就設置在該非易失性存儲器中。
全文摘要
本發(fā)明涉及一種集成電路，它包括一個微處理器MIC以及一個外圍設備系統(tǒng)帶有至少一個為外存取而設計的通信接口UMI，這些外圍設備PER除了通信接口UMI外都利用互連總線BUS與微處理器MIC連接。電路另外包括一個安全模塊CR，它一方面連接互連總線BUS而另一方面又利用專門提供的接線DL連接到通信接口UMI。
文檔編號G06F21/79GK1764882SQ200480007847
公開日2006年4月26日 申請日期2004年3月24日 優(yōu)先權日2003年3月24日
發(fā)明者A·德哈梅, B·伯納德, F·赫梅特 申請人:英諾瓦卡片公司