專利名稱：取代nand型閃存專用硬件接口的方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于NAND(反及閘)型閃存裝置的使用方法，特別指在PDA等移動(dòng)手持設(shè)備上利用軟件編程和CPU引腳取代NAND型閃存專用硬件接口的方法。
背景技術(shù)：
NOR和NAND是現(xiàn)在市場(chǎng)上兩種主要的非易失閃存(flash)技術(shù)，由于NAND型閃存容量大，單位元容量價(jià)格低廉，速度更比NOR閃存(NOR-Flash)高很多，在移動(dòng)設(shè)備上使用NAND型閃存可以大幅度提高移動(dòng)閃存存儲(chǔ)的性價(jià)比。但是NAND型閃存芯片雖然面積小，容量高，但其操作接口比NOR型閃存復(fù)雜很多，需要專用硬件接口對(duì)其進(jìn)行管理操作，這在無形中增加了NAND型閃存的使用成本。
為了更好的理解本發(fā)明，現(xiàn)將現(xiàn)有NAND型閃存的結(jié)構(gòu)以及工作原理簡單介紹如下NAND型閃存I/O0-I/O7引腳用于對(duì)閃存發(fā)送操作命令和收發(fā)數(shù)據(jù)，ALE用于指示閃存當(dāng)前數(shù)據(jù)為地址信息，CLE用于指示當(dāng)前數(shù)據(jù)為操作命令信息，當(dāng)兩者都無效時(shí)，為數(shù)據(jù)信息。CE引腳用于閃存片選。RE和WE分別為閃存讀、寫控制，R/B指示閃存命令是否已經(jīng)完成。
如圖1所示，為NAND型閃存的讀時(shí)序圖。其讀操作主要分為以下幾個(gè)步驟A、發(fā)送讀操作命令CE有效，CLE有效，WE有效，I/O0-I/O8上面數(shù)據(jù)為操作(command)代碼數(shù)據(jù)。
B、發(fā)送地址數(shù)據(jù)(需要讀取的NAND型閃存地址)CE有效，ALE有效，WE有效，I/O0-I/O8上面為所需地址數(shù)據(jù)。由于地址數(shù)據(jù)較多，所以需要分幾次依次發(fā)送。每次發(fā)送都需要產(chǎn)生WE信號(hào)以將其寫入NAND型閃存芯片。
C、等待R/B信號(hào)，最后讀出數(shù)據(jù)在最后一個(gè)地址數(shù)據(jù)寫入NAND型閃存之后，R/B信號(hào)即變低。等待芯片完成整頁(page)數(shù)據(jù)讀取之后，R/B信號(hào)變高。此時(shí)，CE有效，ALE、CLE均拉低，依次產(chǎn)生RE信號(hào)，從I/O0-I/O8讀取出所需數(shù)據(jù)。
對(duì)于寫操作和擦除操作，其基本原理相同，只是信號(hào)順序略有改變，就不再贅述。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種取代NAND型閃存硬件接口的方法，其可以代替原來專用硬件接口，降低成本。
為了解決上述問題，本發(fā)明提供了如下的技術(shù)方案取代NAND型閃存專用硬件接口的方法，所述的NAND型閃存支持CE don’t care操作模式，將CPU的六個(gè)引腳分別與NAND型閃存引腳CLE、ALE、WE、RE、CE、R/B連接；對(duì)與所述NAND型閃存引腳CE相連接的CPU引腳設(shè)定映像地址；對(duì)與所述NAND型閃存引腳R/B相連接的CPU引腳設(shè)定為輸入模式；根據(jù)與所述NAND型閃存引腳CLE、ALE、CE相連接的CPU引腳，確定閃存操作地址。
所述方法進(jìn)一步包括插入若干等待周期，使NAND型閃存完成每次操作指令后，CPU再發(fā)送下一條指令。
所述CPU的六個(gè)引腳，其中兩個(gè)是CPU的地址線與NAND型閃存CLE、ALE引腳連接。
所述CPU的六個(gè)引腳，其中兩個(gè)是CPU的WE，OE引腳分別連接NAND型閃存WE、RE引腳。
所述CPU的CSx引腳是CS1-CX7。
所述CPU的六個(gè)引腳，其中一個(gè)是將CPU的一個(gè)GPIO功能引腳與NAND型閃存R/B引腳連接。
本發(fā)明與現(xiàn)有技術(shù)相比，它有以下顯著的進(jìn)步在手持試移動(dòng)設(shè)備上利用移動(dòng)設(shè)備的CPU自身的引腳直接與NAND型閃存相連，這樣在硬體上可以省去原來NAND型閃存所需的專用接口設(shè)備，以達(dá)到降低生產(chǎn)成本之目的；又結(jié)合軟件編程，對(duì)與NAND型閃存引腳CE相連接的CPU引腳設(shè)定映像地址，并且所需的編程為底層驅(qū)動(dòng)程序，而該程序直接由匯編編寫，這樣大大提高執(zhí)行效率，節(jié)省CPU資源。對(duì)上層操作系統(tǒng)(OS)來說，由于沒有增加新的設(shè)備并且NAND型閃存的接口與以前產(chǎn)品完全相同，所以就保證了對(duì)上層操作系統(tǒng)的完全兼容。


有關(guān)本發(fā)明之詳細(xì)內(nèi)容及技術(shù)，茲就配合圖式說明如下圖1為NAND型閃存的讀時(shí)序2為NAND型閃存電路接線示意示說明1為PDA等移動(dòng)手持設(shè)備上的CPU，A1，A2為CPU的地址線GPIO為CPU的功能引腳，CS1，WE，OE為CPU的引腳，D0-D7為CPU的低8位數(shù)據(jù)線；
2為NAND型閃存，VCC為NAND型閃存所使用+3.3V電源。
具體實(shí)施例方式
如圖2所示，將CPU的地址線A1，A2分別于NAND型閃存的CLE、ALE引腳連接；將CPU的WE，OE引腳分別連接NAND型閃存WE、RE引腳；將CPU任一個(gè)GPIO功能引腳與NAND型閃存R/B引腳；采用CPU的CS1引腳、也可以選擇其它CPU的CSx引腳，比如CS1-CX7，連接NAND型閃存CE引腳。
由于本發(fā)明的NAND型閃存的工作程序在操作系統(tǒng)(OS)之上，此時(shí)存儲(chǔ)器管理單元(MMU)已經(jīng)屏蔽程序?qū)Φ讓佑布闹苯釉L問，所以需要對(duì)MMU進(jìn)行設(shè)定，為NAND型閃存開辟一塊內(nèi)存(Memory)映像區(qū)域，以使我們的代碼能對(duì)其進(jìn)行操作。在如圖2所示的連接方式下，使用CPU的CS1引腳控制NAND-Flash的CE信號(hào)，如果將CS1映像為0x24000000地址，那么對(duì)0x24000000地址讀寫即對(duì)NAND-Flash芯片進(jìn)行數(shù)據(jù)讀寫，而由于CPU的地址線A1，A2分別于NAND型閃存的CLE、ALE引腳連接，所以此時(shí)對(duì)0x24000002地址寫數(shù)據(jù)，即對(duì)NAND型閃存發(fā)送操作命令，同樣，那么對(duì)0x24000004地址寫數(shù)據(jù)，即對(duì)NAND型閃存發(fā)送地址(address)數(shù)據(jù)。
在對(duì)NAND型閃存發(fā)送命令/數(shù)據(jù)之后，由于CPU程序運(yùn)行速度比NAND型閃存芯片快很多，需要插入若干等待周期，使NAND型閃存完成每次操作指令后，CPU再發(fā)送下一條指令。利用CPU的GPIO檢測(cè)NAND型閃存的R/B信號(hào)，直至NAND型閃存完成本次操作后CPU再進(jìn)行后續(xù)操作。需要注意的是，在對(duì)NAND型閃存發(fā)送命令數(shù)據(jù)過程中的等待，沒有反饋信號(hào)可以檢測(cè)，只能通過反復(fù)調(diào)試確定其所需等待時(shí)間。
如果本發(fā)明使用了CPU的NOR-Flash接口，比如CPU的NOR-Flash的WE，OE引腳分別連接NAND型閃存WE、RE引腳；則由于在CPU對(duì)NOR-Flash讀寫時(shí)，其共享的A1，A2地址線和RE，OE等控制線會(huì)對(duì)NAND型閃存產(chǎn)生干擾信號(hào)，此時(shí)本發(fā)明采用CPU的CSx信號(hào)對(duì)NAND型閃存進(jìn)行片選(CE)控制，并且可以采用優(yōu)選方案CS1，CPU的CS1信號(hào)是由CPU內(nèi)部自動(dòng)產(chǎn)生，因此在CPU其它操作期間，CS1信號(hào)可以有效屏蔽NAND型閃存芯片。并且，由于NAND型閃存芯片支持CE don’t care模式，在CE無效的情況下，芯片本身的工作狀態(tài)并不會(huì)被干擾，由此保證了NAND型閃存穩(wěn)定運(yùn)行。
權(quán)利要求
1.一種取代NAND型閃存專用硬件接口的方法，所述的NAND型閃存支持CE don’t care操作模式，其特征在于將CPU的六個(gè)引腳分別與NAND型閃存引腳CLE、ALE、WE、RE、CE、R/B連接；對(duì)與所述NAND型閃存引腳CE相連接的CPU引腳設(shè)定映像地址；對(duì)與所述NAND型閃存引腳R/B相連接的CPU引腳設(shè)定為輸入模式；根據(jù)與所述NAND型閃存引腳CLE、ALE、CE相連接的CPU引腳，確定閃存操作地址。
2.如權(quán)利要求1所述的取代NAND型閃存專用硬件接口的方法，其特征在于，所述方法進(jìn)一步包括插入若干等待周期，使NAND型閃存完成每次操作指令后，CPU再發(fā)送下一條指令。
3.如權(quán)利要求1-2所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中兩個(gè)是CPU的地址線與NAND型閃存CLE、ALE引腳連接。
4.如權(quán)利要求1-2所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中兩個(gè)是CPU的WE，OE引腳分別連接NAND型閃存WE、RE引腳。
5.如權(quán)利要求3所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中兩個(gè)是CPU的WE，OE引腳分別連接NAND型閃存WE、RE引腳。
6.如權(quán)利要求1或2或5所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中一個(gè)是將CPU的CSx引腳連接NAND型閃存CE引腳。
7.如權(quán)利要求3所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中一個(gè)可以是將CPU的CSx引腳連接NAND型閃存CE引腳。
8.如權(quán)利要求4所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中一個(gè)可以是將CPU的CSx引腳連接NAND型閃存CE引腳。
9.如權(quán)利要求6所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的CSx引腳是CS1-CS5。
10.如權(quán)利要求7-8所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的CSx引腳是CS1-CS5。
11.如權(quán)利要求1或2或5或7或8或9所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中一個(gè)是將CPU的一個(gè)GPIO功能引腳與NAND型閃存R/B引腳連接。
12.如權(quán)利要求3所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中一個(gè)是將CPU一個(gè)GPIO功能引腳與NAND型閃存R/B引腳連接。
13.如權(quán)利要求4所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中一個(gè)是將CPU一個(gè)GPIO功能引腳與NAND型閃存R/B引腳連接。
14.如權(quán)利要求6所述的取代NAND型閃存專用硬件接口的方法，其特征在于所述CPU的六個(gè)引腳，其中一個(gè)是將CPU一個(gè)GPIO功能引腳與NAND型閃存R/B引腳連接。
全文摘要
本發(fā)明公開了一種取代NAND型閃存專用硬件接口的方法，所述的NAND型閃存支持CE don’t care操作模式，將CPU的六個(gè)引腳分別與NAND型閃存引腳CLE、ALE、WE、RE、CE、R/B連接；對(duì)與所述NAND型閃存引腳CE相連接的CPU引腳設(shè)定映像地址；對(duì)與所述NAND型閃存引腳R/B相連接的CPU引腳設(shè)定為輸入模式；根據(jù)與所述NAND型閃存引腳CLE、ALE、CE相連接的CPU引腳，確定閃存操作地址。這樣利用軟件編程和CPU引腳取代了現(xiàn)有NAND型閃存專用硬件接口，降低整個(gè)項(xiàng)目成本的目的。該方法特別適用于PDA等移動(dòng)手持設(shè)備上。
文檔編號(hào)G06F13/00GK1808405SQ20051002343
公開日2006年7月26日 申請(qǐng)日期2005年1月19日 優(yōu)先權(quán)日2005年1月19日
發(fā)明者李赟, 何代水 申請(qǐng)人:英華達(dá)(上海)電子有限公司