專利名稱：集成電路，半導體器件和id芯片的制作方法
技術領域：
本發(fā)明涉及形成在玻璃襯底或撓性襯底上的集成電路、半導體器件和ID芯片。另外，本發(fā)明涉及建立非接觸通信的集成電路、半導體器件和ID芯片。
背景技術：
在近年來，為了通過使用ID芯片進行安全性、無現(xiàn)金電子支付等ID管理的目的，對具有高安全功能的非接觸IC卡、ID標簽、RFID等(在下文中共同地稱為ID芯片)的需求日益增加。這種ID芯片結合了高功能性的集成電路，如中央處理電路(典型地稱作中央處理單元且下文中還縮寫為CPU)和具有密碼功能的專用硬件。
ID芯片通過由來自讀取器/寫入器的無線電波和ID芯片中的天線之間產生的電磁感應所感應的電流來接收電源。然而，根據(jù)這種方法，當操作中的ID芯片和讀取器/寫入器之間的位置關系改變時，供給ID芯片的電源的量就會改變，因此很難得到穩(wěn)定的電源。
另外，由于CPU和用于密碼操作的邏輯電路占據(jù)大量的電路面積，因此需要大的功耗。當不能提供穩(wěn)定的電源而又需要大的功耗時，工作裕度降低了，而其又阻止了穩(wěn)定的操作。另外，大電路面積將會導致半導體器件的低抗沖擊性，并且因此從硅晶片中獲得的芯片的數(shù)量減小了，其導致了更高的成本。

發(fā)明內容
考慮到前述的內容，本發(fā)明提供了低成本的集成電路、半導體器件和ID芯片，其中通過盡可能低地抑止功耗實現(xiàn)了穩(wěn)定的操作，且即使當使用大電路面積時也保證了高的抗沖擊性。
本發(fā)明提供了包括中央處理電路和控制電路的集成電路和半導體器件。電源電路產生多個電源電位，時鐘產生電路產生具有各種頻率的時鐘信號?？刂齐娐吩谥醒胩幚黼娐泛痛鎯ζ鞯墓ぷ鳡顟B(tài)、以及外部電源級別的基礎上控制電源電路和時鐘產生電路，以使得最優(yōu)級別的電源電位和最優(yōu)頻率的時鐘能供給中央處理電路。另外，本發(fā)明提供了包括中央處理電路、控制電路和連接到天線的連接端子的集成電路。而且，本發(fā)明提供了包括中央處理電路、控制電路和天線的半導體器件。本發(fā)明也提供了包括集成電路或半導體器件的ID芯片(也稱作無線芯片)。
控制電路基于中央處理電路的操作狀態(tài)來控制電源電路和時鐘產生電路，以使得當中央處理電路上的負載小時，時鐘頻率和電源電位降低，或當中央處理電路上的負載大的時候，時鐘頻率和電源電位增加。通過根據(jù)中央處理電路的操作狀態(tài)進行這種控制，能把功耗減小到盡可能小的程度。特別地，控制電路在中央處理電路產生的事件信號的基礎上，控制電源電路和時鐘產生電路。事件信號是從包含關于中央處理電路中包含的整數(shù)運算單元、浮點運算單元、加載/存儲單元或分支單元的操作狀態(tài)的數(shù)據(jù)的信號，包含關于來自包含在中央處理電路中的多個單元的各種指令如整數(shù)運算指令、浮點運算指令、加載/存儲指令、分支指令和NOP指令的執(zhí)行狀態(tài)的數(shù)據(jù)的信號，由包括從中央處理電路中的多個單元中選擇的幾個單元的組合電路產生的信號中的一個或者多個中選擇的信號。
另外，控制電路基于從讀取器/寫入器供應到半導體器件的電源來控制電源電路和時鐘產生電路，使得當電源小時，時鐘頻率和電源電位降低，或者當電源大時，時鐘頻率和電源電位增加。通過根據(jù)從讀取器/寫入器供應到半導體器件的電源進行這種控制，即使在不穩(wěn)定的電源的情況下，也能實現(xiàn)穩(wěn)定的操作。不必說，需要將電源電位和時鐘頻率控制在中央處理電路的操作范圍內。特別地，本發(fā)明地集成電路和半導體器件的每個都包括用于產生電源數(shù)據(jù)信號的電源級別確定電路。基于電源數(shù)據(jù)信號，控制電路控制電源電路和時鐘產生電路。電源確定電路包括包含負載電阻器的電源電路、參考電位產生電路和用于比較電源電路輸出電位和參考電位電路輸出電位的比較器電路。
控制電路不僅僅可以切換提供給中央處理電路的電源電位和時鐘信號，而且可以切換提供給其它集成電路的電源電位和時鐘信號。例如，可以采用這種結構，以使得多頻率的時鐘信號和多級別的電源電位可以提供給結合在半導體器件中的存儲器(例如，SRAM(靜態(tài)隨機存取存儲器)，DRAM(動態(tài)隨機存取存儲器)、EEPROM(電可擦除可編程只讀存儲器)和閃存中的一個或者多個)。特別地，控制電路基于中央處理電路產生的存儲器存取信號來控制電源電路和時鐘產生電路。存儲器存取信號是從包含關于在中央處理電路中包括的存儲控制單元的操作狀態(tài)的數(shù)據(jù)的信號，包含關于來自中央處理單元的加載/存儲指令的執(zhí)行狀態(tài)的數(shù)據(jù)的信號，和由包括從中央處理電路中的多個單元中選擇的幾個單元的組合電路產生的信號中的一個或多個中選擇的信號。
本發(fā)明提供了以大數(shù)量形成在比硅晶片更大且更便宜的玻璃襯底上的集成電路和半導體器件，從而提高了成本性能。而且，本發(fā)明提供了通過把元件從玻璃襯底上剝離，然后將它們轉移到撓性襯底以便改善抗沖擊性而形成的半導體器件。從玻璃襯底剝離的元件為5μm厚或更小(更優(yōu)選為0.1至3μm)，因此，它可以直接粘在產品容器、標簽等上，或者它的周圍可以填充有機樹脂材料等。
撓性襯底指具有撓性的襯底，且它典型地是塑料襯底、紙等等。塑料例如包括具有極性基團的聚降冰片烯、聚乙烯對苯二酸酯(PET)，聚醚砜(PES)、聚乙烯萘((PEN)、聚碳酸酯(PC)、尼龍、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亞胺(PEI)、聚芳酯(PAR)，聚對苯二甲酸丁二醇酯(PBT)、聚酰亞胺等。
根據(jù)本發(fā)明，能以低成本提供高抗沖擊性的半導體器件。確保了具有高的抗沖擊性，半導體器件能具有各種的應用。而且，確保了具有低的成本，能預期能用于各種的產品或物品。
而且，本發(fā)明能夠實現(xiàn)低功耗，因此能提供一種具有大的工作裕度和穩(wěn)定操作能力的半導體器件。因此，可以增加半導體器件的可靠性，其可以提高本發(fā)明的半導體器件應用到各種產品或物體上的可靠性。


圖1是說明本發(fā)明的半導體器件結構的框圖。
圖2是說明本發(fā)明的半導體器件結構的框圖。
圖3是說明本發(fā)明的半導體器件結構的框圖。
圖4是說明本發(fā)明的半導體器件結構的框圖。
圖5是說明本發(fā)明的半導體器件結構的框圖。
圖6是說明用于確定電源級別的電路結構圖，其產生電源數(shù)據(jù)信號。
圖7A至7C是說明半導體器件的應用的視圖。
圖8A至8E是說明半導體器件的制造步驟的圖。
圖9A至9D是說明半導體器件的制造步驟的圖。
圖10A至10D是說明半導體器件的制造步驟的圖。
圖11A至11C是說明半導體器件的應用的視圖。
圖12A至12C是說明半導體器件的應用的視圖。
圖13是說明半導體器件的應用的視圖。
具體實施例方式
雖然將參考附圖以實施方式和實施例詳細地描述本發(fā)明，但可以理解各種改變和修改對于本領域的技術人員來說是顯而易見。因此，除非這種改變和修改脫離了本發(fā)明的范圍，否則它們應該解釋成包含在其中。注意到在下文中描述的結構中，相同的部件在所有圖中用相同的參考數(shù)字表示，且將省略它們的描述。
參考圖1描述了本發(fā)明的半導體器件101的結構。半導體器件101包括集成電路111和天線102。集成電路111包括電源電路103、時鐘產生電路104，具有數(shù)據(jù)調制/解調功能的數(shù)據(jù)調制/解調電路105、控制電路106、確定電源級別的電路(下文中還簡稱為電源確定電路)114、CPU 107、接口(在圖中用IF表示)108、非易失性存儲器(在圖中用NVM表示)109和SRAM 110。注意到SRAM 110可以用易失性存儲器如DRAM替代。
集成電路111形成在玻璃襯底或撓性襯底上。天線102可以形成在和半導體器件101中的集成電路111相同的襯底上，或形成在集成電路111的頂部或底部上設置的保護層上。以該方式，當在相同的襯底上形成集成電路111和天線102時，可以采用利用納米微粒成分的印刷法(微滴釋放法或絲網(wǎng)印刷法)。
在半導體器件101中，具有用于連接到天線102的端子的集成電路111可以與包含使用各向異性導電膜等的銅、鋁等的天線102電連接。這里，半導體器件101指包括天線102和集成電路111用于利用讀取器/寫入器實現(xiàn)通信的器件。另外，集成電路111指包括用于連接到天線102的端子的電路，而不是包括天線102的電路。
集成電路111具有5mm2或更小的面積，并優(yōu)選為0.3至4mm2。設置在集成電路111的頂部和底部上的保護層比半導體器件101的尺寸更大。
控制電路106接收通過用于確定電源級別的電路114產生的電源數(shù)據(jù)信號112和由CPU 107產生的事件信號113。然后，控制電路106產生了指令信號，用于調節(jié)將要供給CPU 107的電源電位Vddc和時鐘信號CLKc，以及根據(jù)電源級別將要供給除了CPU之外的系統(tǒng)的電源電位Vdds和時鐘信號CLKs，從而將它們傳送到電源電路103和時鐘產生電路104。當電源電路103和時鐘產生電路104接收來自控制電路106的指令信號時，它們調節(jié)要供給CPU 107的Vddc和CLKc以及要供給除了CPU 107之外的系統(tǒng)的VDDs和CLKs。即，控制電路106產生包含數(shù)據(jù)的指令信號，用于在CPU 107產生的事件信號113的基礎上改變將要供給CPU 107的電源電位和時鐘頻率，然后將指令信號供給電源電路103和時鐘產生電路104。
構造電源電路103以使得能夠產生根據(jù)來自控制電路106的信號而產生的2-100級別的電源電位。相似地，構造時鐘產生電路104以使得能夠產生根據(jù)來自控制電路106的信號而產生的2-100級別的電源電位。
用于確定電源級別的電路114可以通過例如在其中提供與電源電路103分開的小規(guī)模電源電路、且通過監(jiān)控電源的穩(wěn)定性而產生電源數(shù)據(jù)信號112。特別地，當內部電源穩(wěn)定且提供大量的外部電源時，供給CPU 107和除了CPU 107之外的系統(tǒng)的電源電位和時鐘頻率增加，由此提高了半導體器件101的處理速度。另一方面，當外部電源的數(shù)量小或當外部電源不穩(wěn)定時，供給CPU 107和除了CPU 107之外的系統(tǒng)的電源電位和時鐘頻率減小，因此降低了半導體器件101的功耗。
控制電路106從CPU 107接收表示CPU 107的內部操作狀態(tài)的事件信號113。然后，控制電路106產生用于以規(guī)則間隔(典型地，10μs至100ms)調節(jié)電源電位和時鐘頻率的信號，以使得CPU 107上的負載與其它系統(tǒng)的負載相等。產生的信號傳送到電源電路103和時鐘產生電路104。當電源電路103和時鐘產生電路104接收來自控制電路106的信號時，它們調節(jié)要供給CPU 107的Vddc和CLKc和要供給除了CPU 107之外的系統(tǒng)的Vdds和CLKs。即，控制電路106產生包含數(shù)據(jù)的指令信號，用于根據(jù)由用于確定電源級別的電路114中產生的電源數(shù)據(jù)信號112，調節(jié)將要供給CPU 107的電源電位和時鐘頻率。將產生的指令信號供給電源電路103和時鐘產生電路104。
事件信號113是表示CPU 107的各種內部事件的信號。CPU 107包括多個單元。該多個單元包括各種流水線單元，如整數(shù)運算單元、浮點運算單元、加載/存儲單元和分支單元。事件信號包括表示CPU 107中事件的信號，表示執(zhí)行各種指令如NOP指令、加載/存儲指令和運算指令的事件的信號，由包括從CPU107中的多個單元中選出的幾個單元的組合電路產生的信號等等。例如，當CPU107的運算數(shù)目或高速緩存命中數(shù)很大時，供給CPU 107的電源電位和時鐘頻率增加。在另一方面，當來自CPU 107的NOP指令數(shù)量很大時，等待時間長，或運算數(shù)量很小，則供給CPU 107的電源電位和時鐘頻率降低，由此降低了功耗。
注意到當調節(jié)電源電位和時鐘頻率時，優(yōu)選逐步地改變其值。通過逐步改變電源電位和時鐘頻率，能減小重新開始操作所需的時間和可能的錯誤操作。
電源電位和時鐘頻率之間的關系優(yōu)選地選擇為，使得所選擇的電源電位能適應在最高的時鐘頻率下的操作。在集成電路111的操作范圍內調節(jié)電源電位和時鐘頻率。特別地，當電源級別降到極其低的時候，可以采用切斷電源的方法。
在該實施方式中，通過調節(jié)兩種電源電位和時鐘頻率的每一種，控制了CPU 107和除了CPU 107之外的系統(tǒng)，然而，本發(fā)明并不局限于此。例如，可以僅僅控制供給CPU 107的電源電位和時鐘頻率。特別地，當CPU 107中消耗的功率占用系統(tǒng)的大部分時候，例如，控制電路106的規(guī)?？梢杂行У販p小。
根據(jù)上述的控制電路106的功能，半導體器件101能根據(jù)外部電源恒定地工作。而且，浪費的功耗以至于CPU 107浪費它的處理能力，能被抑制到最小可能的程度。結果，能抑制半導體器件101的功耗，從而能夠以即使是最小電源而穩(wěn)定工作。因此，能提高半導體器件101和讀取器/寫入器之間的通信距離和工作裕度。
參考附圖2描述本發(fā)明的半導體器件101的結構。在該實施方式中，示出了控制電路106除了CPU 107之外還控制存儲器如SRAM和NVM的模式。
半導體器件101具有與圖1中所示的半導體器件101相似的部件，雖然對于控制信號、電源電位和時鐘信號部分不相同。同圖1中所示的半導體器件101所不同的主要是控制電路106控制供給每個存儲器(NVM 109和SRAM 110)的電源電位和時鐘信號，和控制電路106除了電源數(shù)據(jù)信號112和事件信號113之外，還接收存儲器存取信號115。
在這個實施方式中的半導體器件101將電源電位和時鐘信號的操作模式相應地設置為每個存儲器的操作狀態(tài)。通過將操作模式相應地控制為每個存儲器的操作狀態(tài)，可以在不減少系統(tǒng)的處理能力的情況下減小功耗。
當半導體器件101包括非易失性存儲器(NVM 109)時，例如設置了三個操作模式讀取模式、寫入模式和待機模式。非易失性存儲器包括EPROM、EEPROM、閃存、鐵電存儲器(FRAM或FeRAM)、磁存儲器(MRAM)、相變存儲器(PRAM或OUM)等等。典型地，NVM 109通常讀出數(shù)據(jù)，需要相對大的電流以寫入數(shù)據(jù)，且即使當在待機狀態(tài)下存儲單元或解碼器的電源的電源關閉時，它的數(shù)據(jù)仍然可以保留。因此，優(yōu)選采用上述的存儲器用于NVM 109。
特別地，控制電路106在來自CPU 107的存儲器存取信號115的基礎上，以規(guī)則的間隔確定NVM 109的模式。然后，控制電路106產生用于調節(jié)電源電位和時鐘頻率的信號，從而將它傳送到電源電路103和時鐘產生電路104。當電源電路103和時鐘產生電路104接收來自控制電路106的信號時，它們分別調節(jié)供給NVM 109的電源電位和時鐘信號，由此進入每個操作模式。即，控制電路106產生包含數(shù)據(jù)的指令信號，用于在由CPU 107產生的存儲器存取信號115的基礎上，調節(jié)供給NVM 109的電源電位和時鐘頻率，并將指令信號供給NVM 109。
當半導體器件101包括SRAM 110時，例如設置了兩個操作模式正常模式和待機模式。由于SRAM 110是易失性存儲器，即使在待機模式下也需要恒定的電源。然而，可以通過在允許保留存儲單元的數(shù)據(jù)的范圍內減小電源電位來減小功耗。注意到DRAM也可以代替SRAM。特別地，控制電路106在來自CPU 107的存儲器存取信號115的基礎上，以規(guī)則的間隔確定SRAM 110的模式。然后，控制電路106產生了用于調節(jié)要供給電源電路103和時鐘產生電路104的電源電位和時鐘頻率的信號。當電源電路103和時鐘產生電路104接收來自控制電路106的信號時，它們分別調節(jié)要供給SRAM 110的電源電位和時鐘信號，由此進入每個操作模式。
現(xiàn)在，對存儲器存取信號115和操作模式的選擇進行描述。存儲器存取信號115是由CPU 107產生的用于控制存儲器存取。例如，存儲器存取信號115可以是表示執(zhí)行對NVM 109或SRAM 110的加載/存儲指令的信號，和通過設定在NVM 109和SRAM 110之間的接口產生的、或者通過它們的組合電路等等產生的信號。
典型地，優(yōu)選控制電路106并不是每一次由CPU 107的存儲器存取而改變操作模式，而是每幾百至幾萬個周期。
例如，控制電路106對于一定的時間段計數(shù)對每個存儲器的存取數(shù)量。如果存取數(shù)量小，則確定存儲器存取將會暫停一段時間，由此存儲器會進入待機模式。同樣，如果由程序確定某一存儲器不存取，該存儲器會進入待機模式。
如果在待機模式的存儲器被無意中訪問，則CPU 107被告知該存取器處于待機模式。特別地，如果在待機模式的存儲器被訪問，CPU 107則發(fā)出中斷請求以掛起該存儲器訪問。與這種操作平行的，存儲器返回預定模式，且存儲器存取在返回后繼續(xù)?？蛇x擇地，CPU 107可以檢查待存取的存儲器是否處于待機模式，且如果存儲器處于待機模式則中斷存取指令，從而使存儲器回到預定模式。
以這種方式，通過單獨地將未使用的存儲器置于待機模式，在不降低系統(tǒng)的處理能力的情況下，就能減小功耗。關于在實施方式1中描述的供給CPU 107的電源電位和時鐘信號的控制，可以類似于每個存儲器的控制來設置操作模式，由此使用控制電路106切換每個模式。
在這個實施例中，參考圖3-5描述了用于產生電源電位的電源電路、時鐘產生電路和控制電路，每個均具有與上述實施方式不同的結構。注意到在圖3-圖5中相同的電路和信號用相同的參考數(shù)字表示。
首先，參考圖3描述了在CPU、NVM和SRAM的每個塊中提供控制電路的例子。
當在CPU 107、NVM 109和SRAM 110的每一個中提供控制電路時，每個控制電路都接收電源數(shù)據(jù)信號112?？刂齐娐樊a生了指令信號，用于在每個塊總功耗不超過電源的范圍內，根據(jù)電源級別調節(jié)電源電位和時鐘頻率。產生的指令信號傳送到電源電路103和時鐘產生電流104。當電源電路103和時鐘產生電路104接收來自控制電路的信號時，它們分別調節(jié)供給每個塊的電源電位和時鐘信號。
注意到電源電路103產生多電級的電源電位，時鐘產生電路104產生多頻率的時鐘信號。
在CPU 107中的控制電路接收了來自CPU內核的事件信號113。如果控制電路以規(guī)則的間隔確定CPU 107上的負載很大，則它傳送指令信號到電源電路103和時鐘產生電路104，以逐步增加供給CPU 107的電源電位和時鐘頻率。如果在另一方面，控制電路以規(guī)則的間隔確定CPU 107上的負載很小，則它傳送指令信號到電源電路103和時鐘產生電路104，以逐步減小供給CPU 107的電源電位和時鐘頻率。
在NVM 109和SRAM 110中的每個控制電路接收來自CPU 107的存儲器存取信號115。然后，如在前述的實施方式中所述，控制電路以規(guī)則的間隔確定每個存儲器的最優(yōu)操作模式，由此將指令信號傳送到電源電路103和時鐘產生電路104。
現(xiàn)在將參考圖4描述在每個CPU和存儲器中提供有電源電路和時鐘電路的示例。
當在CPU 107，NVM 109和SRAM 110的每個中提供電源電路和時鐘電路時，電源電路103和時鐘產生電路104產生了幾種基本的電源電位和時鐘信號，即，在每個塊中的電源電路和時鐘產生電路產生了多級的電源電位和多頻率的時鐘信號。
控制電路106接收電源數(shù)據(jù)信號112，并確定每個塊的操作模式，以使得每個塊的總功耗不超過電源，由此將指令信號傳送到電源電路103和時鐘產生電路104?？蛇x擇地，控制電路106接收來自CPU的事件信號113和存儲器存取信號115，并確定每個塊的操作模式，由此將指令信號傳送到電源電路103和時鐘產生電路104。
現(xiàn)在參考圖5描述在CPU和存儲器的每個中提供控制電路、電源電路和時鐘電路的例子。
當在CPU 107，NVM 109和SRAM 110的每個中提供控制電路，電源電路和時鐘電路時，電源電路103和時鐘產生電路104產生了幾種基本的電源電位和時鐘信號，即，在每個塊中的電源電路和時鐘電路產生多級的電源電位和多頻率的時鐘信號。
在CPU中的控制電路接收來自天線102的表示電源級別的電源數(shù)據(jù)信號112，和來自CPU內核的事件信號113。然后，控制電路傳送指令信號給電源電路103和時鐘產生電路104，以根據(jù)電源級別和CPU的操作狀態(tài)改變操作模式。在NVM 109和SRAM 110每個中的控制電路接收來自CPU內核的電源數(shù)據(jù)信號112和存儲器存取信號115，由此改變每個存儲器的操作模式。
如該實施例所述，通過在CPU和存儲器的每個中提供控制電路，可以縮短控制器和控制目標之間的距離，這能夠改善在控制操作模式中操作頻率的裕度。另外，通過在CPU和存儲器的每個中提供電源電路和時鐘電路，可以產生用于每個單元操作的最佳電源電位和時鐘頻率。
在這個實施例中，描述了用于確定電源級別的電路的示例。
圖6中所示的電路是用于確定電源級別的電路示例，其接收來自天線的信號。圖6的電路包括用于產生整個電路操作的電源的中等規(guī)模的電源電路601、多個小規(guī)模電源電路602(1)至602(n)、多個電阻603(1)至603(n)、參考電位產生電路604和比較器電路605。
在圖6中，“C”表示電容器，“D”表示二極管，“B”表示模擬緩沖器和“SA”表示差分放大器。
每個電源電路包括二極管和電容器。參考電位產生電路604通過電阻劃分產生Vref，然后它通過模擬緩沖器放大而被輸出。比較器電路605是用于使用差分放大器比較兩個模擬電位的電路。
在圖6的電路中，在小規(guī)模電源電路602中產生的電源通過電阻603連接到GND，以通過電位降產生多個電位V。然后，電位V在比較器電路605中與公共參考電位Vref比較。輸出比較結果作為用于傳送電源級別數(shù)據(jù)的數(shù)字信號。
多個電位V1至Vn是模擬電位，其由電源電路的電源容量和電阻的功耗而確定。假如n＝3并適當?shù)剡x擇每個電路的參數(shù)以滿足V1＞V2＞V3，電源級別可以通過四級的電源信號來表示從最高級的順序為(1，1，1)、(1，1，0)、(1，0，0)和(0，0，0)。即，當電源級別高時，由電阻引起的電位降就小，并且V1到V3的每一個都具有比Vref高的電位，由此輸出(1，1，1)。另一方面，當電源級別低時，由電阻引起的電位降就大，并且V1到V3的每一個都具有比Vref低的電位，由此輸出(0，0，0)。
注意到中等規(guī)模的電源電路601具有即使當電源級別低時，也確保整個電路穩(wěn)定操作的電源容量。
用于確定電源級別的電路不局限于圖6中示出的，且可以通過使用已知的電源電路、電位產生電路或比較電路構造。另外，它可以具有這樣的結構，其中通過產生與通過電位降得到的單個電位V相比較的多個參考電位，而確定電源級別。
實施例3在這個實施例中，描述了本發(fā)明的半導體器件的應用。在這個實施例中示出的半導體器件可以是形成在玻璃襯底上的，或考慮到抗沖擊等等轉移到撓性襯底上的半導體器件。
本發(fā)明的半導體器件高度結合了功能性集成電路如CPU、用于密碼操作的專用硬件等，并得到具有低的功耗的穩(wěn)定的大范圍通信，由此，半導體器件可以安裝到需要高安全性的各種物體上?！案甙踩浴碧貏e是指防止盜竊或偽造。
作為防止盜竊的例子，描述了ID芯片安裝在產品上。例如，圖7A中所示，ID芯片702安裝在包701的一部分，如底部或者側面。
由于ID芯片702非常薄而小，所以它能被安裝在包701上而不必破壞原始設計。另外，由于ID芯片702透光，且因此難以識別它的存在或安裝位置，所以不必擔心有人為了偷竊而拿掉ID芯片702。ID芯片能不僅僅可以安裝在包上，而且能安裝在各種的產品如汽車、交通工具如自行車、手表和零件上。
而且，在安裝有ID芯片的產品被偷的情況下，產品的位置數(shù)據(jù)可以通過使用GPS(全球定位系統(tǒng))而得到。除了被偷的物體外，遺留或丟失的東西的位置數(shù)據(jù)也可以通過使用GPS而得到。注意到GPS是用于通過計算信號從GPS衛(wèi)星發(fā)射的時間和它被接收的時間之間的時間差而確定位置的系統(tǒng)。
現(xiàn)在將描述為了防止偽造而安裝有ID芯片的護照、司機執(zhí)照等的說明性例子。
圖7B說明了ID芯片704安裝在護照703上的例子。在圖7B中，ID芯片704安裝在護照703的封面上，然而，由于它透光，所以可安裝在護照703的其它頁或表面。而且，可以將其通過封面的材料夾在中間的方式等來安裝在封面的內部。
圖7C說明了ID芯片706安裝在駕駛執(zhí)照705上的例子。在圖7C中，ID芯片706安裝在駕駛執(zhí)照705內部，然而，它可以安裝在執(zhí)照705的印刷表面上，因為它是透光的。例如，ID芯片706可以安裝在駕駛執(zhí)照705的印刷表面，然后用薄片膜密封?？蛇x擇地，ID芯片706可以采用夾在駕駛執(zhí)照705的材料中間的方式安裝在駕駛執(zhí)照705的內部。由于ID芯片非常小而薄，所以它可以在不破壞原始設計的情況下安裝在護照、執(zhí)照、產品等等上。
通過將ID芯片安裝在這種物體上，可以防止偽造。另外，當將ID芯片安裝在貴重產品如上述的包上時，可以防止偽造品。
另外，當把ID芯片結合到物體中時，可以容易地實行護照、執(zhí)照、產品等的管理。特別地，由于護照、執(zhí)照等的輸入數(shù)據(jù)能存儲在ID芯片中的存儲器中，所以個人隱私能得到保護。
在這個實施例中，參考圖8A至8E、9A至9D、和10A至10D，描述了包括TFT的薄膜集成電路器件的具體制造方法。TFT是薄膜晶體管的縮寫，它指包括薄膜有源層且形成在玻璃襯底等上的晶體管。這里，參考N溝道TFT和P溝道TFT的截面結構描述了TFT的制造方法。
首先，剝離層802形成在襯底801上(圖8A)。這里，a-Si膜(非晶硅膜)通過低壓CVD形成在玻璃襯底(例如康寧玻璃1737)上以具有50nm(500)的厚度。除了玻璃襯底外，襯底還可以由石英襯底、由絕緣材料如氧化鋁形成的襯底、硅晶片襯底、在隨后的步驟中對處理溫度具有耐熱性的塑料襯底等形成。
希望剝離層除了由非晶硅膜形成之外，還可以由包含硅作為主要組分的膜，如多晶硅膜，單晶硅膜和SAS(半非晶硅；也稱作微晶硅)膜形成，然而，本發(fā)明并不局限于這些。剝離層可以不僅僅通過低壓CVD，而且通過等離子CVD，濺射等形成。另外，也可以采用摻有如磷的雜質的膜。希望剝離層具有50至60nm的厚度。當使用SAS時，剝離層可以具有30至50nm的厚度。
接下來，保護膜803(也稱作基膜或基絕緣膜)形成在剝離層802上(圖8A)。這里，保護層803具有SiON膜(100nm)\SiNO膜(50nm)\SiON膜(100nm)的三層，然而，本發(fā)明并不局限于這種材料、厚度和層的數(shù)量。例如，代替下部的SiON膜，耐熱性樹脂如硅氧烷可以通過旋涂、縫涂(slit coating)、微滴釋放等形成，以具有0.5至3μm的厚度。可選擇地，可采用氮化硅膜(SiN、Si3N4等)。硅氧烷是具有Si-O鍵的骨架結構的材料，并具有氫、氟、烴基團和芳烴中的至少一個作為取代基。希望每個膜形成為0.05至3μm的厚度，且厚度可以在該范圍內適當?shù)剡x擇。
與TFT的底部和頂部接觸而用作保護層803的保護層，理想地由如阻擋堿金屬的氧化硅和氮化硅的材料形成。
這里，氧化硅膜可以通過使用混合氣體例如SiH4/O2或TEOS(四乙氧基硅烷)/O2等的熱CVD、等離子CVD，大氣壓力CVD、偏壓ECRCVD等等形成。典型地，氮化硅膜可以利用SiH4/NH3的混合氣體通過等離子體CVD形成。SiON膜或SiNO膜能典型地通過使用SiH4/N2O的混合氣體通過等離子CVD形成。
在使用包含硅如a-Si作為主要組分的材料用于剝離層802和島狀半導體膜804的情況下，可以采用SiOxNy以確保附著性。
然后，用于構成薄膜集成電路器件的存儲器和CPU的薄膜晶體管(TFT)形成在保護膜803上。除了TFT之外，能夠形成例如有機TFT和薄膜二極管的薄膜有源元件。注意到在某些情況下，在保護層803上的TFT或有機TFT可以共同稱為有源元件組。
作為TFT的制造方法，島狀半導體膜804形成在保護膜803上(圖8B)。島狀半導體膜804包括非晶半導體、結晶半導體或半非晶半導體。在任何情況下，可以采用包含硅、硅鍺(SiGe)等等作為主要組分的半導體膜。
這里，非定形硅形成為70nm的厚度，且它的表面以含鎳的溶液進行處理。然后，熱結晶化在溫度500至750℃的溫度進行以得到結晶半導體膜。而且，為了改善結晶度對它進行激光結晶。至于淀積方法，可采用等離子體CVD、濺射、LPCVD等。作為結晶方法，可以采用激光結晶、熱結晶或使用催化劑(Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au等等)的結晶?？蛇x擇地，這種結晶步驟可交替地重復進行。
對于具有非晶結構的半導體膜的結晶化，可以采用連續(xù)波激光器。為了在結晶中得到大晶粒尺寸的晶體，采用了連續(xù)波固態(tài)激光器，在這種情況下優(yōu)選采用基波的二次到四次諧波(這種結晶成為CWLC)。典型地，可以采用Nd:YVO4激光器(1064nm的基波)的二次諧波(532nm)或三次諧波(355nm)。當使用連續(xù)波長激光器時，使用非線性光學元件把從輸出為10W的連續(xù)波YVO4激光器輻射的激光轉變成更高次的諧波。同樣，存在利用諧振腔中的非線性光學元件把YVO4晶體和GdVO4晶體放在一起的方法，由此輻射更高次的諧波。然后，優(yōu)選使用光學系統(tǒng)把光轉換成輻射表面上的矩形或橢圓的激光，使得照射到物體上。在這時的激光密度需要為大約0.01至100MW/cm2(優(yōu)選為0.1-10MW/cm2)。然后，通過以大約10-2000cm/s的速度移動半導體膜，可以相對于半導體膜輻射激光。
當使用脈沖波激光時，采用了大約幾十至幾百Hz的頻率帶寬，然而，也可以采用具有更高振蕩頻率的脈沖波激光，即10MHz或更大(這種結晶化稱作MHzLC)。通常來說，在半導體膜用脈沖波激光輻射過后，需要幾十至幾百nsec才能使半導體膜完全固化。因此，通過使用前述的具有高振蕩頻率的激光，半導體膜可以在其由于先前的激光的融化而固化以前，利用隨后的激光進行輻照。因此，在半導體膜中的固態(tài)—液態(tài)界面可以連續(xù)移動，與使用傳統(tǒng)脈沖波激光的情況不同。因此，可以形成具有沿著掃描的方向對齊的晶粒的半導體膜。特別地，當掃描方向中的晶粒為10-30μm寬，同時在與掃描方向垂直的方向中晶粒是1至5μm寬的時候，能得到的晶粒的聚集。通過形成沿著掃描方向對齊的單晶晶粒，可以得到至少在TFT的溝道方向上具有很少晶粒的半導體膜。
注意到，當使用作為耐熱性有機樹脂的硅氧烷作為保護膜803的一部分時，它能防止在上述結晶化過程中熱從半導體膜中泄漏，由此能有效地進行結晶化。
根據(jù)前述的方法，獲得了結晶硅半導體膜。注意到希望晶體沿著源、溝道和漏的方向排列。另外，結晶層的厚度優(yōu)選為20至200nm(典型地，40至170nm或更優(yōu)選為50至150nm)。之后，用于吸附金屬催化劑的非晶硅膜沉積在半導體膜上方，且氧化膜介于它們之間，并且通過在500-750℃的溫度的熱處理進行吸氣。為了控制TFT元件的閾值電壓，以大約1013/cm2的劑量把硼離子注入到結晶硅半導體膜中。之后，利用抗蝕劑掩模進行蝕刻以形成島狀半導體膜804。
注意到，結晶半導體膜也可以通過使用乙硅烷(Si2H6)和氟化鍺(GeF4)的源氣體，通過LPCVD(低壓CVD)直接形成多晶硅半導體膜而得到。例如，提供這種條件采用Si2H6/GeF4的氣體流速＝20/0.9、沉積溫度在400至500℃和He或Ar的載體氣體。然而，本發(fā)明并不局限于這些。
優(yōu)選TFT的溝道區(qū)中添加1×1019至1×1022cm-3、或更優(yōu)選1×1019至5×1020cm-3的氫或鹵素。在使用SAS的情況下，希望這種元素以1×1019至2×1021cm-3的劑量添加。在任一情況下，都希望TFT的溝道區(qū)包含比在IC芯片的單晶硅中包含的氫和鹵素更多的量。因此，通過氫或鹵素可以中止在TFT部分中出現(xiàn)的局部裂縫。
以該方式制造的結晶半導體膜優(yōu)選具有10cm2V/sec或更大的電子遷移率。
接下來，在島狀半導體膜804上形成柵絕緣膜805(圖8B)。柵絕緣膜優(yōu)選通過薄膜沉積方法如等離子體CVD、濺射等形成，以具有單個或多個層的疊層，其中層疊了氮化硅膜、氧化硅膜、氧氮化硅膜或氮氧化硅膜。在堆疊多個層的情況下，例如，優(yōu)選采用三層結構，其中氧化硅膜、氮化硅膜和氧化硅膜以這個順序堆疊在襯底上。
然后，形成柵電極806(圖8C)。這里，柵電極806是通過濺射而堆疊Si和W(鎢)、和隨后利用抗蝕劑807作為掩模進行蝕刻而形成的。不必說的是，柵電極806的材料、結構和制造方法并不局限于這些條件，它們可以適當?shù)剡x擇。例如，可以采用摻雜N型雜質的Si和NiSi(硅化鎳)的疊層結構，或TaN(氮化鉭)和W(鎢)的疊層結構。可選擇地，可以通過使用各種的導電材料采用單層結構。
替代抗蝕劑，也可以使用SiOx等掩模。在這種情況下，需要額外的步驟用于構圖SiOx、SiON等的掩模(稱作硬掩模)，然而，掩模的厚度在蝕刻時比使用抗蝕劑掩模時減小得更少。因此，能形成具有希望寬度的柵電極層?？蛇x擇地，柵電極806可以在不使用抗蝕劑807的情況下通過微滴釋放方法形成。
作為導電材料，可以根據(jù)導電膜的功能選擇各種材料。當同時形成柵電極和天線時，可以考慮到其功能而選擇材料。
作為用于蝕刻柵電極的蝕刻氣體，在這里采用了CF4、Cl2和O2、Cl2氣體的混合氣體，然而，本發(fā)明并不局限于這些。
然后，用抗蝕劑812覆蓋要成為P溝道TFT809和811的部分，以便以低濃度把N型雜質元素813(典型地，P磷或As砷)摻入到在每個N溝道TFT 808和810中的島狀半導體膜中(第一摻雜步驟，圖8D)。在如下的條件下進行第一摻雜步驟1×1013至6×1013/cm2的劑量，和50-70keV的加速電壓。然而，本發(fā)明并不局限于此。根據(jù)第一摻雜步驟，穿過柵絕緣膜805進行穿通摻雜，由此形成了一對低濃度雜質區(qū)814。注意到，可以在不覆蓋P溝道TFT區(qū)的情況下對整個表面進行第一摻雜步驟。
然后，在通過灰化等去除抗蝕劑812后，形成覆蓋N溝道TFT區(qū)的抗蝕劑815，以把P型雜質元素816(典型地，B硼)以高濃度摻入到每個P溝道TFT809和811中的島狀半導體薄膜中(第二摻雜步驟，圖8E)。第二摻雜步驟以下面的條件進行1×1016至3×1016/cm2的劑量，和20-40keV的加速電壓。根據(jù)第二摻雜步驟，穿過柵絕緣膜805進行穿通摻雜，由此形成了一對高濃度的雜質區(qū)817。
然后，在通過灰化等去除抗蝕劑815后，在襯底的表面上形成絕緣膜901(圖9A)。這里，通過等離子體CVD形成SiO2膜并具有100nm的厚度。之后，進行回蝕刻以去除絕緣膜901和柵絕緣膜805，由此以自對準方式形成側壁903(圖9B)。對于蝕刻氣體，采用了CHF3和H3的混合氣體。注意到用于形成側壁的步驟并不局限于這些。
注意到用于形成側壁903的方法并不局限于上述的內容。例如，可以采用圖10A至10B中示出的方法。圖10A說明了絕緣層1001具有兩層或更多層的疊層的例子。例如，絕緣膜1001具有100nm厚度的SiON(氧氮化硅)膜和200nm厚度的LTO(低溫氧化物)膜的兩層結構。這里，SiON膜通過等離子體CVD形成，同時使用SiO2膜通過低壓CVD形成LTO膜。然后，進行回蝕刻以形成具有L形和圓弧形的側壁1002。
圖10C和10D說明了進行蝕刻以在回蝕刻時留下柵絕緣膜805的例子。在該情況下絕緣膜901可以具有單層或多層結構。
前述的側壁在隨后的步驟中用作掩模，用于通過以高濃度注入N型雜質而在側壁903下形成低濃度雜質區(qū)或非摻雜偏移區(qū)。在用于形成側壁的任何前述方法中，回蝕刻條件可以根據(jù)要形成的低濃度雜質區(qū)或偏移區(qū)的寬度而適當?shù)乜刂啤?br> 接下來，如圖9C中所示，形成了用于覆蓋P溝道TFT區(qū)的抗蝕劑904，且利用柵電極806和側壁903作為掩模以高濃度摻入N型雜質元素905(典型地，P或As)(第三摻雜步驟)。第三摻雜步驟在下面的條件下進行1×1013至5×1015/cm2的劑量，和60-100keV的加速電壓。根據(jù)第三摻雜步驟，形成一對N型高濃度雜質區(qū)域906。
注意到雜質區(qū)域可以在通過灰化等去除抗蝕劑904后被熱激活。例如，在形成具有50nm厚度的SiON膜后，在氮氣氣氛中在550℃下進行4個小時的熱處理?？蛇x擇地，通過形成包含氫的具有100nm厚度的SiNx膜，和隨后在氮氣氣氛中在410℃下對其進行1個小時的熱處理，能改善在結晶半導體膜中的缺陷。例如為了中止存在于晶體硅中的懸掛鍵而進行這個步驟，并稱作氫化步驟。之后，形成具有600nm厚度的SiON膜，作為用于保護TFT的蓋帽絕緣膜。注意到氫化步驟可以在形成SiON膜之后進行。在這種情況下，能連續(xù)地形成SiNx膜\SiON膜。以這種方式，具有SiON\SiNx\SiON三層的絕緣膜形成在TFT上。注意到其結構和材料并不局限于這些。另外，由于這種絕緣膜也具有保護TFT的功能，因此優(yōu)選提供該膜。
然后，層間絕緣膜907形成在TFT上(圖9D)。層間絕緣膜907可以通過使用耐熱性有機樹脂例如聚酰亞胺、丙烯酸、聚酰胺、硅氧烷而形成。對于形成絕緣膜的方法，可以采用旋涂、浸漬、噴涂、微滴釋放方法(噴墨、絲網(wǎng)印刷、平板印刷等)、刮片、輥涂、幕式淋涂、刮涂法等等。另外，也可以采用無機材料，如在這種情況下可以采用氧化硅膜、氮化硅膜、氮氧化硅膜、氧氮化硅膜、PSG(硅酸磷玻璃)、BPSG(硼磷硅酸鹽玻璃)、氧化鋁膜等等。注意到層間絕緣膜907也可以通過堆疊這種膜而形成。
而且，保護膜908可以形成在層間絕緣膜907之上。保護膜908可以由碳膜例如DLC(類金剛石碳)膜和CN(氮化碳)膜、氧化硅膜、氮化硅膜、氮氧化硅膜等形成。對于用于形成保護膜的方法，可以采用等離子體CVD，大氣等離子體CVD等等?？蛇x擇地，能夠采用光敏或非光敏有機材料如聚酰亞胺、丙烯酸、聚酰胺、抗蝕劑、苯并環(huán)丁烯和耐熱性有機樹脂如硅氧烷。
注意到，為了防止由于膜和用于隨后形成布線的導電材料等之間的熱膨脹系數(shù)的差異而會產生的層間絕緣膜907和保護膜908的剝離或斷裂，可以將填充劑混合到層間絕緣膜907或保護膜908中。
形成抗蝕劑并進行蝕刻以開出接觸孔，然后形成用于連接TFT的布線909和連接到外部天線的連接布線910(圖9D)。使用CHF3和He的混合氣進行用于開出接觸孔的蝕刻，然而，本發(fā)明并不局限于此。布線909和連接布線910可以通過使用相同的材料而同時形成或分開地形成。這里，連接到TFT的布線909具有Ti\TiN\Al-Si\Ti\TiN的五層，且它們通過濺射然后構圖形成。
注意到通過在Al層中混合Si，當構圖布線時，能防止在抗蝕劑烘焙中產生的小丘。替代Si，也可以混入約0.5％的Cu。另外，可以通過在Al-Si層中間插入Ti和/或TiN層而抑止小丘的產生。注意到當構圖時，希望采用前述由SiON等形成的硬掩模。注意到布線的材料和形成方法并不局限于這些，且可以采用用于形成柵電極的前述材料。
注意到在這個實施例中描述了只整體地形成了連接到天線的TFT區(qū)和連接端子911的情況，然而，這個實施例也能應用于TFT區(qū)和天線整體形成的情形。在這種情況下，天線形成在層間絕緣膜907或保護膜908之上，其然后優(yōu)選被另一保護膜覆蓋。天線可以由導電材料如Ag，Au，Al，Cu，Zn，Sn，Ni，Cr，F(xiàn)e，Co和Ti或這些材料的合金形成。然而，本發(fā)明并不局限于這些。布線和天線也可以由不同的材料形成。注意到布線和天線優(yōu)選由具有優(yōu)異的柔韌性和延伸性的金屬材料形成，更優(yōu)選地，它們形成得足夠厚以承受由于變形將會施加的應力。
作為用于形成布線和天線的方法，它們可以通過濺射沉積在整個表面上，然后利用抗蝕劑掩模構圖?？蛇x擇地，它們可以通過利用噴嘴的微滴釋放方法選擇性地形成。注意到微滴釋放方法不僅僅包括噴墨，而且包括平板印刷、絲網(wǎng)印刷等。布線和天線可以在同時形成，或者可以首先形成它們中的一個，然后在其上形成另一個。
通過前述的步驟，能夠完成包括TFT的薄膜集成電路器件。當使用以這種方式形成的TFT構造環(huán)形振蕩器時，在3-5V的電源電壓下，它具有1MHz或更高的振蕩頻率，且更優(yōu)選為100MHz或更高。另外，在相似的電源電壓下，反相器的每級的延遲時間是26nsec或更小，更優(yōu)選為0.26nsec或更小。
在這個實施例中，形成了頂柵極結構的TFT，然而也可以是底柵極結構(翻轉交錯的結構)。注意到，除了薄膜有源元件(例如TFT)部分之外的區(qū)域主要提供有基絕緣材料、層間絕緣材料和布線材料。這種區(qū)域優(yōu)選占用整個薄膜集成電路器件的50％或更多，且更優(yōu)選70至95％。因此，ID芯片能更容易彎曲，這方便了完整的ID標簽等的操作。在這個情況下，包括TFT部分的有源元件的島狀半導體區(qū)(島)優(yōu)選占用整個薄膜集成電路器件的1至30％，且更優(yōu)選為其5至15％。
如圖9D中所示，在厚度上控制了頂部和底部部分上的保護層或層間膜，以使得在薄膜集成電路器件中的TFT的半導體層和在底部部分上的保護層之間的距離(t下方)能變得等于或基本等于在半導體層和在頂部部分上的層間膜(如果提供的話是保護層)之間的距離(t上方)。假設在頂部和底部部分上的保護層的總厚度為“d”，則希望半導體層在每一側位于1/2d+30μm的范圍內。即，優(yōu)選滿足(1/2d-30)μm＜＜X＜＜(1/2d+30)μm，更優(yōu)選滿足(1/2d-10)μm＜＜X＜＜(1/2d+10)μm。以該方式，通過將半導體層設置在薄膜集成電路器件的中間，能減輕施加到半導體層上的應力，同時防止裂縫的產生。
實施例5在這個實施例中，描述了轉移到撓性襯底上的本發(fā)明的半導體器件的應用。本發(fā)明的半導體器件很薄，轉移到撓性襯底上的半導體器件是撓性的，它能因此安裝在片狀的物體上。下面將對半導體器件安裝在鈔票的情況作為片狀物體的例子進行描述。
如圖11A中所示，ID芯片1102安裝在鈔票1101上。圖11A說明了ID芯片1102安裝在鈔票中的模式，然而，它可以暴露于表面?？蛇x擇地，ID芯片可以以如下方式安裝，即包含ID芯片的墨水用作印刷鈔票，或者ID芯片和鈔票的材料混合。本發(fā)明的ID芯片可以以低成本生產，因此本即使安裝多個ID芯片，鈔票的產品成也幾乎不會受到影響。
另外，通過在除了鈔票以外的有價證券如股票、支票和硬幣上安裝ID芯片，也能得到更高的安全性。
然而，由于這種片狀物體經(jīng)常被彎曲，所以不得不考慮施加給ID芯片的彎曲應力。通常，片狀的物體有可能或者更容易在縱向方向被彎曲，因此，下面將參考圖11B描述安裝有ID芯片的鈔票在箭頭所示的縱向方向上彎曲的情況。
圖11C說明了用于這種情況下的ID芯片的狀態(tài)。ID芯片包括多個薄膜晶體管1103，每個薄膜晶體管包括源區(qū)1104、溝道形成區(qū)1105和漏區(qū)1106。優(yōu)選設置這種ID芯片1102以使得箭頭的方向(彎曲方向)垂直于載流子的移動方向。即，薄膜晶體管1103的源區(qū)1104、溝道形成區(qū)1105和漏區(qū)1106對準的方向設置成與彎曲方向垂直。另外，當由激光輻射形成的結晶半導體膜用于薄膜晶體管時，激光掃描方向也設置成與彎曲方向垂直。結果，能夠防止由于彎曲應力而可能發(fā)生的薄膜晶體管的損壞或剝離。
另外，通過設置已構圖的半導體薄膜以占據(jù)ID芯片的整個面積的1至30％，能防止由于彎曲應力而可能發(fā)生的薄膜晶體管的損壞和剝離。
而且，轉移到撓性襯底上的本發(fā)明的ID芯片能安裝在產品容器如食品容器上，其能夠實現(xiàn)安全管理和分配管理。
圖12A示出了產品的安全管理的例子，其中安裝有ID芯片1201的標簽1202安裝在肉類包裝1203上。轉移到撓性襯底上的ID芯片是撓性的，且能由此沿著產品的形狀安裝到某一程度。因此，ID芯片1201能被安裝到標簽1202的表面或標簽1202內部。當本發(fā)明應用到新鮮食品如蔬菜上時，ID芯片可以安裝到用于覆蓋新鮮食物的塑料包裝上。
ID芯片1201的存儲區(qū)域能存儲關于產品的產地、生產者、包裝日期、有效期等等基本數(shù)據(jù)，和應用數(shù)據(jù)如使用產品的食譜。
為了進行食品的安全管理，對于消費者來說有必要知道在進行加工前的植物和動物的情況。因此，優(yōu)選通過將ID芯片粘貼到或者嵌入進要培育的植物和動物中來監(jiān)督植物和動物。植物和動物的數(shù)據(jù)包括繁殖區(qū)、飼養(yǎng)、飼養(yǎng)員、傳染性疾病的感染等等。
而且，當ID芯片存儲產品價格時，安裝ID芯片的產品能立刻被支付。因此，產品的支付能比使用傳統(tǒng)的條形碼以更短的時間且更簡單地進行。取決于ID芯片的通信距離，即使在收銀機和產品之間很距離的情況下也能進行支付。因此，可以應用這種功能來防止入店行竊。然而，當同時讀取多個ID芯片時，讀取設備需要安裝有實現(xiàn)一次進行多個ID芯片的數(shù)據(jù)傳送/接收的防沖突功能。
另外，ID芯片能與條形碼、磁帶或其它的數(shù)據(jù)介質結合使用。例如，優(yōu)選地，不需要被重新寫入的基本數(shù)據(jù)如建議零售價格存儲在ID芯片中，而需要更新的可選數(shù)據(jù)如折扣價格或處理價格存儲在條形碼中。這是因為條形碼比ID芯片更容易修改。
通過以這個方式安裝ID芯片，更大量的產品數(shù)據(jù)能提供給消費者。因此，消費者能更安全方便地購買產品。
現(xiàn)在描述分配管理的例子，其中ID芯片安裝在產品容器例如啤酒瓶上。圖12B和12C說明了其中ID芯片1204安裝在標簽1205中的情況，其然后被粘貼到啤酒瓶1206上。
除了如啤酒的制造日期和地區(qū)以及原材料外的數(shù)據(jù)之外，ID芯片的存儲區(qū)域還能存儲數(shù)據(jù)，如遞送地址和每個啤酒的日期。例如，如圖12C中所示，當在傳送帶1207上傳送的每個瓶啤酒1206經(jīng)過寫入設備1208時，遞送地址和日期能存儲在ID芯片1204中。
優(yōu)選構造系統(tǒng)使得當產品的遞送請求的數(shù)據(jù)通過利用上述功能的通信網(wǎng)絡傳送到分配管理中心時，寫入設備、控制寫入設備的個人電腦等在傳送數(shù)據(jù)基礎上計算遞送地址和日期，從而將數(shù)據(jù)存儲到ID芯片中。
而且，ID芯片的存儲區(qū)域也可以存儲與購買的產品匹配的食品的數(shù)據(jù)、使用產品的食譜、類似產品的廣告等。因此，能同時實現(xiàn)食品的廣告等，其也會刺激消費者的購買欲。
另外，有時每一種情況都進行產品的遞送，因此，可以在每種情況或幾種情況下安裝ID芯片以存儲產品的單獨數(shù)據(jù)。
特別地，當存在多個相似的產品時，通過在每個產品上安裝ID芯片，可以減小手動數(shù)據(jù)所需輸入的時間或輸入錯誤。而且，由于可以減小作為在分配管理中最昂貴項目的人工支出，所以安裝ID芯片能夠實現(xiàn)幾乎沒有錯誤的低成本分配管理。
通過以這種方式安裝ID芯片，大量的產品數(shù)據(jù)能夠提供給消費者。因此，消費者能安全方便地購買產品。
實施例6在這個實施例中，描述了安裝了本發(fā)明的半導體器件的產品，和為了進行制造控制，在半導體器件的數(shù)據(jù)的基礎上控制的制造裝置(制造機器人)。
在近些年，在各種市場中，更多的消費者傾向于購買原始產品而不是標準的產品。在制造這種原始產品的情況下，構造生產線以適應產品的原始數(shù)據(jù)。例如，在能夠自由地選擇噴漆顏色的汽車生產線上，ID芯片可以安裝在汽車的一部分上，并且基于ID芯片中存儲的數(shù)據(jù)控制噴涂設備，由此能制造原始顏色的汽車。
通過安裝ID芯片，在生產線上投放的相同顏色的汽車數(shù)量或汽車的定單不必預先控制。因此，不需要用于根據(jù)汽車的數(shù)量或定單控制噴涂設備的程序。另外，制造設備可以基于安裝在汽車上的ID芯片的數(shù)據(jù)獨立地操作。
以這種方式，制造設備可以通過在ID芯片中存儲關于產品的制造過程的獨立數(shù)據(jù)而被控制，由此，即使在大型項目小規(guī)模產品的生產線上也可以使用它。
實施例7在這個實施例中，描述了本發(fā)明的集成電路用作電子貨幣的模式。
圖13說明了使用IC卡1301支付的視圖。IC卡1301包括本發(fā)明的集成電路(ID芯片)1302。參考數(shù)字1303表示寄存器，1304表示讀取器/寫入器。
集成電路(ID芯片)1302存儲了存在IC卡1301中的貨幣數(shù)量的數(shù)據(jù)。讀取器/寫入器1304不必接觸就能讀出貨幣的數(shù)據(jù)并把它傳送給寄存器1303。寄存器1303識別支付量不會超過IC卡1301中存入的貨幣，從而進行支付。然后，在支付后寄存器1303傳送余額到讀取器/寫入器1304。讀取器/寫入器1304能把余額的數(shù)據(jù)寫入到IC卡1301的集成電路(ID芯片)1302中。
注意到讀取器/寫入器1304可以額外地提供有輸入鍵1305用于輸入口令，由此它能夠防止IC卡1301被未授權的用戶進行支付。
權利要求
1.一種集成電路，包括中央處理電路；控制電路，產生包含數(shù)據(jù)的指令信號，用于在由中央處理電路產生的信號的基礎上改變要供給中央處理電路的電源電位和時鐘頻率；和連接到天線的連接端子。
2.一種集成電路，包括中央處理電路；存儲器；電源級別確定電路；控制電路，產生包含數(shù)據(jù)的指令信號，用于在由中央處理電路和電源級別確定電路中的至少一個產生的信號的基礎上，調節(jié)供給中央處理電路的電源電位和時鐘頻率；和連接到天線的連接端子。
3.一種集成電路，包括產生事件信號的中央處理電路；控制電路，產生包含數(shù)據(jù)的指令信號，用于在事件信號的基礎上改變供給中央處理電路的電源電位和時鐘頻率；和連接到天線的連接端子。
4.根據(jù)權利要求3的電路，其中事件信號是從包含關于中央處理電路中包含的整數(shù)運算單元、浮點運算單元、加載/存儲單元或分支單元的操作狀態(tài)的數(shù)據(jù)的信號，包含關于來自包含在中央處理電路中的多個單元的各種指令如整數(shù)運算指令、浮點運算指令、加載/存儲指令、分支指令和NOP指令的執(zhí)行狀態(tài)的數(shù)據(jù)的信號，由包括從中央處理電路中的多個單元中選擇的幾個單元的組合電路產生的信號中的一個或者多個中選擇的信號。
5.根據(jù)權利要求3的電路，其中在中央處理電路中提供了控制電路。
6.根據(jù)權利要求3的電路，其中在玻璃襯底和撓性襯底的其中一個上提供集成電路。
7.結合了根據(jù)權利要求3的電路的無線芯片。
8.一種集成電路，包括中央處理電路；產生電源數(shù)據(jù)信號的電源級別確定電路；控制電路，產生包含數(shù)據(jù)的的指令信號，用于在電源數(shù)據(jù)信號的基礎上調節(jié)供給中央處理電路的電源電位和時鐘頻率；連接到天線的連接端子。
9.根據(jù)權利要求8的電路，其中電源確定電路包括包含負載電阻的電源電路、參考電位產生電路和用于把電源電路的輸出電位和參考電位產生電路的輸出電位作比較的比較器電路。
10.根據(jù)權利要求8的電路，其中控制電路提供在中央處理電路中。
11.根據(jù)權利要求8的電路，其中集成電路提供在玻璃襯底和撓性襯底的其中一個上。
12.結合了根據(jù)權利要求8的電路的無線芯片。
13.一種集成電路，包括存儲器；產生存儲器存取信號的中央處理電路；控制電路，產生包含數(shù)據(jù)的指令信號，用于在存儲器存取信號的基礎上調節(jié)供給存儲器的電源電位和時鐘頻率；連接到天線的連接端子。
14.根據(jù)權利要求13的電路，其中存儲器存取信號是從包含關于在中央處理電路中包括的存儲控制單元的操作狀態(tài)的數(shù)據(jù)的信號，包含關于來自中央處理單元的加載/存儲指令的執(zhí)行狀態(tài)的數(shù)據(jù)的信號，和由包括從中央處理電路中的多個單元中選擇的幾個單元的組合電路產生的信號中的一個或多個中選擇的信號。
15.根據(jù)權利要求13的電路，其中在中央處理電路和存儲器中的至少一個中提供控制電路。
16.根據(jù)權利要求13的電路，其中存儲器是SRAM(靜態(tài)隨機存取存儲器)，DRAM(動態(tài)隨機存取存儲器)、EEPROM(電可擦除可編程只讀存儲器)和閃存中的一個或者多個。
17.根據(jù)權利要求13的電路，其中在玻璃襯底和撓性襯底的其中一個上提供集成電路。
18.結合了根據(jù)權利要求13的電路的無線芯片。
19.一種半導體器件，包括產生事件信號的中央處理電路；控制電路，產生包含數(shù)據(jù)的指令信號，用于在事件信號的基礎上改變供給中央處理電路的電源電位和時鐘頻率；和提供電源給中央處理電路和控制電路的天線。
20.根據(jù)權利要求19的器件，其中事件信號是從包含關于中央處理電路中包含的整數(shù)運算單元、浮點運算單元、加載/存儲單元或分支單元的操作狀態(tài)的數(shù)據(jù)的信號，包含關于來自包含在中央處理電路中的多個單元的各種指令如整數(shù)運算指令、浮點運算指令、加載/存儲指令、分支指令和NOP指令的執(zhí)行狀態(tài)的數(shù)據(jù)的信號，由包括從中央處理電路中的多個單元中選擇的幾個單元的組合電路產生的信號中的一個或者多個中選擇的信號。
21.根據(jù)權利要求19的器件，其中在中央處理電路中提供控制電路。
22.根據(jù)權利要求19的器件，其中在玻璃襯底和撓性襯底中的一個上提供集成電路。
23.結合了根據(jù)權利要求19的半導體器件的無線芯片。
24.一種半導體器件，包括中央處理電路；產生電源數(shù)據(jù)信號的電源級別確定電路；控制電路，產生包含數(shù)據(jù)的指令信號，用于在電源數(shù)據(jù)信號的基礎上調節(jié)供給中央處理電路的電源電位和時鐘頻率；提供電源給中央處理電路和控制電路的天線。
25.根據(jù)權利要求24的器件，其中電源確定電路包括包含負載電阻的電源電路、參考電位產生電路、和用于把電源電路的輸出電位和參考電位產生電路的輸出電位進行比較的比較器電路。
26.根據(jù)權利要求24的器件，其中在中央處理電路中提供控制電路。
27.根據(jù)權利要求24的器件，其中在玻璃襯底和撓性襯底的其中一個上提供集成電路。
28.結合了根據(jù)權利要求24的半導體器件的無線芯片。
29.一種半導體器件，包括存儲器；產生存儲器存取信號的中央處理電路；控制電路，產生包含數(shù)據(jù)的指令信號，用于在存儲器存取信號的基礎上調節(jié)供給存儲器的電源電位和時鐘頻率的；和提供電源給存儲器中央處理電路和控制電路的天線。
30.根據(jù)權利要求29的器件，其中存儲器存取信號是從包含關于在中央處理電路中包括的存儲控制單元的操作狀態(tài)的數(shù)據(jù)的信號，包含關于來自中央處理單元的加載/存儲指令的執(zhí)行狀態(tài)的數(shù)據(jù)的信號，和由包括從中央處理電路中的多個單元中選擇的幾個單元的組合電路產生的信號中的一個或多個中選擇的信號。
31.根據(jù)權利要求29的器件，其中在中央處理電路或存儲器中提供控制電路。
32.根據(jù)權利要求29的器件，其中存儲器是SRAM(靜態(tài)隨機存取存儲器)，DRAM(動態(tài)隨機存取存儲器)、EEPROM(電可擦除電編程只讀存儲器)和閃存中的一個或者多個。
33.根據(jù)權利要求29的器件，其中在玻璃襯底和撓性襯底的其中一個上提供集成電路。
34.結合了根據(jù)權利要求29的半導體器件的無線芯片。
全文摘要
提供了一種非接觸半導體器件，其中實現(xiàn)了低功耗和進行穩(wěn)定的無線通信。監(jiān)控讀取器/寫入器的電源級別和ID芯片的內部塊的操作狀態(tài)。根據(jù)這種條件，選擇提供最佳頻率的時鐘信號和最佳級別的電源電位。通過根據(jù)電源級別設置操作模式、或根據(jù)每個塊的操作狀態(tài)設置省電模式，能提供低功耗的ID芯片和穩(wěn)定的無線通信。
文檔編號G06F1/32GK1658233SQ20051006551
公開日2005年8月24日 申請日期2005年2月18日 優(yōu)先權日2004年2月20日
發(fā)明者加藤清, 小山潤 申請人:株式會社半導體能源研究所