專利名稱：無容差狀態(tài)判斷電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于確定與系統(tǒng)時(shí)鐘(機(jī)器時(shí)鐘)同步操作的電子設(shè)備中的數(shù)據(jù)延遲容差(margin)的系統(tǒng)，更具體而言，涉及無容差(marginless)狀態(tài)判斷電路，該電路用于判斷數(shù)據(jù)延遲容差例如隨溫度改變而下降的情況的無容差狀態(tài)。
背景技術(shù)：
一般，諸如微型計(jì)算機(jī)等電子設(shè)備的操作易受環(huán)境條件(例如溫度改變等)的影響，運(yùn)行容差隨著溫度上升而下降，并且在最極端情況下，會(huì)出現(xiàn)錯(cuò)誤，例如故障、失控等。
因此，一般在設(shè)計(jì)電子設(shè)備的過程中，最壞值被假設(shè)為使用該電子裝置的環(huán)境條件，并且分配了定時(shí)容差，以便即使在最壞條件下，也能夠正常運(yùn)行。在這種情況下，必須預(yù)先設(shè)置假設(shè)出現(xiàn)無容差狀態(tài)時(shí)的溫度。由于設(shè)置了產(chǎn)品出廠的環(huán)境條件中的最苛刻條件，例如苛刻的外界溫度，因此容差一般保持在實(shí)際適用的溫度上。就是說，設(shè)置了過度苛刻的條件。
以下描述是現(xiàn)有技術(shù)的文獻(xiàn)，其介紹了一種傳統(tǒng)技術(shù)，該技術(shù)用于響應(yīng)于上述外界溫度的改變而確保電子設(shè)備的性能和可靠性。
以下描述的專利文獻(xiàn)1公開了與系統(tǒng)時(shí)鐘同步工作的電子設(shè)備的技術(shù)，該技術(shù)通過根據(jù)對外界溫度的檢測結(jié)果，從多個(gè)具有不同頻率的時(shí)鐘信號(hào)中選擇出任意一個(gè)，從而切換系統(tǒng)時(shí)鐘的頻率。
但是，在專利文獻(xiàn)1中，時(shí)鐘頻率在外界溫度達(dá)到預(yù)定溫度時(shí)被切換。因此，無法解決如下問題難以設(shè)置切換溫度。此外，由于需要溫度傳感器和用于將檢測到的溫度轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)的A/D轉(zhuǎn)換器，因此不理想地增大了電路面積。
日本公開的專利申請No.平3-251912“ElectronicEquipment Having Function of Switching System Clock”發(fā)明內(nèi)容本發(fā)明針對無論外界溫度如何都可以監(jiān)控存在/不存在容差，無需將操作條件改變到臨界條件就使得電子設(shè)備能夠工作，以及防止電路面積的增大。
本發(fā)明包括用于存儲(chǔ)要判斷的數(shù)據(jù)的單元、用于延遲數(shù)據(jù)的單元、用于存儲(chǔ)延遲單元的輸出的單元，以及用于將延遲前的數(shù)據(jù)存儲(chǔ)內(nèi)容與延遲后的數(shù)據(jù)存儲(chǔ)內(nèi)容相比較，并且當(dāng)它們不同時(shí)輸出無容差狀態(tài)檢測信號(hào)的單元。輸出的無容差狀態(tài)檢測信號(hào)被用作時(shí)鐘切換電路的切換控制信號(hào)。
根據(jù)本發(fā)明，無需在電子設(shè)備工作在容差的臨界條件下使用溫度傳感器或A/D轉(zhuǎn)換器來檢測溫度，就可以不斷地監(jiān)控?cái)?shù)據(jù)延遲是否有容差。


圖1是示出了根據(jù)本發(fā)明的無容差狀態(tài)判斷電路的原理的配置框圖；圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的無容差狀態(tài)判斷系統(tǒng)的基本配置的框圖；圖3是圖2所示的無容差狀態(tài)判斷電路的配置框圖；圖4是示出了圖2所示的時(shí)鐘切換電路的操作的說明圖；圖5是根據(jù)本發(fā)明第一實(shí)施例的無容差狀態(tài)判斷電路的配置框圖；圖6是根據(jù)本發(fā)明第一實(shí)施例的無容差狀態(tài)判斷操作的示例的時(shí)序圖；圖7是根據(jù)本發(fā)明第二實(shí)施例的時(shí)鐘切換電路的配置框圖；圖8是根據(jù)本發(fā)明第二實(shí)施例的無容差狀態(tài)判斷操作的示例的時(shí)序圖；圖9是根據(jù)本發(fā)明第三實(shí)施例的無容差狀態(tài)判斷電路的配置框圖；圖10是根據(jù)本發(fā)明第三實(shí)施例的時(shí)鐘切換電路的配置框圖；圖11是根據(jù)本發(fā)明第三實(shí)施例的無容差狀態(tài)判斷操作的示例(1)的時(shí)序圖；圖12是根據(jù)本發(fā)明第三實(shí)施例的無容差狀態(tài)判斷操作的示例(2)的時(shí)序圖；圖13是根據(jù)本發(fā)明第三實(shí)施例的無容差狀態(tài)判斷操作的示例(3)的時(shí)序圖；圖14是根據(jù)本發(fā)明第四實(shí)施例的無容差狀態(tài)判斷電路和時(shí)鐘切換電路的配置框圖；圖15是根據(jù)本發(fā)明第四實(shí)施例的無容差狀態(tài)判斷操作的示例的時(shí)序圖；圖16是示出了根據(jù)本發(fā)明第五實(shí)施例的無容差狀態(tài)判斷系統(tǒng)的說明圖；圖17是根據(jù)本發(fā)明第五實(shí)施例的控制電路的配置框圖；圖18是在使用PLL振蕩電路的情況下的無容差狀態(tài)判斷系統(tǒng)的說明圖；圖19是示出了在本發(fā)明第六實(shí)施例中，作為對時(shí)鐘進(jìn)行切換的結(jié)果而到外圍電路的輸出的說明圖；圖20是示出了根據(jù)本發(fā)明第七實(shí)施例的無容差狀態(tài)判斷系統(tǒng)的說明圖；圖21是示出了根據(jù)本發(fā)明第八實(shí)施例的無容差狀態(tài)判斷系統(tǒng)的說明圖；圖22是根據(jù)本發(fā)明第八實(shí)施例的無容差狀態(tài)判斷電路的配置框圖；以及圖23是根據(jù)本發(fā)明第八實(shí)施例的時(shí)鐘切換電路的配置框圖。
具體實(shí)施例方式
圖1是示出根據(jù)本發(fā)明的無容差狀態(tài)判斷電路的原理的配置框圖。根據(jù)本發(fā)明的無容差狀態(tài)判斷電路判斷存在/不存在數(shù)據(jù)延遲容差，并且基本上接收要判斷的數(shù)據(jù)以及要判斷的例如數(shù)據(jù)的讀和/或?qū)戇x通信號(hào)，并且當(dāng)判斷結(jié)果為“無容差狀態(tài)”時(shí)，輸出用于切換時(shí)鐘的控制信號(hào)。
在圖1中，第一數(shù)據(jù)存儲(chǔ)單元1存儲(chǔ)了要判斷的數(shù)據(jù)，例如總線數(shù)據(jù)。數(shù)據(jù)延遲單元2將數(shù)據(jù)延遲預(yù)定的時(shí)間。第二數(shù)據(jù)存儲(chǔ)單元3存儲(chǔ)了數(shù)據(jù)延遲單元2的輸出。比較單元4將第一數(shù)據(jù)存儲(chǔ)單元1的存儲(chǔ)內(nèi)容和第二數(shù)據(jù)存儲(chǔ)單元3的存儲(chǔ)內(nèi)容相比較，并且當(dāng)它們不匹配時(shí)，輸出無容差狀態(tài)檢測信號(hào)。由比較單元4輸出的無容差狀態(tài)檢測信號(hào)被用作時(shí)鐘切換電路的切換控制信號(hào)，所述時(shí)鐘切換電路用于切換多個(gè)具有不同頻率的時(shí)鐘信號(hào)。
本發(fā)明的實(shí)施例還可以包括計(jì)數(shù)器單元，用于在時(shí)鐘切換電路響應(yīng)于來自比較單元4的無容差狀態(tài)檢測信號(hào)的輸出而切換時(shí)鐘時(shí)，指示在預(yù)定時(shí)間之后，向時(shí)鐘切換電路切換之前的時(shí)鐘的恢復(fù)。
在本發(fā)明的實(shí)施例中，無容差狀態(tài)判斷電路可以在計(jì)算機(jī)的數(shù)據(jù)讀取期間進(jìn)行操作，并且在圖1中，提供到第一數(shù)據(jù)存儲(chǔ)單元1和數(shù)據(jù)延遲單元2的數(shù)據(jù)可以是總線上的讀數(shù)據(jù)。另外，無容差狀態(tài)判斷電路也可以在數(shù)據(jù)被存儲(chǔ)在計(jì)算機(jī)中時(shí)進(jìn)行操作，并且要判斷的數(shù)據(jù)可以是總線上的寫數(shù)據(jù)。
而且在本發(fā)明的實(shí)施例中，無容差狀態(tài)判斷電路可以在計(jì)算機(jī)中讀取數(shù)據(jù)時(shí)和存儲(chǔ)數(shù)據(jù)時(shí)進(jìn)行操作，并且要判斷的數(shù)據(jù)可以是總線上的讀數(shù)據(jù)或?qū)憯?shù)據(jù)。
本發(fā)明的實(shí)施例還可以包括控制電路，用于控制無容差狀態(tài)判斷電路響應(yīng)于外部指示(例如來自用戶的指示)來啟動(dòng)/停止無容差狀態(tài)判斷操作，并且該控制電路可以被并入到微型計(jì)算機(jī)的中央處理設(shè)備中。此外，該控制電路可以指示微型計(jì)算機(jī)的中央處理設(shè)備依賴于如下信號(hào)的輸入而啟動(dòng)無容差狀態(tài)判斷操作，所述信號(hào)指示用于提供高頻率信號(hào)的PLL振蕩電路已經(jīng)選擇了最高的倍率(multiple rate)。
此外，在本發(fā)明的實(shí)施例中，被時(shí)鐘切換電路切換的系統(tǒng)時(shí)鐘可以被供給微型計(jì)算機(jī)的中央處理設(shè)備的外圍電路。
根據(jù)本發(fā)明的無容差狀態(tài)判斷電路還包括用于存儲(chǔ)要判斷的數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)單元、用于將數(shù)據(jù)延遲不同延遲時(shí)間的多個(gè)數(shù)據(jù)延遲單元、用于存儲(chǔ)多個(gè)數(shù)據(jù)延遲單元的輸出中的每個(gè)輸出的多個(gè)延遲數(shù)據(jù)存儲(chǔ)單元、用于當(dāng)多個(gè)延遲數(shù)據(jù)存儲(chǔ)單元的存儲(chǔ)內(nèi)容與數(shù)據(jù)存儲(chǔ)單元的存儲(chǔ)內(nèi)容相比較并且它們不同時(shí)，輸出不匹配檢測信號(hào)的多個(gè)比較單元，以及用于對應(yīng)于從多個(gè)比較單元中的每一個(gè)輸出的不匹配檢測信號(hào)的值，切換具有不同頻率的時(shí)鐘信號(hào)的時(shí)鐘切換單元。
在本發(fā)明的實(shí)施例中，時(shí)鐘切換單元可以對應(yīng)于從多個(gè)比較單元輸出的不匹配檢測信號(hào)，逐步切換不同的時(shí)鐘信號(hào)(例如，從高頻率到低頻率)。
如上所述，根據(jù)本發(fā)明，要判斷的數(shù)據(jù)以及對要判斷的數(shù)據(jù)的讀和/或?qū)懙倪x通信號(hào)被接收，要判斷的數(shù)據(jù)的存儲(chǔ)結(jié)果和通過延遲數(shù)據(jù)而獲得的存儲(chǔ)結(jié)果相比較，并且當(dāng)它們不同時(shí)，判斷已經(jīng)檢測到無容差狀態(tài)，并且輸出控制信號(hào)以切換時(shí)鐘。
在對本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明之前，下面先通過參考圖2到圖4來粗略描述根據(jù)本發(fā)明的無容差狀態(tài)判斷和時(shí)鐘切換系統(tǒng)。圖2是無容差狀態(tài)判斷系統(tǒng)的基本配置的框圖，其中獨(dú)立于CPU的無容差狀態(tài)判斷電路被設(shè)置在微型計(jì)算機(jī)10中。在圖2中，無容差狀態(tài)判斷電路11獨(dú)立于CPU 12被設(shè)置在微型計(jì)算機(jī)10中，并且CPU 12將讀選通信號(hào)和總線數(shù)據(jù)提供到無容差狀態(tài)判斷電路11。
無容差狀態(tài)判斷電路11還使用機(jī)器時(shí)鐘信號(hào)φ來判斷總線數(shù)據(jù)是否存在延遲容差。如果判斷出檢測到無容差狀態(tài)，則指示了檢測到無容差狀態(tài)的標(biāo)志被輸出到時(shí)鐘切換電路13。響應(yīng)于該標(biāo)志，時(shí)鐘切換電路13一般切換到多個(gè)(例如兩個(gè))時(shí)鐘信號(hào)φ1和φ2中的一個(gè)，并且將切換結(jié)果作為φa提供到CPU 12。提供到無容差狀態(tài)判斷電路11的機(jī)器時(shí)鐘φ和提供到CPU 12的時(shí)鐘信號(hào)φa例如指示同一時(shí)鐘。
圖3是圖2所示無容差狀態(tài)判斷電路11的基本配置的框圖。在圖3中，無容差狀態(tài)判斷電路11包括用于照原樣接收總線數(shù)據(jù)的寄存器15、用于接收延遲單元18對總線數(shù)據(jù)的延遲結(jié)果的寄存器16、用于在寄存器15和寄存器16之間比較內(nèi)容的比較電路17、用于向寄存器15和16提供用于獲取數(shù)據(jù)的時(shí)鐘輸入的AND門19，以及用于延遲AND門19的輸出并且提供作為比較電路17的比較定時(shí)的時(shí)鐘的延遲單元20。如圖2所示從CPU 12提供的讀選通信號(hào)和機(jī)器時(shí)鐘信號(hào)φ被輸入到AND門19。下面將參考圖5和圖6來描述無容差狀態(tài)判斷電路11的操作。
根據(jù)本發(fā)明的第一方案，第一和第二數(shù)據(jù)存儲(chǔ)單元分別對應(yīng)于寄存器15和16，數(shù)據(jù)延遲單元對應(yīng)于延遲單元18，并且比較單元對應(yīng)于比較電路17。
圖4是圖2所示時(shí)鐘切換電路13的說明圖。由比較電路17輸出的標(biāo)志和多個(gè)具有不同頻率的時(shí)鐘信號(hào)(在本示例中即兩個(gè)時(shí)鐘信號(hào)φ1和φ2)被輸入到時(shí)鐘切換電路13，并且依賴于標(biāo)志值，φ1或φ2被輸出到SPU 12以作為時(shí)鐘信號(hào)φa。
下面將更詳細(xì)地描述本發(fā)明的實(shí)施例。圖5是根據(jù)本發(fā)明第一實(shí)施例的無容差狀態(tài)判斷電路的配置框圖。圖5當(dāng)與圖3所示的基本配置圖相比較時(shí)，其包括對應(yīng)于比較電路17的EXNOR門23以及標(biāo)志寄存器24。寄存器15和16例如由D-FF(即D鎖存器)配置。D鎖存器15和16的輸出被輸入到EXNOR門23，EXNOR門23的輸出被提供到標(biāo)志寄存器24，并且延遲單元20的輸出被用作標(biāo)志寄存器24的時(shí)鐘輸入。
在圖5中，被提供了讀選通信號(hào)和機(jī)器時(shí)鐘φ的AND門19的輸出作為時(shí)鐘輸入被提供到D鎖存器15和16，與圖3的情況相同。類似地，AND門19的輸出被延遲單元20延遲，作為時(shí)鐘信號(hào)Φ′被提供到標(biāo)志寄存器24的時(shí)鐘輸入。這些D鎖存器15和16以及標(biāo)志寄存器24的操作是負(fù)沿觸發(fā)類型的操作。它們在時(shí)鐘輸入的下降沿處操作，并且被提供到數(shù)據(jù)輸入D的數(shù)據(jù)在其下降定時(shí)處被獲取到寄存器中。
圖6是根據(jù)本發(fā)明第一實(shí)施例的無容差狀態(tài)判斷操作的示例的時(shí)序圖。在圖6中，左側(cè)的時(shí)序圖示出了判斷存在容差的示例。在圖6中，當(dāng)讀選通信號(hào)處于H狀態(tài)時(shí)，數(shù)據(jù)被獲取到寄存器15和16中，并且機(jī)器時(shí)鐘φ指示其下降時(shí)刻t＝t1。這時(shí)，數(shù)據(jù)1被獲取到寄存器15中。延遲單元18對寄存器16執(zhí)行延遲操作。但是，在這種情況下，被獲取的數(shù)據(jù)是數(shù)據(jù)1，并且同樣的數(shù)據(jù)被獲取到寄存器15和16中。從而，EXNOR門23的輸出處于L狀態(tài)，并且在下降沿處被獲取到標(biāo)志寄存器24中的數(shù)據(jù)處于L狀態(tài)，并且標(biāo)志值也指示L。
圖6右上方的時(shí)序圖是判斷不存在容差的示例。該示例與圖6左側(cè)的示例相比較，總線22上的數(shù)據(jù)1的定時(shí)基于讀選通信號(hào)進(jìn)入H狀態(tài)的時(shí)刻而被進(jìn)一步延遲。從而，在總線數(shù)據(jù)獲取時(shí)刻t＝t1時(shí)輸入到寄存器16的數(shù)據(jù)(即DI′)是數(shù)據(jù)0，不同于被獲取到寄存器15中的數(shù)據(jù)1。從而，EXNOR門23的輸出為H狀態(tài)，并且在時(shí)鐘Φ′的下降時(shí)刻t＝t2時(shí)的標(biāo)志值為H，從而判斷出無容差狀態(tài)。
圖6中的右下圖是在圖6中的右上圖中判斷無容差狀態(tài)之后，將機(jī)器時(shí)鐘切換到具有更低頻率的信號(hào)之后的操作的時(shí)序圖。通過將機(jī)器時(shí)鐘切換到具有更低頻率的時(shí)鐘信號(hào)，不僅時(shí)鐘脈沖的寬度，而且相應(yīng)的讀選通脈沖的寬度會(huì)變得更寬。這樣一來，在時(shí)刻t＝t1時(shí)被獲取到寄存器15和16中的數(shù)據(jù)是數(shù)據(jù)2。從而，判斷在時(shí)刻t＝t2時(shí)存在容差，并且標(biāo)志值為L。
圖7是根據(jù)本發(fā)明第二實(shí)施例的時(shí)鐘切換電路的配置框圖。根據(jù)第二實(shí)施例的時(shí)鐘切換電路在無容差狀態(tài)判斷電路中被判斷為處于無容差狀態(tài)，標(biāo)志值為H，并且在時(shí)鐘被切換之后，執(zhí)行無容差狀態(tài)判斷操作。在判斷存在容差，并且標(biāo)志值為L之后，認(rèn)為外界溫度再次改變，并且進(jìn)入無容差狀態(tài)，在標(biāo)志指示L之后的某一時(shí)刻，可以重新獲得初始時(shí)鐘。這樣，設(shè)計(jì)該時(shí)鐘切換系統(tǒng)。
在圖7中，時(shí)鐘切換電路包括時(shí)鐘切換定時(shí)調(diào)整單元26、cks(時(shí)鐘選擇)擴(kuò)展單元27和選擇器28。時(shí)鐘切換定時(shí)調(diào)整單元26由OR門30、AND門31和D鎖存器32來配置，并且cks擴(kuò)展單元27由計(jì)數(shù)器33來配置。
被提供給選擇器28的cks(時(shí)鐘選擇)信號(hào)和從無容差狀態(tài)判斷電路輸出的標(biāo)志被輸入到OR門30，并且其輸出被提供到D鎖存器32的數(shù)據(jù)輸入端子。讀選通信號(hào)和機(jī)器時(shí)鐘φ被提供到AND門31，并且AND門31的輸出被提供到D鎖存器32的時(shí)鐘輸入端子(負(fù)沿操作)。
D鎖存器32的輸出被提供到用于配置cks擴(kuò)展單元27的計(jì)數(shù)器33的計(jì)數(shù)使能(EN)端子，并且cks信號(hào)作為計(jì)數(shù)器33的輸出(RUN)被提供到清空(CLR)輸入端子(負(fù)邏輯)，機(jī)器時(shí)鐘φ被提供到時(shí)鐘輸入端子。此外，當(dāng)cks信號(hào)為“0”時(shí)，選擇器28輸出φ1并且當(dāng)cks信號(hào)為“1”時(shí)輸出φ2，作為時(shí)鐘信號(hào)φa。時(shí)鐘φ2假設(shè)具有比時(shí)鐘φ1更低的頻率。
在圖7所示的時(shí)鐘切換電路中，當(dāng)沿標(biāo)志的值為H時(shí)，在隨后的讀選通信號(hào)為H的期間，與機(jī)器時(shí)鐘φ的負(fù)沿同步地，H被鎖存為D鎖存器32中的數(shù)據(jù)，并且D鎖存器32的輸出Q被提供以作為計(jì)數(shù)器33的計(jì)數(shù)使能信號(hào)EN。這時(shí)，計(jì)數(shù)器33的輸出RUN為H。這樣一來，作為選擇器28的輸出的φa為φ2。當(dāng)計(jì)數(shù)器33計(jì)數(shù)到預(yù)定值并且發(fā)生溢出時(shí)，RUN的值變?yōu)長。這樣一來，計(jì)數(shù)器33被清空，從而雖然標(biāo)志變?yōu)镠，時(shí)鐘切換到φ2，然后標(biāo)志值變?yōu)長，也可以防止時(shí)鐘φa在計(jì)數(shù)器33的計(jì)數(shù)值溢出之前返回初始時(shí)鐘φ1。
通過參考圖8中示出的操作示例的時(shí)序圖，進(jìn)一步說明圖7所示時(shí)鐘切換電路的操作。在圖8中，第一標(biāo)志的值為L，并且假設(shè)選擇28輸出φ1作為時(shí)鐘φa。在時(shí)刻t1處，數(shù)據(jù)被獲取到無容差狀態(tài)判斷電路中的兩個(gè)寄存器中。在時(shí)刻t2處，執(zhí)行無容差狀態(tài)判斷，判斷出檢測到無容差狀態(tài)，并且標(biāo)志值變?yōu)镠。隨后，在讀選通信號(hào)為H期間機(jī)器時(shí)鐘φ的下降沿處，機(jī)器時(shí)鐘被切換到φ2。在時(shí)刻t3處，信號(hào)EN、RUN和cks指示H狀態(tài)。然后，計(jì)數(shù)器33開始計(jì)數(shù)，并且在上升沿(t4)處，計(jì)數(shù)器33的計(jì)數(shù)值變?yōu)椤?1”。數(shù)據(jù)X指示非恒定值。
然后，在時(shí)刻t5處，計(jì)數(shù)值變?yōu)椤?0”。在時(shí)刻t6處，總線數(shù)據(jù)被獲取。在時(shí)刻t7處，執(zhí)行無容差狀態(tài)判斷，判斷出檢測到存在容差，并且標(biāo)志值變?yōu)長。然后，在時(shí)刻t8處，計(jì)數(shù)值變?yōu)椤?1”。在時(shí)刻t9處，計(jì)數(shù)器溢出，信號(hào)RUN和cks變?yōu)椤?”，并且計(jì)數(shù)器33被清空。在本示例中，假設(shè)計(jì)數(shù)器33是2位計(jì)數(shù)器。
由于對OR門30的兩個(gè)輸入(即標(biāo)志和cks信號(hào))指示L，因此信號(hào)EN在后續(xù)時(shí)鐘φ的下降沿處(即在時(shí)刻t10處)變?yōu)長。
在圖7中，使用由計(jì)數(shù)器33配置的cks擴(kuò)展單元27，雖然可以將恢復(fù)到時(shí)鐘初始值的時(shí)間延遲一定時(shí)間，就是說，只有在標(biāo)志值下降到L之后，計(jì)數(shù)器33才會(huì)溢出，但是可以通過以下方法來實(shí)現(xiàn)該操作不使用計(jì)數(shù)器33，當(dāng)如圖8所示，在時(shí)刻t7處判斷出存在容差，從而標(biāo)志值變?yōu)長之后，立即在機(jī)器時(shí)鐘φ的下降沿處切換時(shí)鐘。當(dāng)時(shí)鐘頻率高時(shí)，時(shí)間自然被縮短，但是可以有效地防止時(shí)鐘切換的不必要的反復(fù)。在圖7中，使用讀選通信號(hào)來調(diào)整時(shí)鐘切換定時(shí)。但是，讀選通信號(hào)可以由地址鎖存使能信號(hào)取代。地址鎖存使能信號(hào)是一個(gè)這樣的信號(hào)，其例如指示當(dāng)從存儲(chǔ)器讀取數(shù)據(jù)或者向存儲(chǔ)器寫入數(shù)據(jù)時(shí)獲取地址的周期，并且當(dāng)在總線數(shù)據(jù)讀和寫操作中執(zhí)行無容差狀態(tài)判斷(如隨后將描述的第八實(shí)施例)時(shí)，也可以使用地址鎖存使能信號(hào)。
圖9是根據(jù)本發(fā)明第三實(shí)施例的無容差狀態(tài)判斷電路的配置框圖。圖9與示出第一實(shí)施例的圖5相比較，可以提供每個(gè)組件的三個(gè)單元，即延遲單元181到183、寄存器161到163、EXNOR門231到233以及標(biāo)志寄存器241到243。通過利用延遲單元181到183設(shè)置延遲量d1到d3的三個(gè)值，可以對不同容差執(zhí)行無容差狀態(tài)判斷。延遲量d1可以是作為最小值的d1，并且d2和d3按該順序依次增大。
圖10示出了根據(jù)本發(fā)明第三實(shí)施例的時(shí)鐘切換電路的配置框圖。圖10示出了如下的時(shí)鐘切換電路的配置其中，三個(gè)標(biāo)志用于圖9所示的無容差狀態(tài)判斷電路的配置，就是說，對于標(biāo)志1到3的值，輸出四個(gè)時(shí)鐘信號(hào)φ1到φ4中的一個(gè)作為時(shí)鐘信號(hào)φa。該配置基本包括三組如上參考圖7說明的時(shí)鐘切換電路中的時(shí)鐘切換定時(shí)調(diào)整單元和cks擴(kuò)展單元，并且當(dāng)標(biāo)志3一旦進(jìn)入H狀態(tài)，如果信號(hào)cks1指示H，則輸出φ2作為φa，如果標(biāo)志3和2兩者都指示H，那么當(dāng)信號(hào)cks2指示H時(shí)輸出φ3作為φa，如果標(biāo)志3到1都指示H，那么當(dāng)信號(hào)ck3指示H時(shí)，輸出φ4作為φa。時(shí)鐘頻率最小是φ4，并且按φ3、φ2和φ1的頻率依次增大。
圖11到圖13示出了根據(jù)第三實(shí)施例的操作示例的時(shí)序圖。圖11是操作的示例(1)的時(shí)序圖。在由三個(gè)標(biāo)志寄存器241到243中的每一個(gè)輸出的標(biāo)志中，只有標(biāo)志3指示H，并且示出了圖10所示的四個(gè)時(shí)鐘信號(hào)從φ1切換到φ2的示例。
在圖11中，在時(shí)間點(diǎn)t＝t1處，當(dāng)在讀選通信號(hào)首次為H期間獲取總線數(shù)據(jù)時(shí)，數(shù)據(jù)被獲取到三個(gè)寄存器161、162和163的每個(gè)寄存器中。但是，由于寄存器163的數(shù)據(jù)延遲量d3較大，因此只有被獲取到寄存器163中的數(shù)據(jù)DI3′是數(shù)據(jù)0，它不同于其他寄存器中的數(shù)據(jù)(即數(shù)據(jù)1)。這樣一來，在無容差狀態(tài)判斷時(shí)刻t＝t2處，只有標(biāo)志寄存器243輸出的標(biāo)志3指示H。
然后，當(dāng)下一讀選通信號(hào)指示H時(shí)，圖10所示的時(shí)鐘選擇信號(hào)cks1在機(jī)器時(shí)鐘φ的負(fù)沿處變?yōu)镠，在t＝t3處執(zhí)行時(shí)鐘切換，然后機(jī)器時(shí)鐘φ從φ1改變到φ2。然后，在后續(xù)的讀選通信號(hào)為H期間，在t＝t4處再次執(zhí)行無容差狀態(tài)判斷。假設(shè)在這次判斷中，只有寄存器163獲取到的數(shù)據(jù)仍舊不同，繼續(xù)使用機(jī)器時(shí)鐘φ2。
如果獲取到寄存器163的數(shù)據(jù)變得與獲取到其他寄存器的數(shù)據(jù)相同，系統(tǒng)時(shí)鐘自然切換到φ1。在圖11中，雖然系統(tǒng)時(shí)鐘被切換到φ2，但是由于標(biāo)志3保持在H狀態(tài)，因此可以考慮切換到具有更低頻率的時(shí)鐘信號(hào)φ3。但是，假設(shè)延遲單元183的延遲量d3足夠大，并且無需使用更大容差，那么在本示例中，不再切換時(shí)鐘。
圖12是根據(jù)本發(fā)明第三實(shí)施例的無容差狀態(tài)判斷操作的示例(2)的時(shí)序圖。圖12是如下示例的時(shí)序圖其中在圖9所示的三個(gè)標(biāo)志寄存器241到243中，由標(biāo)志寄存器242和243輸出的標(biāo)志2和3指示H。
在圖12中，數(shù)據(jù)在時(shí)刻t＝t1處被獲取到每個(gè)寄存器中。這時(shí)，數(shù)據(jù)1被獲取到寄存器15和161中，并且數(shù)據(jù)0被獲取到寄存器162和163中。這樣一來，在延遲時(shí)鐘Φ′的負(fù)沿處(即在時(shí)刻t＝t2處)，標(biāo)志2和3指示H。然后，在后續(xù)的讀選通信號(hào)為H期間時(shí)鐘φ的負(fù)沿處(即在t＝t3處)，時(shí)鐘選擇信號(hào)cks1和cks2指示H，利用指示H的cks2，時(shí)鐘φ從φ1切換到φ3，就是說，切換到頻率低兩級的時(shí)鐘。在時(shí)刻t＝t4處，再次執(zhí)行無容差狀態(tài)判斷。但是，由于被獲取到寄存器162和163中的數(shù)據(jù)是作為非恒定值的數(shù)據(jù)X，并且不同與被獲取到寄存器15和161中的數(shù)據(jù)2，因此標(biāo)志2和3的值繼續(xù)為H。
之后，在后續(xù)的讀選通信號(hào)為H期間，在時(shí)刻t＝t5處，數(shù)據(jù)被獲取到每個(gè)寄存器中。這時(shí)，只有被獲取到寄存器163中的數(shù)據(jù)是作為非恒定值的數(shù)據(jù)X，并且在后續(xù)的無容差狀態(tài)判斷時(shí)刻t＝t6處，由標(biāo)志寄存器242輸出的標(biāo)志2從H變?yōu)長。但是，由標(biāo)志寄存器243輸出的標(biāo)志3保持H。在標(biāo)志2改變到L之后，時(shí)鐘選擇信號(hào)cks2在如上所述的預(yù)定時(shí)間之后進(jìn)入L狀態(tài)。隨后，時(shí)鐘φ返回φ2。
圖13是根據(jù)本發(fā)明第三實(shí)施例的無容差狀態(tài)判斷操作的示例(3)的時(shí)序圖。圖13是如下示例的時(shí)序圖在該示例中，由如圖9所示的三個(gè)標(biāo)志寄存器241到243輸出的三個(gè)標(biāo)志指示H。
在圖13中，在時(shí)刻t＝t1處，數(shù)據(jù)被獲取到寄存器中。這時(shí)，假設(shè)被獲取到寄存器15中的數(shù)據(jù)為數(shù)據(jù)1，并且被獲取到另外三個(gè)寄存器161到163中的數(shù)據(jù)為數(shù)據(jù)0，在無容差狀態(tài)判斷t＝t2處，由三個(gè)標(biāo)志寄存器輸出的標(biāo)志都指示H。然后，在t＝t3處，時(shí)鐘被切換，并且時(shí)鐘信號(hào)φ被切換到具有最低頻率的時(shí)鐘φ4。在時(shí)刻t＝t4處的無容差狀態(tài)判斷中，寄存器15的數(shù)據(jù)與其他三個(gè)寄存器161到163中的數(shù)據(jù)有所不同，并且標(biāo)志1到3繼續(xù)指示H值。
在時(shí)鐘被切換到φ4之后，在時(shí)刻t＝t5處被獲取到每個(gè)寄存器中的數(shù)據(jù)中，被獲取到寄存器161和162中的數(shù)據(jù)與被獲取到寄存器15中的數(shù)據(jù)相同，在時(shí)刻t＝t6處標(biāo)志1和2的值為L。然后，利用指示L的時(shí)鐘選擇信號(hào)cks2和cks3，機(jī)器時(shí)鐘φ被切換到φ2。
下面描述本發(fā)明的第四實(shí)施例。圖14是根據(jù)本發(fā)明第四實(shí)施例的無容差狀態(tài)判斷電路和時(shí)鐘切換電路的配置框圖。圖15是根據(jù)本發(fā)明第四實(shí)施例的無容差狀態(tài)判斷操作的示例的時(shí)序圖。
如圖14所示的無容差狀態(tài)判斷電路的配置與根據(jù)第三實(shí)施例如圖9所示的配置相比較，連接到標(biāo)志寄存器241到243的時(shí)鐘輸入端子的延遲單元20可以由分頻計(jì)數(shù)器51所取代，并且機(jī)器時(shí)鐘φ被提供到分頻計(jì)數(shù)器51以取代AND門19的輸出。
就是說，在圖14中，與在延遲了機(jī)器時(shí)鐘φ的延遲時(shí)鐘信號(hào)Φ′的負(fù)沿處執(zhí)行無容差狀態(tài)判斷的圖9相比，在作為機(jī)器時(shí)鐘φ的分頻結(jié)果的分頻時(shí)鐘Φ′的負(fù)沿處執(zhí)行無容差狀態(tài)判斷。與第三實(shí)施例不同，由標(biāo)志寄存器241到243輸出的標(biāo)志值被提供到如圖14所示的時(shí)鐘切換電路的選擇器28，并且依賴于標(biāo)志輸出值來切換時(shí)鐘。
與根據(jù)第一實(shí)施例的圖6所示的時(shí)序圖相比，在圖15所示的操作時(shí)序圖中，在圖6中的延遲時(shí)鐘Φ′的負(fù)沿處執(zhí)行無容差狀態(tài)判斷。在圖15中，在分頻時(shí)鐘Φ′的負(fù)沿處執(zhí)行無容差狀態(tài)判斷。其他操作基本相同，并且這里省略其詳細(xì)說明。
下面，參考圖16和圖17來說明本發(fā)明的第五實(shí)施例。圖16是根據(jù)本發(fā)明第五實(shí)施例的微型計(jì)算機(jī)的配置框圖。與作為基本配置框圖的圖2相比，控制電路52被設(shè)置在CPU 12和無容差狀態(tài)判斷電路11之間?？刂齐娐?2控制無容差狀態(tài)判斷電路11的操作(即無容差狀態(tài)判斷操作)的啟動(dòng)/停止，以確定是否要執(zhí)行無容差狀態(tài)判斷，并且這種控制是通過向無容差狀態(tài)判斷電路11提供或不提供接收自CPU 12的讀選通信號(hào)而執(zhí)行的。根據(jù)本發(fā)明，例如，如以上參考圖6所說明的，無容差狀態(tài)判斷操作的執(zhí)行與讀選通信號(hào)相對應(yīng)。當(dāng)讀選通信號(hào)沒有被提供到無容差狀態(tài)判斷電路11時(shí)，無容差狀態(tài)判斷電路11的操作停止。
控制電路52包括控制寄存器，用于控制無容差狀態(tài)判斷電路11的操作的啟動(dòng)/停止。例如，通過使能在控制寄存器上讀/寫數(shù)據(jù)的CPU 12，控制寄存器相應(yīng)于在程序中從用戶給到CPU 12的指令而被重寫。從而，使用控制寄存器的內(nèi)容，控制電路52控制無容差狀態(tài)判斷電路的操作的啟動(dòng)/停止。顯而易見，控制電路52可以被并入到CPU 12中。
圖17是圖16所示的控制電路52的配置框圖。控制電路52在允許無容差狀態(tài)判斷電路11進(jìn)行操作時(shí)，將從CPU 12接收的讀選通信號(hào)照原樣提供到無容差狀態(tài)判斷電路11，并且在不允許無容差狀態(tài)判斷電路11進(jìn)行操作時(shí)，控制不將讀選通信號(hào)提供到無容差狀態(tài)判斷電路11。在圖17中，地址譯碼器55指定控制寄存器57，其存儲(chǔ)指示允許/拒絕無容差狀態(tài)判斷電路的操作的數(shù)據(jù)。當(dāng)?shù)刂纷g碼器55的輸出和用于向控制寄存器57寫入數(shù)據(jù)的寫選通信號(hào)被提供到AND門56時(shí)，AND門56的輸出被提供到控制寄存器57的時(shí)鐘輸入端子，并且被指定到總線中一位的用于允許/拒絕判斷電路的操作的數(shù)據(jù)被獲取到控制寄存器57中。當(dāng)數(shù)據(jù)為“1”時(shí)，來自CPU 12的讀選通信號(hào)通過AND門58輸出到無容差狀態(tài)判斷電路11。
圖18是示出了根據(jù)本發(fā)明第五實(shí)施例，使用PLL倍率選擇信號(hào)的說明圖。在圖18中，PLL振蕩電路61為CPU 12提供高頻信號(hào)，并且當(dāng)PLL振蕩電路61選擇了最高的倍率時(shí)，指出該選擇的最高倍率選擇信號(hào)被提供到控制電路52，并且只有在輸入最高頻率倍率選擇信號(hào)時(shí)，控制電路52才執(zhí)行控制，以允許無容差狀態(tài)判斷電路11執(zhí)行操作。
圖19是根據(jù)本發(fā)明第六實(shí)施例的微型計(jì)算機(jī)的配置框圖。如以上參考圖2所述，根據(jù)本實(shí)施例，當(dāng)無容差狀態(tài)判斷電路11將指示無容差狀態(tài)的標(biāo)志輸出到時(shí)鐘切換電路13時(shí)，對輸入到時(shí)鐘切換電路13的多個(gè)時(shí)鐘中的一些時(shí)鐘執(zhí)行切換，并且時(shí)鐘切換電路13的輸出φa被用作機(jī)器時(shí)鐘φ。但是，機(jī)器時(shí)鐘不僅被提供到圖19中的CPU 12，還被提供到微型計(jì)算機(jī)10中的通常多個(gè)的外圍電路621和622，并且切換結(jié)果的時(shí)鐘被提供到外圍電路作為機(jī)器時(shí)鐘。
圖20是根據(jù)本發(fā)明第七實(shí)施例的無容差狀態(tài)判斷系統(tǒng)的說明圖。如參考圖2所說明的，根據(jù)第一到第六實(shí)施例，CPU 12將讀選通信號(hào)提供到無容差狀態(tài)判斷電路11，并且在數(shù)據(jù)讀取操作中(例如當(dāng)從存儲(chǔ)器讀取數(shù)據(jù)時(shí))，對總線數(shù)據(jù)的延遲進(jìn)行無容差狀態(tài)判斷。在圖20中，CPU12將寫選通信號(hào)與總線數(shù)據(jù)一起提供到無容差狀態(tài)判斷電路11。例如，在將數(shù)據(jù)寫入存儲(chǔ)器的過程中執(zhí)行無容差狀態(tài)判斷。
最后，下面將參考圖21到圖23來說明第八實(shí)施例。在第八實(shí)施例中，與第一到第七實(shí)施例不同，在讀取和寫入數(shù)據(jù)的過程中，都對總線數(shù)據(jù)執(zhí)行無容差狀態(tài)判斷。
圖21是根據(jù)本發(fā)明第八實(shí)施例的無容差狀態(tài)判斷系統(tǒng)的說明圖。在圖21中，CPU 12將讀選通信號(hào)和寫選通信號(hào)兩者與總線數(shù)據(jù)一起提供到無容差狀態(tài)判斷電路11，并且無容差狀態(tài)判斷電路11在數(shù)據(jù)讀取操作和數(shù)據(jù)寫入操作中，都對總線數(shù)據(jù)執(zhí)行無容差狀態(tài)判斷。
圖22是根據(jù)本發(fā)明第八實(shí)施例的無容差狀態(tài)判斷電路11的配置框圖。圖22與根據(jù)第一實(shí)施例的圖5相比較，用于輸入讀選通信號(hào)和寫選通信號(hào)的OR門65被添加在AND門19(在圖5中，讀選通信號(hào)和機(jī)器時(shí)鐘φ被輸入到該AND門19)的前級，并且OR門65的輸出被與機(jī)器時(shí)鐘φ一起輸入到AND門19。
圖23是根據(jù)本發(fā)明第八實(shí)施例的時(shí)鐘切換電路的配置框圖。圖23與根據(jù)第二實(shí)施例的圖7相比較，添加了OR門66，其中讀選通信號(hào)和寫選通信號(hào)被輸入到時(shí)鐘切換定時(shí)調(diào)整單元26，并且其輸出作為一個(gè)輸入被提供到AND門31。
權(quán)利要求
1.一種判斷電路，所述判斷電路判斷存在/不存在數(shù)據(jù)延遲的容差，包括存儲(chǔ)數(shù)據(jù)的第一數(shù)據(jù)存儲(chǔ)單元；延遲所述數(shù)據(jù)的數(shù)據(jù)延遲單元；存儲(chǔ)所述數(shù)據(jù)延遲單元的輸出的第二數(shù)據(jù)存儲(chǔ)單元；以及比較單元，所述比較單元將所述第一數(shù)據(jù)存儲(chǔ)單元的存儲(chǔ)內(nèi)容與所述第二數(shù)據(jù)存儲(chǔ)單元的存儲(chǔ)內(nèi)容相比較，并且當(dāng)內(nèi)容不同時(shí)，輸出無容差狀態(tài)檢測信號(hào)。
2.根據(jù)權(quán)利要求1所述的電路，其中由所述比較單元輸出的所述無容差狀態(tài)檢測信號(hào)被用作時(shí)鐘切換電路的切換控制信號(hào)。
3.根據(jù)權(quán)利要求2所述的電路，還包括計(jì)數(shù)器單元，用于當(dāng)所述時(shí)鐘切換電路依賴于所述無容差狀態(tài)檢測信號(hào)的輸出而切換時(shí)鐘時(shí)，指示所述時(shí)鐘切換電路恢復(fù)到切換之前的時(shí)鐘。
4.根據(jù)權(quán)利要求2所述的電路，其中依賴于所述無容差狀態(tài)檢測信號(hào)的輸入由所述時(shí)鐘切換電路切換的時(shí)鐘信號(hào)被提供到微型計(jì)算機(jī)的中央處理設(shè)備。
5.根據(jù)權(quán)利要求4所述的電路，其中所述被切換的時(shí)鐘信號(hào)還被提供到所述微型計(jì)算機(jī)中的中央處理設(shè)備的外圍電路。
6.根據(jù)權(quán)利要求1所述的電路，其中所述判斷電路在計(jì)算機(jī)中的數(shù)據(jù)讀取操作中進(jìn)行操作，并且所述數(shù)據(jù)是總線上的讀數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的電路，其中所述判斷電路在計(jì)算機(jī)中的數(shù)據(jù)存儲(chǔ)操作中進(jìn)行操作，并且所述數(shù)據(jù)是總線上的寫數(shù)據(jù)。
8.根據(jù)權(quán)利要求1所述的電路，其中所述判斷電路在計(jì)算機(jī)中的數(shù)據(jù)讀取操作和數(shù)據(jù)寫入操作中進(jìn)行操作，并且所述數(shù)據(jù)是總線上的讀數(shù)據(jù)或?qū)憯?shù)據(jù)。
9.根據(jù)權(quán)利要求1所述的電路，還包括控制電路，所述控制電路響應(yīng)于對于所述判斷電路的外部指令，控制判斷操作的啟動(dòng)/停止。
10.根據(jù)權(quán)利要求9所述的電路，其中所述控制電路被并入到微型計(jì)算機(jī)的中央處理設(shè)備中。
11.根據(jù)權(quán)利要求9所述的電路，其中在接收到指出在用于提供PLL信號(hào)的振蕩器中已經(jīng)選擇了最高倍率的信號(hào)時(shí)，所述控制電路指示微型計(jì)算機(jī)的中央處理設(shè)備啟動(dòng)所述無容差狀態(tài)判斷操作。
12.一種判斷電路，所述判斷電路判斷存在/不存在數(shù)據(jù)延遲的容差，包括存儲(chǔ)數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)單元；將所述數(shù)據(jù)延遲各自不同延遲時(shí)間的多個(gè)數(shù)據(jù)延遲單元；分別存儲(chǔ)所述多個(gè)數(shù)據(jù)延遲單元的輸出的多個(gè)延遲數(shù)據(jù)存儲(chǔ)單元；多個(gè)比較單元，所述多個(gè)比較單元將所述多個(gè)延遲數(shù)據(jù)存儲(chǔ)單元的各自的存儲(chǔ)內(nèi)容與所述數(shù)據(jù)存儲(chǔ)單元的各自的存儲(chǔ)內(nèi)容相比較，并且當(dāng)所述存儲(chǔ)內(nèi)容不同時(shí)，輸出不匹配檢測信號(hào)；以及時(shí)鐘切換單元，所述時(shí)鐘切換單元基于所述多個(gè)比較單元的輸出值，切換具有不同頻率的時(shí)鐘信號(hào)。
13.根據(jù)權(quán)利要求12所述的電路，其中由所述時(shí)鐘切換單元切換的時(shí)鐘信號(hào)被提供到微型計(jì)算機(jī)的中央處理設(shè)備。
14.根據(jù)權(quán)利要求12所述的電路，其中所述時(shí)鐘切換單元依賴于所述多個(gè)比較單元的輸出值，從高頻到低頻逐步切換頻率不同的多個(gè)時(shí)鐘信號(hào)。
15.一種判斷電路，所述判斷電路判斷存在/不存在數(shù)據(jù)延遲的容差，其中要判斷的數(shù)據(jù)和所述要判斷的數(shù)據(jù)的讀和/或?qū)戇x通信號(hào)被接收，并且當(dāng)判斷出無容差狀態(tài)時(shí)，輸出用于切換時(shí)鐘的控制信號(hào)。
全文摘要
本發(fā)明公開了一種無容差狀態(tài)判斷電路。通過包括用于存儲(chǔ)要判斷的數(shù)據(jù)的單元、用于延遲數(shù)據(jù)的單元、用于存儲(chǔ)延遲單元的輸出的單元，以及用于將延遲前的數(shù)據(jù)存儲(chǔ)內(nèi)容與延遲后的數(shù)據(jù)存儲(chǔ)內(nèi)容相比較并且當(dāng)它們不同時(shí)輸出無容差狀態(tài)檢測信號(hào)的單元，可以通過將輸出的無容差狀態(tài)檢測信號(hào)用作時(shí)鐘切換電路的切換控制信號(hào)，來監(jiān)控存在/不存在容差，從而操作電子設(shè)備，而不用將時(shí)鐘信號(hào)的頻率改變到臨界條件。
文檔編號(hào)G06F11/30GK1834937SQ20051008438
公開日2006年9月20日 申請日期2005年7月19日 優(yōu)先權(quán)日2005年3月17日
發(fā)明者吉田賢司, 小池良彥, 吉田哲也 申請人:富士通株式會(huì)社