專利名稱：數(shù)據(jù)存儲系統(tǒng)和數(shù)據(jù)存儲控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用作計算機(jī)的外部存儲裝置的數(shù)據(jù)存儲系統(tǒng)和數(shù)據(jù)存儲控制裝置，更具體地，涉及一種在多個盤裝置中具有用戶使用的盤裝置以及裝置使用的系統(tǒng)盤裝置的數(shù)據(jù)存儲系統(tǒng)和數(shù)據(jù)存儲控制裝置。
背景技術(shù)：
由于近年來數(shù)據(jù)采用了各種電子形式并由計算機(jī)來進(jìn)行處理而獨(dú)立于執(zhí)行數(shù)據(jù)處理的主計算機(jī)，所以能夠高效并以高可靠性存儲大量數(shù)據(jù)的數(shù)據(jù)存儲裝置(外部存儲裝置)變得越來越重要。
作為這種數(shù)據(jù)存儲系統(tǒng)，具有大容量盤裝置(例如，磁盤和光盤裝置)和用于控制這種大容量盤裝置的盤控制器的盤陣列裝置已經(jīng)得到使用。這種盤陣列裝置從多個主計算機(jī)接受同時的盤存取請求，并能夠控制大容量盤。
這種盤陣列裝置并入有用作盤高速緩存(cache)的存儲器。由此，當(dāng)從主計算機(jī)接收到讀取請求和寫入請求時，可以縮短數(shù)據(jù)存取的時間，并且可以實(shí)現(xiàn)性能的改進(jìn)。
通常，盤陣列裝置具有多個主要單元，即作為用于連接到主計算機(jī)的部分的通道適配器；作為用于連接到盤驅(qū)動器的部分的盤適配器；高速緩沖存儲器；用于控制高速緩沖存儲器的高速緩存控制部分；以及大容量盤驅(qū)動器。
圖10說明了現(xiàn)有技術(shù)。圖10中所示的盤陣列裝置102具有兩個高速緩存管理器(高速緩沖存儲器和高速緩存控制部分)10，各個高速緩存管理器10連接到通道適配器11和盤適配器13。
兩個高速緩存管理器10、10通過總線10c直接相連接從而能夠通信。因?yàn)樵趦蓚€高速緩存管理器10、10之間、高速緩存管理器10與通道適配器11之間、以及高速緩存管理器10與盤適配器13之間要求低等待時間，所以使用PCI(外圍設(shè)備互連)總線來連接。
通道適配器11例如通過光纖通道或以太網(wǎng)(Ethernet)(注冊商標(biāo))連接至主計算機(jī)(未示出)。盤適配器13例如通過光纖通道纜連接至盤殼12中的各個盤驅(qū)動器。
盤殼12具有兩個端口(例如，光纖通道端口)，這兩個端口連接到不同的盤適配器13。由此引入了冗余，提高了容錯性。(例如參見日本專利特開No.2001-256003(圖1))在這種大容量數(shù)據(jù)存儲系統(tǒng)中，控制器(高速緩存控制部分、通道適配器、盤適配器等)的控制必需大量信息(稱為系統(tǒng)信息)。例如，系統(tǒng)信息包括操作控制器所必需的固件、用于裝置配置的備份數(shù)據(jù)以及用于各種任務(wù)和線程的日志數(shù)據(jù)。
固件包括用于控制器的控制程序；具體而言，在盤陣列(RAID配置)中，必需大量的控制程序。用于裝置配置的備份數(shù)據(jù)是用來從主機(jī)側(cè)邏輯地址轉(zhuǎn)換到物理盤地址的數(shù)據(jù)，并且，根據(jù)盤裝置的數(shù)量和主機(jī)的數(shù)量，必需大量數(shù)據(jù)。日志數(shù)據(jù)是針對各任務(wù)和線程的狀態(tài)數(shù)據(jù)，用于錯誤恢復(fù)和錯誤防止，也構(gòu)成大量數(shù)據(jù)。
這種系統(tǒng)數(shù)據(jù)通常存儲在非易失性大容量存儲裝置中；在現(xiàn)有技術(shù)中，如圖10所示，通過纜線連接至盤適配器13的盤殼12中的一部分盤驅(qū)動器120用于存儲這種數(shù)據(jù)。存儲這種系統(tǒng)數(shù)據(jù)的盤驅(qū)動器稱為系統(tǒng)盤。
也就是說，連接至控制器的多個盤驅(qū)動器的一部分用作系統(tǒng)盤，其他盤驅(qū)動器用作用戶盤。作為這種傳統(tǒng)技術(shù)的結(jié)果，如圖10所示，任一控制器10都可以對系統(tǒng)盤120進(jìn)行存取。
然而，除了冗余，近年來要求存儲系統(tǒng)即使在系統(tǒng)的任何部分發(fā)生錯誤時也繼續(xù)運(yùn)行。在現(xiàn)有技術(shù)中，如果問題出現(xiàn)在控制器與盤殼之間的路徑中，例如在盤適配器與盤殼之間，則不能再執(zhí)行對系統(tǒng)盤120的讀取和寫入。
結(jié)果，即使控制器和其他路徑正常，控制器也不能從系統(tǒng)盤讀取固件或裝置配置備份數(shù)據(jù)，使用其他路線進(jìn)行操作變得困難。此外，控制器不能從系統(tǒng)盤讀取日志數(shù)據(jù)或向系統(tǒng)盤寫入日志數(shù)據(jù)，妨礙了錯誤發(fā)生時的分析和對錯誤防止的診斷。
此外，當(dāng)發(fā)生斷電時，必須切換到電池運(yùn)行并將高速緩沖存儲器中的數(shù)據(jù)備份到系統(tǒng)盤。在現(xiàn)有技術(shù)中，在這種情況下還必須對盤殼供電，從而需要非常大的電池容量。此外，通過盤適配器和纜線將備份數(shù)據(jù)寫入系統(tǒng)盤必需相當(dāng)長的時間，并且，當(dāng)高速緩沖存儲器容量大時，需要巨大的電池容量。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種即使在控制器與盤驅(qū)動器之間的路徑中發(fā)生問題時也能夠執(zhí)行對系統(tǒng)盤的讀取和寫入的數(shù)據(jù)存儲系統(tǒng)和數(shù)據(jù)存儲控制裝置。
本發(fā)明的另一目的是提供一種使得能夠?qū)崿F(xiàn)在斷電的情況下備份用電池容量小的數(shù)據(jù)存儲系統(tǒng)和數(shù)據(jù)存儲控制裝置，這使得能夠?qū)崿F(xiàn)便宜的配置。
本發(fā)明的又一目的是提供一種即使在控制器與盤驅(qū)動器之間的路徑中發(fā)生問題時也能夠從系統(tǒng)盤讀取日志數(shù)據(jù)和將日志數(shù)據(jù)寫入系統(tǒng)盤的數(shù)據(jù)存儲系統(tǒng)和數(shù)據(jù)存儲控制裝置。
本發(fā)明的又一目的是提供一種能夠在斷電的情況下以小電池容量來對高速緩沖存儲器數(shù)據(jù)進(jìn)行備份的數(shù)據(jù)存儲系統(tǒng)和數(shù)據(jù)存儲控制裝置。
為了實(shí)現(xiàn)這些目的，本發(fā)明的數(shù)據(jù)存儲系統(tǒng)具有存儲數(shù)據(jù)的多個盤存儲裝置；以及連接至所述多個盤存儲裝置的控制模塊，其根據(jù)來自上級主機(jī)的存取指令對盤存儲裝置進(jìn)行存取控制。控制模塊具有存儲器，具有對存儲在盤存儲裝置中的數(shù)據(jù)的一部分進(jìn)行存儲的高速緩存區(qū)；控制單元，執(zhí)行存取控制；第一接口部分，控制與上級主機(jī)的接口；第二接口部分，控制與所述多個盤存儲裝置的接口；以及連接至控制單元的系統(tǒng)盤單元，存儲控制單元使用的系統(tǒng)信息。
本發(fā)明的數(shù)據(jù)存儲控制裝置連接至存儲數(shù)據(jù)的多個盤存儲裝置，根據(jù)來自上級主機(jī)的存取指令對盤存儲裝置進(jìn)行存取控制，并且具有存儲器，具有對存儲在盤存儲裝置中的數(shù)據(jù)的一部分進(jìn)行存儲的高速緩存區(qū)；控制存取的控制單元；第一接口部分，控制與上級主機(jī)的接口；第二接口部分，控制與所述多個盤存儲裝置的接口；以及連接至控制單元的系統(tǒng)盤單元，存儲控制單元使用的系統(tǒng)信息。
在本發(fā)明中，優(yōu)選地，系統(tǒng)盤單元至少存儲控制單元的日志數(shù)據(jù)。
在本發(fā)明中，優(yōu)選地，當(dāng)發(fā)生斷電時，控制單元將存儲器的高速緩存區(qū)中的數(shù)據(jù)寫入系統(tǒng)盤單元。
在本發(fā)明中，優(yōu)選地，控制單元將日志數(shù)據(jù)寫入系統(tǒng)盤單元。
在本發(fā)明中，優(yōu)選地，系統(tǒng)盤單元包含至少一對系統(tǒng)盤驅(qū)動器。
在本發(fā)明中，優(yōu)選地，控制單元具有CPU和連接CPU、存儲器和系統(tǒng)盤單元的存儲控制器。
在本發(fā)明中，優(yōu)選地，系統(tǒng)盤單元存儲控制單元的固件程序。
在本發(fā)明中，優(yōu)選地，系統(tǒng)具有多個連接至所述多個盤存儲裝置的控制模塊。
在本發(fā)明中，優(yōu)選地，系統(tǒng)具有用于將各控制模塊連接至所述多個盤存儲單元的第一切換單元。
在本發(fā)明中，優(yōu)選地，控制單元響應(yīng)于上級主機(jī)的讀取訪問而對存儲器的高速緩存區(qū)進(jìn)行搜索，當(dāng)在高速緩存區(qū)中存在相關(guān)數(shù)據(jù)時，將該相關(guān)數(shù)據(jù)從高速緩沖存儲器通過第一接口部分傳送到上級主機(jī)，但是當(dāng)在高速緩存區(qū)中不存在相關(guān)數(shù)據(jù)時，通過第二接口部分對存儲該數(shù)據(jù)的盤存儲裝置進(jìn)行讀取訪問。
在本發(fā)明中，系統(tǒng)盤并入到控制模塊中，從而即使在控制模塊與盤存儲裝置之間的路徑中出現(xiàn)了問題，如果控制模塊和其他路徑正常，則控制模塊也可以從系統(tǒng)盤讀取固件和裝置配置備份數(shù)據(jù)，并且可以使用其他路徑進(jìn)行操作。此外，控制模塊可以從系統(tǒng)盤讀取日志數(shù)據(jù)并向系統(tǒng)盤寫入日志數(shù)據(jù)，使得能夠在發(fā)生錯誤時進(jìn)行分析并進(jìn)行對錯誤防止的診斷。
此外，當(dāng)在發(fā)生斷電時將電力切換至電池并將高速緩沖存儲器區(qū)中的數(shù)據(jù)備份至系統(tǒng)盤時，無需向連接的盤存儲裝置供電，從而可以將電池容量形成為小。此外，因?yàn)闊o需經(jīng)由盤適配器和纜線將備份數(shù)據(jù)寫入系統(tǒng)盤，所以可以縮短寫入時間，從而即使高速緩沖存儲器容量大也可以將電池容量形成為小。


圖1示出了本發(fā)明一個實(shí)施例的數(shù)據(jù)存儲系統(tǒng)的配置；圖2示出了圖1的控制模塊的配置；圖3示出了圖1和圖2的后端擇路器(router)和盤殼的配置；圖4示出了圖1和圖3的盤殼的配置；圖5說明了圖1和圖2的配置中的讀取處理；圖6說明了圖1和圖2的配置中的寫入處理；圖7示出了本發(fā)明一個實(shí)施例的控制模塊的安裝配置；圖8示出了本發(fā)明一個實(shí)施例的數(shù)據(jù)存儲系統(tǒng)的安裝配置示例；圖9是本發(fā)明一個實(shí)施例的大規(guī)模存儲系統(tǒng)的框圖；以及圖10示出了現(xiàn)有技術(shù)的存儲系統(tǒng)的配置。
具體實(shí)施例方式
下面按照數(shù)據(jù)存儲系統(tǒng)、讀取/寫入處理、安裝配置和其他實(shí)施例的順序來說明本發(fā)明的實(shí)施例。
數(shù)據(jù)存儲系統(tǒng)圖1示出了本發(fā)明一個實(shí)施例的數(shù)據(jù)存儲系統(tǒng)的配置，圖2示出了圖1的控制模塊的配置，圖3示出了圖1的后端擇路器和盤殼的配置，圖4示出了圖1和圖3的盤殼的配置。
作為數(shù)據(jù)存儲裝置的一個示例，圖1示出了具有四個控制模塊的中等規(guī)模的盤陣列裝置。如圖1中所示，盤陣列裝置1具有保持?jǐn)?shù)據(jù)的多個盤殼2-0至2-15；位于主計算機(jī)(數(shù)據(jù)處理系統(tǒng))(未示出)與多個盤殼2-0至2-15之間的多個(這里為四個)控制模塊4-0至4-3；設(shè)置在多個控制模塊4-0至4-3與多個盤殼2-0至2-15之間的多個(這里為四個)后端擇路器(第一切換單元；以下稱“BRT”)5-0至5-3；以及多個(這里為兩個)前端擇路器(第二切換單元；以下稱“FRT”)6-0、6-1。
控制模塊4-0至4-3各自具有控制器40；通道適配器(第一接口部分；以下稱“CA”)41；盤適配器(第二接口部分；以下稱“DA”)42a、42b；以及DMA(直接存儲器存取)引擎(通信部分；以下稱“DMA”)43。
在圖1中，為了圖的簡化，僅對控制模塊4-0指定控制器符號“40”、盤適配器符號“42a”和“42b”以及DMA符號“43”，對于其他控制模塊4-1至4-3的組成部件略去符號。
利用圖2對控制模塊4-0至4-3進(jìn)行說明?？刂破?0根據(jù)來自主計算機(jī)的處理請求(讀取請求或?qū)懭胝埱?執(zhí)行讀取/寫入處理，并具有存儲器40b、控制單元40a和系統(tǒng)盤驅(qū)動器單元40c。
存儲器40b具有高速緩存區(qū)，用作多個盤的所謂高速緩存，保持盤殼2-0至2-15的多個盤中保持的數(shù)據(jù)的一部分；配置限定存儲區(qū)；以及其他工作區(qū)。
控制單元40a對存儲器40b、通道適配器41、裝置適配器42、以及DMA 43進(jìn)行控制，由此具有一個或多個(這里為兩個)CPU 400、410和存儲控制器420。存儲控制器420對存儲器讀取和寫入進(jìn)行控制，還執(zhí)行路徑切換。
存儲控制器420經(jīng)由存儲器總線434連接至存儲器40b，經(jīng)由CPU總線430、432連接至CPU 400、410，并經(jīng)由四道(four-lane)高速串行總線(例如，PCI-Express)440、442連接至盤適配器42a、42b。
類似地，存儲控制器420經(jīng)由四道高速串行總線(例如，PCI-Express)443、444、445、446連接至通道適配器41(這里為四個通道適配器41a、41b、41c、41d)，并且經(jīng)由四道高速串行總線(例如，PCI-Express)447、448連接至DMA單元43(這里為兩個DMA單元43-a、43-b)。
PCI(外圍設(shè)備互連)-Express或其他高速串行總線執(zhí)行分組通信，通過在串行總線上提供多道，可以按所謂的低等待時間通信在最小延遲和快速響應(yīng)的情況下減少信號線的數(shù)量。
此外，存儲控制器420經(jīng)由串行總線436連接至系統(tǒng)盤驅(qū)動單元40c。系統(tǒng)盤驅(qū)動單元40c具有橋接電路450、光纖通道電路452和系統(tǒng)盤驅(qū)動器453、454。
橋接電路450將存儲控制器420連接至光纖通道電路452和設(shè)置在控制模塊4-0外部的業(yè)務(wù)處理器44。業(yè)務(wù)處理器44例如包含個人計算機(jī)，并用于系統(tǒng)狀態(tài)確認(rèn)、診斷和維護(hù)。
光纖通道電路452連接至系統(tǒng)盤驅(qū)動器453、454(這里為兩個硬盤驅(qū)動器)。因此，CPU 400、410等可以通過存儲控制器420直接對系統(tǒng)盤驅(qū)動器453、454進(jìn)行存取。進(jìn)而，業(yè)務(wù)處理器44也可以通過橋接電路450對系統(tǒng)盤驅(qū)動器453、454進(jìn)行存取。也就是說，系統(tǒng)盤驅(qū)動器453、454并入在控制模塊4-0內(nèi)，CPU 400、410無需DA 42a、42b或BRT 5-0的介入就可以對系統(tǒng)盤驅(qū)動器453、454進(jìn)行存取。
通道適配器41a至41d是與主計算機(jī)的接口；通道適配器41a至41d各自連接至不同的主計算機(jī)。優(yōu)選地，通道適配器41a至41d各自通過總線(例如光纖通道或以太網(wǎng)(注冊商標(biāo))總線)連接至對應(yīng)主計算機(jī)的接口部分；在這種情況下，將光纖或同軸纜線用作總線。
此外，通道適配器41a至41d各自被構(gòu)成為控制模塊4-0至4-3的一部分。作為與對應(yīng)的主計算機(jī)和控制模塊4-0至4-3的接口，這些通道適配器41a至41d支持多個協(xié)議。
因?yàn)橐惭b的協(xié)議不同，所以根據(jù)支持的主計算機(jī)，作為控制模塊4-0至4-3的主單元的控制器40安裝在分立的印刷板上，以使得可以根據(jù)需要容易地更換通道適配器41a至41d。
例如，如上所述，通道適配器41a至41d支持的與主計算機(jī)的協(xié)議包括光纖通道和支持以太網(wǎng)(注冊商標(biāo))的iSCSI(因特網(wǎng)小型計算機(jī)系統(tǒng)接口)。
此外，如上所述，各個通道適配器41a至41d通過為LSI(大規(guī)模集成)裝置與印刷板的連接而設(shè)計的總線443至446(例如PCI-Express總線)直接連接至控制器40。由此，可以實(shí)現(xiàn)通道適配器41a至41d與控制器40之間所需要的高吞吐量。
盤適配器42a、42b是與盤殼2-0至2-15中的各個盤驅(qū)動器的接口，并且連接至與盤殼2-0至2-15連接的BRT 5-0至5-3；這里，盤適配器42a、42b具有四個FC(光纖通道)端口。
如上所述，各盤適配器42a、42b通過為連接到LSI(大規(guī)模集成)裝置和印刷板而設(shè)計的總線(例如PCI-Express總線)直接連接至控制器40。由此，可以實(shí)現(xiàn)盤適配器42a、42b與控制器40之間所需的高吞吐量。
如圖1和圖3所示，BRT 5-0至5-3是多端口切換器，其選擇性地對控制模塊4-0至4-3的盤適配器42a、42b和各個盤殼2-0至2-15進(jìn)行切換并且進(jìn)行使得能夠通信的連接。
如圖3所示，各盤殼2-0至2-7連接至多個(這里為兩個)BRT 5-0、5-1。如圖4所示，在各盤殼2-0至2-7中安裝有各自具有兩個端口的多個(這里為15個)盤驅(qū)動器200。盤殼2-0被構(gòu)成為具有必要數(shù)量的串聯(lián)連接的單位盤殼20-0至23-0以獲得增大的容量，各個單位盤殼具有四個連接端口210、212、214、216。這里，可以連接最多四個單位盤殼20-0至23-0。
在各個單位盤殼20-0至23-0中，各盤驅(qū)動器200的各端口通過來自兩端口210、212的一對FC纜線連接至兩個端口210、212。如圖3所示，將這兩個端口210、212連接至不同的BRT 5-0、5-1。
如圖1所示，控制模塊4-0至4-3的各盤適配器42a、42b連接至全部盤殼2-0至2-15。即，各控制模塊4-0至4-3的盤適配器42a連接到與盤殼2-0至2-7相連接的BRT 5-0(參見圖3)、與盤殼2-0至2-7相連接的BRT 5-0、與盤殼2-8至2-15相連接的BRT 5-2、以及與盤殼2-8至2-15相連接的BRT 5-2。
類似地，各控制模塊4-0至4-3的盤適配器42b連接到與盤殼2-0至2-7相連接的BRT 5-1(參見圖3)、與盤殼2-0至2-7相連接的BRT 5-1、與盤殼2-8至2-15相連接的BRT 5-3、以及與盤殼2-8至2-15相連接的BRT 5-3。
這樣，各盤殼2-0至2-15連接至多個(這里為兩個)BRT，并且同一控制模塊4-0至4-3中的不同的盤適配器42a、42b連接到與同一盤殼2-0至2-15相連接的兩個BRT。
通過這種配置，各控制模塊4-0至4-3可以經(jīng)由盤適配器42a、42b中的任一個以及經(jīng)由任何路徑來對全部的盤殼(盤驅(qū)動器)2-0至2-15進(jìn)行存取。
如圖2所示，各盤適配器42a、42b通過諸如光纖通道或以太網(wǎng)(注冊商標(biāo))總線的總線連接至對應(yīng)的BRT 5-0至5-3。在這種情況下，如下所述，總線被設(shè)置為背板的印刷板上的電布線。
如上所述，在各控制模塊4-0至4-3的盤適配器42a、42b與BRT 5-0至5-3之間設(shè)置有一對一的網(wǎng)狀連接以連接全部的盤殼，從而隨著控制模塊4-0至4-3的數(shù)量(即，盤適配器42a、42b的數(shù)量)增加，連接的數(shù)量也增加并且連接變得復(fù)雜，使得物理安裝變得困難。然而，通過采用需要少量信號構(gòu)建接口的光纖通道來作為盤適配器42a、42b與BRT 5-0至5-3之間的連接，可以在印刷板上進(jìn)行安裝。
當(dāng)各個盤適配器42a、42b和對應(yīng)的BRT 5-0至5-3通過光纖通道而連接時，BRT 5-0至5-3是光纖通道切換器。此外，BRT 5-0至5-3和對應(yīng)的盤殼2-0至2-15例如通過光纖通道相連接；在這種情況下，由于模塊不同，所以通過光纜500、510進(jìn)行連接。
如圖1所示，DMA引擎43與各控制模塊4-0至4-3進(jìn)行通信，并處理與其他控制模塊的通信和數(shù)據(jù)傳送處理。各個控制模塊4-0至4-3的DMA引擎43被構(gòu)成為控制模塊4-0至4-3的一部分，并被安裝在作為控制模塊4-0至4-3的主單元的控制器40的板上。各DMA引擎通過上述高速串行總線直接連接至控制器40，并通過FRT 6-0、6-1與其他控制模塊4-0至4-3的DMA引擎43進(jìn)行通信。
FRT 6-0、6-1連接至多個(具體地，三個或更多個，這里為四個)控制模塊4-0至4-3的DMA引擎43，選擇性地在這些控制模塊4-0至4-3之間進(jìn)行切換，并進(jìn)行使得能夠通信的連接。
通過這種配置，各個控制模塊4-0至4-3的DMA引擎43通過FRT 6-0、6-1在其連接的控制器40與其他控制模塊4-0至4-3的控制器40之間根據(jù)來自主計算機(jī)的存取請求等執(zhí)行通信和數(shù)據(jù)傳送處理(例如，鏡像處理)。
此外，如圖2所示，各個控制模塊4-0至4-3的DMA引擎43包含多個(這里為兩個)DMA引擎43-a、43-b；這兩個DMA引擎43-a、43-b中的每一個都使用兩個FRT 6-0、6-1。
如圖2所示，DMA引擎43-a、43-b例如通過PCI-Express總線連接至控制器40。也就是說，在控制模塊4-0至4-3之間(即，在控制模塊4-0至4-3的控制器40之間)的通信和數(shù)據(jù)傳送(DMA)處理中，傳送大量的數(shù)據(jù)，并且希望傳送所需的時間短，從而需要高吞吐量以及低等待時間(快速響應(yīng)時間)。因此，如圖1和圖2所示，控制模塊4-0至4-3的DMA引擎43和FRT 6-0、6-1通過被設(shè)計為滿足高吞吐量和低等待時間這兩方面需求的利用高速串行傳送(PCI-Express或Rapid-IO)的總線相連接。
PCI-Express和Rapid-IO總線采用2.5Gbps的高速串行傳送；采用稱為LVDS(低電壓差分信號)的小幅差分接口作為總線接口。
讀入/寫入處理接下來，對圖1到圖4的數(shù)據(jù)存儲系統(tǒng)中的讀取處理進(jìn)行說明。圖5說明了在圖1和圖2的配置中的讀取操作。
首先，當(dāng)控制單元(高速緩存管理器)40通過通道適配器41a至41d從對應(yīng)的主計算機(jī)中的一個接收到讀取請求時，如果讀取請求的目標(biāo)數(shù)據(jù)保持在高速緩沖存儲器40b中，則將保持在高速緩沖存儲器40b中的目標(biāo)數(shù)據(jù)通過通道適配器41a至41d發(fā)送到主計算機(jī)。
另一方面，如果目標(biāo)數(shù)據(jù)沒有保持在高速緩沖存儲器40b中，則高速緩存管理器(控制部分)40a首先將目標(biāo)數(shù)據(jù)從保持相關(guān)數(shù)據(jù)的盤驅(qū)動器200讀取到高速緩沖存儲器40b中，然后將該目標(biāo)數(shù)據(jù)發(fā)送至發(fā)出該讀取請求的主計算機(jī)。
在圖5中對用于讀取盤驅(qū)動器的處理進(jìn)行說明。
(1)高速緩存管理器40的控制單元40a(CPU)在高速緩沖存儲器40的描述符區(qū)創(chuàng)建FC頭部(header)和描述符。描述符是請求數(shù)據(jù)傳送電路的數(shù)據(jù)傳送的命令，包含F(xiàn)C頭部在高速緩沖存儲器中的地址、待傳送的數(shù)據(jù)在高速緩沖存儲器中的地址、數(shù)據(jù)字節(jié)數(shù)、以及用于數(shù)據(jù)傳送的盤的邏輯地址。
(2)啟動盤適配器42的數(shù)據(jù)傳送電路。
(3)盤適配器42的啟動的數(shù)據(jù)傳送電路從高速緩沖存儲器40b中讀取描述符。
(4)盤適配器42的啟動的數(shù)據(jù)傳送電路從高速緩沖存儲器40b中讀取FC頭部。
(5)盤適配器42的啟動的數(shù)據(jù)傳送電路對描述符進(jìn)行解碼，并獲得請求盤、開始地址以及字節(jié)數(shù)，并且使用光纖通道500(510)將FC頭部傳送到目標(biāo)盤驅(qū)動器200。該盤驅(qū)動器200讀取所請求的數(shù)據(jù)，并通過光纖通道500(510)將該數(shù)據(jù)發(fā)送至盤適配器42的數(shù)據(jù)傳送電路。
(6)當(dāng)已經(jīng)讀取并發(fā)送了請求數(shù)據(jù)時，盤驅(qū)動器200通過光纖通道500(510)向盤適配器42的數(shù)據(jù)傳送電路發(fā)送完成通知。
(7)當(dāng)接收到完成通知時，盤適配器42的數(shù)據(jù)傳送電路從盤適配器42的存儲器讀取已讀取數(shù)據(jù)并將該數(shù)據(jù)存儲在高速緩沖存儲器40b中。
(8)當(dāng)完成了讀取傳送時，盤適配器42的啟動的數(shù)據(jù)傳送電路使用中斷來向高速緩存管理器40發(fā)送完成通知。
(9)高速緩存管理器40的控制單元42a獲取盤適配器42的中斷源并確認(rèn)讀取傳送。
(10)高速緩存管理器40的控制單元42a檢查盤適配器42的結(jié)束指針并確認(rèn)讀取傳送的完成。
因此，為了獲得足夠的性能，必須在全部的連接保持高吞吐量，但是很多信號(這里為七個)是在高速緩存控制部分40與盤適配器42之間交換的，低等待時間的總線尤為重要。
在本實(shí)施例中，采用PCI-Express(四道)總線和光纖通道(4G)總線作為具有高吞吐量的連接；但是，雖然PCI-Express是低等待時間的連接，但光纖通道是相對較高等待時間(數(shù)據(jù)傳送所需要時間)的連接。
在本實(shí)施例中，針對圖1的配置，可以在BRT 5-0至5-3中采用光纖通道。為了實(shí)現(xiàn)低等待時間，雖然總線信號的數(shù)量不能減過一定的數(shù)量，然而在本實(shí)施例中，可以將信號線數(shù)量小的光纖通道用于盤適配器42與BRT 5-0之間的連接；減少了背板上的信號的數(shù)量，提供了安裝優(yōu)勢。
接下來，對寫入操作進(jìn)行說明。當(dāng)通過對應(yīng)的通道適配器41a至41d從一個主計算機(jī)接收到寫入請求時，接收到寫入請求命令和寫入數(shù)據(jù)的通道適配器41a至41d針對將寫入數(shù)據(jù)寫入高速緩沖存儲器40b中的地址對高速緩存管理器40進(jìn)行查詢。
當(dāng)通道適配器41a至41d從高速緩存管理器40接收到響應(yīng)時，通道適配器41a至41d將寫入數(shù)據(jù)寫入高速緩存管理器40的高速緩沖存儲器40b，此外還將寫入數(shù)據(jù)寫入與所關(guān)注高速緩存管理器40不同的至少一個高速緩存管理器40(即，不同的控制模塊4-0至4-3的高速緩存管理器40)的高速緩沖存儲器40b。為此，啟動DMA引擎43，還將寫入數(shù)據(jù)通過FRT 6-0、6-1寫入另一控制模塊4-0至4-3的高速緩存管理器40的高速緩沖存儲器40b。
這里，為了實(shí)現(xiàn)數(shù)據(jù)冗余(鏡像)，將寫入數(shù)據(jù)寫入至少兩個不同控制模塊4-0至4-3的高速緩沖存儲器40b，以使得即使在控制模塊4-0至4-3或高速緩存管理器40出現(xiàn)不可預(yù)計的硬件故障的情況下也可以防止數(shù)據(jù)丟失。
最后，當(dāng)高速緩存數(shù)據(jù)到多個高速緩沖存儲器單元40b的寫入正常結(jié)束時，通道適配器41a至41d向主計算機(jī)發(fā)送完成通知，處理結(jié)束。
然后，必須將寫入數(shù)據(jù)回寫(write-back)到相關(guān)的盤驅(qū)動器。高速緩存控制單元40a根據(jù)內(nèi)部進(jìn)度將高速緩沖存儲器40b中的寫入數(shù)據(jù)回寫到保持目標(biāo)數(shù)據(jù)的盤驅(qū)動器200。使用圖6來說明至盤驅(qū)動器的寫入處理。
(1)高速緩存管理器40的控制單元40a(CPU)在高速緩沖存儲器40b的描述符區(qū)中創(chuàng)建FC頭部和描述符。描述符是請求數(shù)據(jù)傳送電路的數(shù)據(jù)傳送的命令，包含F(xiàn)C頭部在高速緩沖存儲器中的地址、待傳送的數(shù)據(jù)在高速緩沖存儲器中的地址、數(shù)據(jù)字節(jié)數(shù)、以及用于數(shù)據(jù)傳送的盤的邏輯地址。
(2)啟動盤適配器42的數(shù)據(jù)傳送電路。
(3)盤適配器42的啟動的數(shù)據(jù)傳送電路從高速緩沖存儲器40b讀取描述符。
(4)盤適配器42的啟動的數(shù)據(jù)傳送電路從高速緩沖存儲器40b讀取FC頭部。
(5)盤適配器42的啟動的數(shù)據(jù)傳送電路對描述符進(jìn)行解碼，并獲取請求盤、開始地址以及字節(jié)數(shù)，并且從高速緩沖存儲器40b讀取數(shù)據(jù)。
(6)在讀取完成之后，盤適配器42的數(shù)據(jù)傳送電路通過光纖通道500(510)將FC頭部和數(shù)據(jù)傳送至相關(guān)的盤驅(qū)動器200。盤驅(qū)動器200將傳送的數(shù)據(jù)寫入內(nèi)部盤。
(7)在數(shù)據(jù)寫入完成時，盤驅(qū)動器200通過光纖通道500(510)向盤適配器42的數(shù)據(jù)傳送電路發(fā)送完成通知。
(8)在接收到完成通知時，盤適配器42的啟動的數(shù)據(jù)傳送電路使用中斷來向高速緩存管理器40發(fā)送完成通知。
(9)高速緩存管理器40的控制單元40a獲得盤適配器42的中斷源并確認(rèn)寫入操作。
(10)高速緩存管理器40的控制單元40a檢查盤適配器42的結(jié)束指針并確認(rèn)寫入操作的完成。
在圖5和圖6這二者中，箭頭部表示數(shù)據(jù)和其他分組的傳送，U形箭頭部代表數(shù)據(jù)讀取，表示響應(yīng)于數(shù)據(jù)請求而發(fā)回數(shù)據(jù)。由于必須啟動DA中的控制電路并確認(rèn)結(jié)束狀態(tài)，所以為了執(zhí)行單次數(shù)據(jù)傳送，在CM 40與DA 42之間必需七次信號交換。在DA 42與盤200之間，需要兩次信號交換。
因此，很明顯，高速緩存控制單元40與盤適配器42之間的連接需要低等待時間，而在盤適配器42與盤裝置200之間可以使用具有更少信號的接口。
接下來，對上述系統(tǒng)盤驅(qū)動器453、454的讀取/寫入訪問進(jìn)行說明。從CM(CPU)的讀取/寫入訪問與圖5和圖6中的類似，在存儲器40b與系統(tǒng)盤驅(qū)動器453、454之間執(zhí)行DMA傳送。即，在圖2的光纖通道電路452中設(shè)置有DMA電路，CPU 400(410)準(zhǔn)備描述符并啟動光纖通道電路452的DMA電路。
例如，對系統(tǒng)盤驅(qū)動器453(454)上的固件、日志數(shù)據(jù)和備份數(shù)據(jù)(包括從高速緩存區(qū)保持的數(shù)據(jù))的讀取與圖5中的類似；CPU 400(410)創(chuàng)建FC頭部和描述符，通過啟動光纖通道電路452的DMA電路(讀取操作)，由DMA將固件、日志數(shù)據(jù)和備份數(shù)據(jù)從系統(tǒng)盤驅(qū)動器453、454傳送到存儲器40b。
類似地，對日志數(shù)據(jù)和備份數(shù)據(jù)的寫入與圖6中的類似；CPU 400(410)創(chuàng)建FC頭部和描述符，通過啟動光纖通道電路452的DMA電路(寫入操作)，由DMA將日志數(shù)據(jù)和備份數(shù)據(jù)從系統(tǒng)盤驅(qū)動器453、454傳送到存儲器40b。
通過由此將系統(tǒng)盤并入控制器，即使當(dāng)在控制器、BRT與盤殼之間的路徑中出現(xiàn)問題時，如果控制器和其他路徑正常，則控制器也可以從系統(tǒng)盤讀取固件和裝置配置備份數(shù)據(jù)，可以采用其他路徑進(jìn)行操作。此外，控制器可以從系統(tǒng)盤讀取日志數(shù)據(jù)以及向系統(tǒng)盤寫入日志數(shù)據(jù)，從而可以在發(fā)生錯誤時進(jìn)行分析以及針對錯誤防止進(jìn)行診斷。
此外，當(dāng)在斷電的情況下將電力切換到電池并將高速緩沖存儲器中的數(shù)據(jù)備份到系統(tǒng)盤時，無需給盤殼供電，從而電池容量可以被形成為小。并且，因?yàn)闊o需將備份數(shù)據(jù)通過盤適配器或纜線寫入系統(tǒng)盤，所以可以縮短寫入時間，從而即使對于大的寫入存儲容量電池容量也可以被形成為小。
此外，因?yàn)榘慈哂嗯渲迷O(shè)置了一對系統(tǒng)盤驅(qū)動器，所以即使在系統(tǒng)盤驅(qū)動器中的一個中出現(xiàn)錯誤，也可以使用其他系統(tǒng)盤驅(qū)動器進(jìn)行備份。即，可以采用RAID-1配置。
圖2的業(yè)務(wù)處理器44也可以通過橋接電路450對系統(tǒng)盤驅(qū)動器453、454進(jìn)行存取。從業(yè)務(wù)處理器44將固件和裝置配置數(shù)據(jù)下載到系統(tǒng)盤驅(qū)動器453、454。此外，即使在控制部分40a異常的情況下，也可以由業(yè)務(wù)處理器44從系統(tǒng)盤對日志數(shù)據(jù)進(jìn)行檢索，從而可以執(zhí)行錯誤診斷等。
安裝配置圖7示出了本發(fā)明的控制模塊的安裝配置的示例，圖8示出了本發(fā)明一個實(shí)施例的包括圖7中的控制模塊和盤殼的安裝配置示例，圖9是具有該安裝配置的數(shù)據(jù)存儲系統(tǒng)的框圖。
如圖8所示，在存儲裝置殼體的上側(cè)安裝有四個盤殼2-0、2-1、2-8、2-9。在存儲裝置的下半部安裝有控制電路。如圖7所示，下半部由背板7分為前部和后部。在背板7的前側(cè)和后側(cè)中設(shè)置有槽。這是具有圖9的大規(guī)模配置的存儲系統(tǒng)的安裝結(jié)構(gòu)的示例；但是，雖然CM的數(shù)量不同，圖1的配置也是相似的。
也就是說，圖9中的配置具有八個控制模塊(CM)4-0至4-7、八個BRT 5-0至5-7、以及32個盤殼2-0至2-31。其他的配置與圖1中的相同。
如圖7所示，在圖9的配置中，八個CM 4-0至4-7位于前側(cè)，兩個FRT 6-0和6-1、八個BRT 5-0至5-7、以及提供電源控制等的業(yè)務(wù)處理器SVC(圖2中的符號“44”)位于后側(cè)。
在CM 4-0至4-7中的每一個中設(shè)置有兩個系統(tǒng)盤驅(qū)動器453、454。在圖7中，CM 4-0的系統(tǒng)盤驅(qū)動器(SD)被指配有符號“453”和“454”；對于其他的CM 4-1至4-7，配置是相同的，但是在圖7中，為了避免使圖復(fù)雜，略去了這些符號。
在圖7中，八個CM 4-0至4-7和兩個FRT 6-0、6-1通過背板7連接至四道PCI-Express總線。PCI-Express在一道中具有4條信號線(用于差分、雙向通信)，從而四道中具有16條信號線，并且信號線的總數(shù)為16×16＝256。八個CM 4-0至4-7和八個BRT 5-0至5-7通過背板7連接至光纖通道。為了差分、雙向通信，光纖通道具有1×2×2＝4條信號線，并且有8×8×4＝256條這種信號線。
因此通過在不同的連接點(diǎn)選擇性地使用總線，即使在大規(guī)模存儲系統(tǒng)(例如圖9的大規(guī)模存儲系統(tǒng))中，也可以使用512條信號線來實(shí)現(xiàn)八個CM 4-0至4-7、兩個FRT 6-0和6-1、以及八個BRT 5-0至5-7之間的連接。這個數(shù)量的信號線可以毫無問題地安裝在背板7上，板上六個信號層就足夠了，從而在成本的角度，該配置是完全可以實(shí)現(xiàn)的。
在圖8中，安裝有四個盤殼2-0、2-1、2-8、2-9(參見圖9)；其他的盤殼2-3至2-7和2-10至2-31設(shè)置在分立的殼體內(nèi)。
因?yàn)樵诟鱾€控制模塊4-0至4-7的盤適配器42a、42b與BRT 5-0至5-7之間設(shè)置有一對一的網(wǎng)狀連接，所以即使系統(tǒng)包含的控制模塊4-0至4-7的數(shù)量(即，盤適配器42a、42b的數(shù)量)增大，也可以對盤適配器42a、42b到BRT 5-0至5-7的連接采用由接口組成的信號線數(shù)量小的光纖通道，從而可以解決安裝帶來的問題。
因此，如果例如使用約2.5英寸大小的系統(tǒng)盤驅(qū)動器，則容易地實(shí)現(xiàn)在CM 4-0等中的安裝(并入)，所以安裝不會引起問題。
其他實(shí)施例在上述實(shí)施例中，控制模塊中的信號線采用為PCI-Express線；但是也可以使用Rapid-IO或其他高速串行總線?？梢愿鶕?jù)需要增加或減少控制模塊內(nèi)的通道適配器和盤適配器的數(shù)量。
作為盤驅(qū)動器，可以采用硬盤驅(qū)動器、光盤驅(qū)動器、磁光盤驅(qū)動器以及其他存儲裝置。此外，存儲系統(tǒng)和控制器(控制模塊)的配置不限于圖1和圖9中的配置，可以應(yīng)用其他配置(例如圖10的配置)。
上面說明了本發(fā)明的實(shí)施例，但是可以在本發(fā)明的范圍內(nèi)進(jìn)行各種修改，這些修改不脫離本發(fā)明的范圍。
因?yàn)橄到y(tǒng)盤被并入控制模塊，所以，即使在控制模塊與盤存儲裝置之間的路徑上出現(xiàn)問題，如果控制模塊和其他路徑正常，那么控制模塊也可以從系統(tǒng)盤讀取系統(tǒng)信息并可以使用其他路徑進(jìn)行操作。此外，控制模塊可以從系統(tǒng)盤讀取日志數(shù)據(jù)和向系統(tǒng)盤寫入日志數(shù)據(jù)，從而可以在錯誤發(fā)生時進(jìn)行分析并針對錯誤防止進(jìn)行診斷。
此外，當(dāng)在斷電的情況下將電力切換到電池并將高速緩沖存儲器中的數(shù)據(jù)備份到系統(tǒng)盤時，無需向連接的盤存儲裝置供電，從而電池容量可以很小。并且，因?yàn)闊o需將備份數(shù)據(jù)通過盤適配器或纜線寫到系統(tǒng)盤，所以可以縮短寫入時間，從而即使對于大寫入存儲容量，電池容量也可以很小，有助于存儲系統(tǒng)的成本降低。
本申請基于并要求2005年3月3日提交的在先日本專利申請No.2005-058792的優(yōu)先權(quán)，在此通過引用并入其全部內(nèi)容。
權(quán)利要求
1.一種數(shù)據(jù)存儲系統(tǒng)，包括存儲數(shù)據(jù)的多個盤存儲裝置；以及連接到所述多個盤存儲裝置的控制模塊，其根據(jù)來自上級主機(jī)的存取指令對所述盤存儲裝置進(jìn)行存取控制，其中，所述控制模塊包括存儲器，具有對存儲在所述盤存儲裝置中的數(shù)據(jù)的一部分進(jìn)行存儲的高速緩存區(qū)；控制單元，其執(zhí)行所述存取控制；第一接口單元，其控制與所述上級主機(jī)的接口；第二接口單元，其控制與所述多個盤存儲裝置的接口；以及連接到所述控制單元的系統(tǒng)盤單元，其存儲所述控制單元使用的系統(tǒng)信息。
2.根據(jù)權(quán)利要求1的數(shù)據(jù)存儲系統(tǒng)，其中，所述系統(tǒng)盤單元至少存儲所述控制單元的日志數(shù)據(jù)。
3.根據(jù)權(quán)利要求1的數(shù)據(jù)存儲系統(tǒng)，其中，當(dāng)發(fā)生斷電時，所述控制單元將所述存儲器的所述高速緩存區(qū)中的數(shù)據(jù)寫到所述系統(tǒng)盤單元。
4.根據(jù)權(quán)利要求2的數(shù)據(jù)存儲系統(tǒng)，其中，所述控制單元將所述日志數(shù)據(jù)寫到所述系統(tǒng)盤單元。
5.根據(jù)權(quán)利要求1的數(shù)據(jù)存儲系統(tǒng)，其中，所述系統(tǒng)盤單元包括至少一對系統(tǒng)盤驅(qū)動器。
6.根據(jù)權(quán)利要求1的數(shù)據(jù)存儲系統(tǒng)，其中，所述控制單元具有CPU和存儲控制器，所述存儲控制器連接所述CPU、所述存儲器以及所述系統(tǒng)盤單元。
7.根據(jù)權(quán)利要求1的數(shù)據(jù)存儲系統(tǒng)，其中，所述系統(tǒng)盤單元存儲所述控制單元的固件程序。
8.根據(jù)權(quán)利要求1的數(shù)據(jù)存儲系統(tǒng)，其中，所述系統(tǒng)具有多個所述連接到所述多個盤存儲裝置的控制模塊。
9.根據(jù)權(quán)利要求1的數(shù)據(jù)存儲系統(tǒng)，其中，所述控制模塊中的每一個都具有用于連接到所述多個盤存儲單元的第一切換單元。
10.根據(jù)權(quán)利要求1的數(shù)據(jù)存儲系統(tǒng)，其中，所述控制單元響應(yīng)于來自所述上級主機(jī)的讀取訪問而對所述存儲器的所述高速緩存區(qū)進(jìn)行搜索，當(dāng)在所述高速緩存區(qū)內(nèi)存在目標(biāo)數(shù)據(jù)時，通過所述第一接口單元將所述目標(biāo)數(shù)據(jù)從所述高速緩沖存儲器傳送到所述上級主機(jī)，但是當(dāng)在所述高速緩存區(qū)內(nèi)不存在所述目標(biāo)數(shù)據(jù)時，通過所述第二接口單元對存儲所述數(shù)據(jù)的所述盤存儲裝置進(jìn)行訪問和讀取。
11.一種數(shù)據(jù)存儲控制裝置，其連接到存儲數(shù)據(jù)的多個盤存儲裝置，并且根據(jù)來自上級主機(jī)的存取指令對所述盤存儲裝置進(jìn)行存取控制，該數(shù)據(jù)存儲控制裝置包括存儲器，具有對存儲在所述盤存儲裝置中的數(shù)據(jù)的一部分進(jìn)行存儲的高速緩存區(qū)；控制單元，其執(zhí)行所述存取控制；第一接口單元，其控制與所述上級主機(jī)的接口；第二接口單元，其控制與所述多個盤存儲裝置的接口；以及連接到所述控制單元的系統(tǒng)盤單元，其存儲所述控制單元使用的系統(tǒng)信息。
12.根據(jù)權(quán)利要求11的數(shù)據(jù)存儲控制裝置，其中，所述系統(tǒng)盤單元至少存儲所述控制單元的日志數(shù)據(jù)。
13.根據(jù)權(quán)利要求11的數(shù)據(jù)存儲控制裝置，其中，當(dāng)發(fā)生斷電時，所述控制單元將所述存儲器的所述高速緩存區(qū)中的數(shù)據(jù)寫到所述系統(tǒng)盤單元。
14.根據(jù)權(quán)利要求12的數(shù)據(jù)存儲控制裝置，其中，所述控制單元將所述日志數(shù)據(jù)寫到所述系統(tǒng)盤單元。
15.根據(jù)權(quán)利要求11的數(shù)據(jù)存儲控制裝置，其中，所述系統(tǒng)盤單元包括至少一對系統(tǒng)盤驅(qū)動器。
16.根據(jù)權(quán)利要求11的數(shù)據(jù)存儲控制裝置，其中，所述控制單元具有CPU和存儲控制器，所述存儲控制器連接所述CPU、所述存儲器以及所述系統(tǒng)盤單元。
17.根據(jù)權(quán)利要求11的數(shù)據(jù)存儲控制裝置，其中，所述系統(tǒng)盤單元存儲所述控制單元的固件程序。
18.根據(jù)權(quán)利要求11的數(shù)據(jù)存儲控制裝置，其中，所述系統(tǒng)具有多個控制模塊，所述控制模塊具有所述存儲器、所述控制單元、所述第一接口單元、所述第二接口單元以及所述系統(tǒng)盤單元，并且其中，所述多個控制模塊連接到所述多個盤存儲裝置。
19.根據(jù)權(quán)利要求11的數(shù)據(jù)存儲控制裝置，其中，還包括用于將所述控制模塊的所述第二接口單元中的每一個連接到所述多個盤存儲單元的第一切換單元。
20.根據(jù)權(quán)利要求11的數(shù)據(jù)存儲控制裝置，其中，所述控制單元響應(yīng)于來自所述上級主機(jī)的讀取訪問而對所述存儲器的所述高速緩存區(qū)進(jìn)行搜索，當(dāng)在所述高速緩存區(qū)內(nèi)存在目標(biāo)數(shù)據(jù)時，通過所述第一接口單元將所述目標(biāo)數(shù)據(jù)從所述高速緩沖存儲器傳送到所述上級主機(jī)，但是當(dāng)在所述高速緩存區(qū)內(nèi)不存在所述目標(biāo)數(shù)據(jù)時，通過所述第二接口單元對存儲所述數(shù)據(jù)的所述盤存儲裝置進(jìn)行訪問和讀取。
全文摘要
數(shù)據(jù)存儲系統(tǒng)和數(shù)據(jù)存儲控制裝置。存儲系統(tǒng)具有控制模塊，該控制模塊控制多個盤存儲裝置，并且即使在與多個盤裝置的路徑中出現(xiàn)問題時仍實(shí)現(xiàn)對系統(tǒng)信息的讀取/寫入。存儲系統(tǒng)信息的系統(tǒng)盤裝置單元并入在對多個盤存儲裝置進(jìn)行控制的控制模塊內(nèi)?？刂颇K即使不對盤存儲裝置進(jìn)行存取也可以對系統(tǒng)信息進(jìn)行讀取/寫入。
文檔編號G06F3/06GK1828510SQ20051008859
公開日2006年9月6日 申請日期2005年8月4日 優(yōu)先權(quán)日2005年3月3日
發(fā)明者吉田雅裕, 小幡健, 大野太一, 增山和則 申請人:富士通株式會社