專利名稱：時(shí)序調(diào)整電路及方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種調(diào)整電路及方法，特別是指一種時(shí)序調(diào)整電路及方法，以調(diào)整芯片間傳輸信號(hào)與接收信號(hào)的時(shí)序，驅(qū)使芯片可確實(shí)傳輸信號(hào)，提高電腦系統(tǒng)的穩(wěn)定度。
背景技術(shù)：
現(xiàn)今大多數(shù)的科技產(chǎn)品的功能愈趨強(qiáng)大，但其體積卻愈趨輕、薄、短小，最主要的原因，是由于芯片(芯片即為晶片，以下皆稱為芯片)的發(fā)明，芯片是為一體積小功能強(qiáng)的高科技元件，是為目前電子業(yè)界不可獲缺的重要元件，但也因?yàn)樾酒木芏雀?，造成芯片之間傳輸信號(hào)時(shí)，容易受到干擾，而使芯片間不易確實(shí)傳輸信號(hào)(信號(hào)即為訊號(hào)，以下皆稱為信號(hào))，導(dǎo)致芯片無(wú)法發(fā)揮應(yīng)有的效能，但現(xiàn)今大部分的科技產(chǎn)品為了強(qiáng)化功能，皆設(shè)有復(fù)數(shù)芯片于單一產(chǎn)品，例如電腦主機(jī)的北橋芯片與南橋芯片，因此，芯片與芯片之間傳輸信號(hào)的確實(shí)，是為未來(lái)科技產(chǎn)品一項(xiàng)重要的研究方向。
兩芯片于傳輸信號(hào)的過(guò)程，輸出信號(hào)的芯片是必須依據(jù)一輸出端時(shí)脈信號(hào)作為輸出時(shí)序，以輸出信號(hào)至另一芯片，而接收信號(hào)的芯片是必須依據(jù)一接收端時(shí)脈信號(hào)為接收時(shí)序，以接收信號(hào)，因不同電路板具有不同布線的設(shè)計(jì)，故芯片設(shè)置于不同電路板時(shí)，芯片所配置的位置將會(huì)有所不同，如此將會(huì)影響兩芯片傳輸信號(hào)的時(shí)序，故當(dāng)芯片設(shè)置于電路板時(shí)，皆必須調(diào)整芯片的輸出時(shí)序與接收時(shí)序，現(xiàn)今調(diào)整時(shí)序的方式，是為人工調(diào)整方式，即檢測(cè)人員反復(fù)進(jìn)行測(cè)試與檢驗(yàn)，以調(diào)整接收時(shí)序或者輸出時(shí)序，但是人工調(diào)整方式，不但耗費(fèi)時(shí)間與浪費(fèi)人力，且容易因?yàn)槿藶槭韬?，而無(wú)法調(diào)整接收時(shí)序與輸出時(shí)序至合乎理想的值，而造成芯片間傳輸信號(hào)的不穩(wěn)定。
此外，縱使電路板出廠前芯片的接收時(shí)序與輸出時(shí)序已調(diào)整至適當(dāng)時(shí)序，但是電路板的布線與芯片亦會(huì)受外在因素干擾，影響兩芯片傳輸信號(hào)的時(shí)序，如此即會(huì)影響兩芯片間傳輸信號(hào)的正確性，例如溫度與灰塵，加上接收時(shí)序與輸出時(shí)序是已設(shè)為定值，故不易更改，如此是會(huì)影響電腦系統(tǒng)的穩(wěn)定度。
由此可見，上述現(xiàn)有的時(shí)序調(diào)整電路及方法在結(jié)構(gòu)、方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決時(shí)序調(diào)整電路及方法存在的問(wèn)題，相關(guān)廠商莫不費(fèi)盡心思來(lái)謀求解決之道，但長(zhǎng)久以來(lái)一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品又沒(méi)有適切的結(jié)構(gòu)能夠解決上述問(wèn)題，此顯然是相關(guān)業(yè)者急欲解決的問(wèn)題。因此如何能創(chuàng)設(shè)一種新型結(jié)構(gòu)的時(shí)序調(diào)整電路及方法，便成了當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的時(shí)序調(diào)整電路及方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的時(shí)序調(diào)整電路及方法，能夠改進(jìn)一般現(xiàn)有的時(shí)序調(diào)整電路及方法，使其更具有實(shí)用性。經(jīng)過(guò)不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。
發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的時(shí)序調(diào)整電路及方法存在的缺陷，而提供一種新的時(shí)序調(diào)整電路及方法，所要解決的技術(shù)問(wèn)題是使其利用多段取樣電路，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)，用以取樣芯片傳輸?shù)妮敵鲂盘?hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)，最后與輸出信號(hào)比較，便可正確判斷接收的信號(hào)是否有誤，如此即可依據(jù)比較結(jié)果，調(diào)整接收端時(shí)脈信號(hào)或者輸出端時(shí)脈信號(hào)，以達(dá)準(zhǔn)確調(diào)整芯片接收時(shí)序與輸出時(shí)序的目的，確保兩芯片間傳輸信號(hào)的正確度，進(jìn)而提高芯片間傳輸信號(hào)的穩(wěn)定度，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，克服現(xiàn)有的時(shí)序調(diào)整電路及方法存在的缺陷，而提供一種新的時(shí)序調(diào)整電路及方法，所要解決的技術(shù)問(wèn)題是使其可直接運(yùn)用于芯片，藉以自動(dòng)調(diào)整接收端時(shí)脈信號(hào)或者輸出端時(shí)脈信號(hào)，以達(dá)減少調(diào)整時(shí)間及增加調(diào)整準(zhǔn)確性的目的，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種時(shí)序調(diào)整電路，其是應(yīng)用于調(diào)整一第二芯片接收一第一芯片傳輸?shù)囊惠敵鲂盘?hào)的接收時(shí)序，該時(shí)序調(diào)整電路包括一第二時(shí)序調(diào)整單元，接收一基礎(chǔ)時(shí)脈，調(diào)整該基礎(chǔ)時(shí)脈的相位，產(chǎn)生一接收端時(shí)脈信號(hào)，而該第二芯片的一第二控制單元，依據(jù)該接收端時(shí)脈信號(hào)，接收該第一芯片的一第一控制單元傳輸?shù)脑撦敵鲂盘?hào)；一多段取樣電路，接收該接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)，依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)；以及一判斷電路，接收該等取樣信號(hào)，依據(jù)該輸出信號(hào)比較該等取樣信號(hào)，產(chǎn)生一第二調(diào)整信號(hào)并傳輸至該第二時(shí)序調(diào)整單元，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)，以調(diào)整該第二控制單元接收該輸出信號(hào)的接收時(shí)序。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的時(shí)序調(diào)整電路，其中所述的第二時(shí)序調(diào)整單元包括一第二加減裝置，依據(jù)該第二調(diào)整信號(hào)，產(chǎn)生一第二相位調(diào)整信號(hào)；以及一第二鎖相回路，接收該基礎(chǔ)時(shí)脈并依據(jù)該第二相位調(diào)整信號(hào)，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)。
前述的時(shí)序調(diào)整電路，其中所述的多段取樣電路包括復(fù)數(shù)緩沖器，其是相互串接，接收該接收端時(shí)脈信號(hào)，產(chǎn)生該等取樣時(shí)脈信號(hào)；以及復(fù)數(shù)栓鎖器，分別接收該輸出信號(hào)與該等取樣時(shí)脈信號(hào)，依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生該等取樣信號(hào)。
前述的時(shí)序調(diào)整電路，其中所述的第一控制單元及該第二控制單元之間更可設(shè)置一緩沖器，暫存該輸出信號(hào)。
前述的時(shí)序調(diào)整電路，其中所述的第一控制單元及該多段取樣電路之間更可設(shè)置一緩沖器，暫存該輸出信號(hào)。
前述的時(shí)序調(diào)整電路，其中所述的第二時(shí)序調(diào)整單元、該多段取樣電路及該判斷電路設(shè)置于該第二芯片。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種時(shí)序調(diào)整方法，其是應(yīng)用于調(diào)整一第二芯片接收一第一芯片傳輸?shù)囊惠敵鲂盘?hào)的接收時(shí)序，該第二芯片的一第二控制單元，依據(jù)一接收端時(shí)脈信號(hào)，接收該第一芯片的一第一控制單元傳輸?shù)脑撦敵鲂盘?hào)，該時(shí)序調(diào)整方法包括下列步驟接收該接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)；依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)；依據(jù)該輸出信號(hào)，比較該等取樣信號(hào)，產(chǎn)生一第二調(diào)整信號(hào)；以及依據(jù)該第二調(diào)整信號(hào)，調(diào)整一基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)，以調(diào)整該第二控制單元接收該輸出信號(hào)的接收時(shí)序。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的時(shí)序調(diào)整方法，其中于依據(jù)該第二調(diào)整信號(hào)，調(diào)整一基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)的步驟，更包括下列步驟依據(jù)該第二調(diào)整信號(hào)，產(chǎn)生一第二相位調(diào)整信號(hào)；以及依據(jù)該第二相位調(diào)整信號(hào)，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種時(shí)序調(diào)整電路，其是應(yīng)用于調(diào)整一第一芯片傳輸一輸出信號(hào)至一第二芯片的輸出時(shí)序，該時(shí)序調(diào)整電路包括一第一時(shí)序調(diào)整單元，接收一基礎(chǔ)時(shí)脈，調(diào)整該基礎(chǔ)時(shí)脈的相位，產(chǎn)生一輸出端時(shí)脈信號(hào)，該第一芯片的一第一控制單元，依據(jù)該輸出端時(shí)脈信號(hào)，傳輸該輸出信號(hào)至該第二芯片的一第二控制單元；一多段取樣電路，接收一接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)，依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)；以及一判斷電路，接收該等取樣信號(hào)，依據(jù)該輸出信號(hào)比較該等取樣信號(hào)，產(chǎn)生一第一調(diào)整信號(hào)并傳輸至該第一時(shí)序調(diào)整單元，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)，以調(diào)整該第一控制單元傳輸該輸出信號(hào)的輸出時(shí)序。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的時(shí)序調(diào)整電路，其中所述的第一時(shí)序調(diào)整單元包括一第一加減裝置，依據(jù)該第一調(diào)整信號(hào)，產(chǎn)生一第一相位調(diào)整信號(hào)；以及一第一鎖相回路，接收該基礎(chǔ)時(shí)脈并依據(jù)該第一相位調(diào)整信號(hào)，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)。
前述的時(shí)序調(diào)整電路，其中所述的多段取樣電路包括復(fù)數(shù)緩沖器，其是相互串接，接收該接收端時(shí)脈信號(hào)，產(chǎn)生該等取樣時(shí)脈信號(hào)；以及復(fù)數(shù)栓鎖器，分別接收該輸出信號(hào)與該等取樣時(shí)脈信號(hào)，依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生該等取樣信號(hào)。
前述的時(shí)序調(diào)整電路，其中所述的第一控制單元及該第二控制單元之間更可設(shè)置一緩沖器，暫存該輸出信號(hào)。
前述的時(shí)序調(diào)整電路其中所述的第一控制單元及該多段取樣電路之間更可設(shè)置一緩沖器，暫存該輸出信號(hào)。
前述的時(shí)序調(diào)整電路，其中所述的多段取樣電路及該判斷電路，設(shè)置于該第二芯片，該第一時(shí)序調(diào)整單元設(shè)置于該第一芯片。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種時(shí)序調(diào)整方法，其是應(yīng)用于調(diào)整一第一芯片傳輸一輸出信號(hào)至一第二芯片的輸出時(shí)序，該第一芯片的一第一控制單元，依據(jù)一輸出端時(shí)脈信號(hào)，傳輸該輸出信號(hào)至該第二芯片的一第二控制單元，該時(shí)序調(diào)整方法包括下列步驟接收一接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)；依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)；以及依據(jù)該輸出信號(hào)，比較該等取樣信號(hào)，產(chǎn)生一第一調(diào)整信號(hào)；以及依據(jù)該第一調(diào)整信號(hào)，調(diào)整一基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)，以調(diào)整該第一控制單元傳輸該輸出信號(hào)的輸出時(shí)序。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的時(shí)序調(diào)整方法，其中于依據(jù)該第一調(diào)整信號(hào)，調(diào)整一基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)的步驟，更包括下列步驟依據(jù)該第一調(diào)整信號(hào)，產(chǎn)生一第一相位調(diào)整信號(hào)；以及依據(jù)該第一相位調(diào)整信號(hào)，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明時(shí)序調(diào)整電路及方法，是用于調(diào)整一第二芯片接收一第一芯片傳輸?shù)囊惠敵鲂盘?hào)的接收時(shí)序，本發(fā)明的時(shí)序調(diào)整電路包含有一第二時(shí)序調(diào)整單元，其是接收一基礎(chǔ)時(shí)脈，產(chǎn)生一接收端時(shí)脈信號(hào)，第二芯片是依據(jù)接收端時(shí)脈信號(hào)，接收第一芯片傳輸?shù)妮敵鲂盘?hào)，本發(fā)明的時(shí)序調(diào)整方法，首先是藉由一多段取樣電路，接收該接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)，再依據(jù)該等取樣時(shí)脈信號(hào)，取樣輸出信號(hào)以產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)，且傳輸至一判斷電路，判斷電路依據(jù)輸出信號(hào)比較接收的該等取樣信號(hào)，產(chǎn)生一第二調(diào)整信號(hào)并傳輸至第二時(shí)序調(diào)整單元，藉以驅(qū)使第二時(shí)序調(diào)整單元調(diào)整基礎(chǔ)時(shí)脈的相位，以調(diào)整產(chǎn)生接收端時(shí)脈信號(hào)，即調(diào)整第二芯片接收第一芯片傳輸?shù)妮敵鲂盘?hào)的接收時(shí)序，進(jìn)而使得第二芯片可確實(shí)接收第一芯片所傳輸?shù)妮敵鲂盘?hào)。
本發(fā)明另外提供一種時(shí)序調(diào)整電路及方法，其是應(yīng)用于調(diào)整一第一芯片傳輸一輸出信號(hào)至一第二芯片的輸出時(shí)序，其中該電路包含有一第一時(shí)序調(diào)整單元、一多段取樣電路及一判斷電路，第一時(shí)序調(diào)整單元用于接收一基礎(chǔ)時(shí)脈，調(diào)整基礎(chǔ)時(shí)脈的相位，產(chǎn)生輸出端時(shí)脈信號(hào)，供第一芯片依據(jù)輸出端時(shí)脈信號(hào)，傳輸輸出信號(hào)至第二芯片，該調(diào)整方法是利用多段取樣電路接收一接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)，再依據(jù)該等取樣時(shí)脈信號(hào)，取樣輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)，利用判斷電路依據(jù)輸出信號(hào)比較該等取樣信號(hào)，產(chǎn)生一第一調(diào)整信號(hào)，以傳輸至第一時(shí)序調(diào)整單元，藉以驅(qū)使第一時(shí)序調(diào)整單元調(diào)整基礎(chǔ)時(shí)脈的相位，以調(diào)整產(chǎn)生輸出端時(shí)脈信號(hào)，即調(diào)整第一芯片傳輸該輸出信號(hào)至第二芯片的輸出時(shí)序，進(jìn)而使得第一芯片可確實(shí)傳輸該輸出信號(hào)至第二芯片。
經(jīng)由上述可知，本發(fā)明時(shí)序調(diào)整電路及方法至少具有下列優(yōu)點(diǎn)本發(fā)明時(shí)序調(diào)整電路及方法，可以自動(dòng)調(diào)整接收時(shí)序與輸出時(shí)序，不僅可以排除人工調(diào)整所發(fā)生的人為疏忽，且可減少調(diào)整時(shí)間，又可以增加調(diào)整的準(zhǔn)確度，以讓芯片之間可確實(shí)傳輸信號(hào)。
綜上所述，本發(fā)明特殊的時(shí)序調(diào)整電路及方法，其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類產(chǎn)品及方法中未見有類似的結(jié)構(gòu)設(shè)計(jì)及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、方法或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的時(shí)序調(diào)整電路及方法具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。
圖1是本發(fā)明實(shí)施例的方塊圖。
圖2是本發(fā)明實(shí)施例的多段取樣電路的電路圖。
圖3是本發(fā)明調(diào)整接收時(shí)序的流程圖。
圖4是本發(fā)明調(diào)整輸出時(shí)序的流程圖。
10第一芯片12第一時(shí)序調(diào)整單元13第一加減裝置14第一鎖相回路17第一控制單元20第二芯片21第二控制單元22第二時(shí)序調(diào)整單元23緩沖器 24第二加減裝置25第二鎖相回路26判斷電路27緩沖器 30多段取樣電路31第一緩沖器 32第二緩沖器33第三緩沖器 34第四緩沖器35第一栓鎖器 36第二栓鎖器37第三栓鎖器 38第四栓鎖器39第五栓鎖器具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的時(shí)序調(diào)整電路及方法其具體實(shí)施方式
、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說(shuō)明如后。
請(qǐng)參閱圖1所示，是為本發(fā)明實(shí)施例的方塊圖。本發(fā)明是應(yīng)用于一第一芯片10與一第二芯片20開始正常運(yùn)作前，預(yù)先進(jìn)行時(shí)序調(diào)整的動(dòng)作，調(diào)整第二芯片20接收第一芯片10所傳輸?shù)囊惠敵鲂盘?hào)的接收時(shí)序，以及調(diào)整第一芯片10傳輸該輸出信號(hào)至第二芯片20的輸出時(shí)序，以使第一芯片10與第二芯片20于開始正常運(yùn)作后，兩芯片10、20之間可確實(shí)傳輸信號(hào)，其中第一芯片10包含有一第一時(shí)序調(diào)整單元12及一第一控制單元17，第一時(shí)序調(diào)整單元12藉由接收一基礎(chǔ)時(shí)脈(CLK)，以產(chǎn)生一輸出端時(shí)脈信號(hào)，第一控制單元17依據(jù)輸出端時(shí)脈信號(hào)，傳輸該輸出信號(hào)至第二芯片20的一第二控制單元21，第一時(shí)序調(diào)整單元12包括一第一加減裝置13與一第一鎖相回路14，第一加減裝置13用于依據(jù)一第一調(diào)整信號(hào)，產(chǎn)生一第一相位調(diào)整信號(hào)并傳輸至第一鎖相回路14，以供第一鎖相回路14依據(jù)第一相位調(diào)整信號(hào)，調(diào)整所接收的基礎(chǔ)時(shí)脈的相位，產(chǎn)生輸出端時(shí)脈信號(hào)。
承接上述，第二芯片20則包含有第二控制單元21及一第二時(shí)序調(diào)整單元22，第二時(shí)序調(diào)整單元22是接收基礎(chǔ)時(shí)脈，產(chǎn)生一接收端時(shí)脈信號(hào)并傳輸至第二控制單元21，第二控制單元21是依據(jù)接收端時(shí)脈信號(hào)，接收第一控制單元17傳輸?shù)妮敵鲂盘?hào)，其中第二芯片20可設(shè)置一緩沖器23于第一控制單元17及第二控制單元21之間，藉以暫存輸出信號(hào)，第二時(shí)序調(diào)整單元22包含有一第二加減裝置24與一第二鎖相回路25，第二加減裝置24是依據(jù)一第二調(diào)整信號(hào)，產(chǎn)生一第二相位調(diào)整信號(hào)，以傳輸至第二鎖相回路25，其是依據(jù)第二相位調(diào)整信號(hào)調(diào)整所接收的基礎(chǔ)時(shí)脈的相位，產(chǎn)生接收端時(shí)脈信號(hào)。
此外，第二芯片20更包含有一多段取樣電路30及一判斷電路26，多段取樣電路30依據(jù)第二時(shí)序調(diào)整單元22產(chǎn)生的接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)，且依據(jù)該等取樣時(shí)脈信號(hào)，取樣第一控制單元17所傳輸?shù)妮敵鲂盘?hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)，判斷電路26接收該等取樣信號(hào)，并依據(jù)第一控制單元17的輸出信號(hào)比較該等取樣信號(hào)，以輸出該第二調(diào)整信號(hào)至第二時(shí)序調(diào)整單元22，或傳輸該第一調(diào)整信號(hào)至第一時(shí)序調(diào)整單元12，藉以調(diào)整該接收端時(shí)脈信號(hào)或輸出端時(shí)脈信號(hào)。其中，因?yàn)楸景l(fā)明是應(yīng)用于第一芯片10與第二芯片20開始正常運(yùn)作前，而預(yù)先進(jìn)行時(shí)序調(diào)整的動(dòng)作，所以本發(fā)明是會(huì)驅(qū)使第一芯片10在開始正常運(yùn)作前，預(yù)先傳輸所預(yù)設(shè)的輸出信號(hào)，以進(jìn)行時(shí)序調(diào)整的動(dòng)作，而判斷電路26用于判斷該等取樣信號(hào)所依據(jù)的輸出信號(hào)，亦為預(yù)設(shè)于判斷電路26的輸出信號(hào)。
如此，即可調(diào)整第二控制單元21接收第一控制單元17傳輸?shù)妮敵鲂盘?hào)的接收時(shí)序，或者調(diào)整第一控制單元17傳輸該輸出信號(hào)至第二控制單元21的輸出時(shí)序，以確保第一控制單元17與第二控制單元21之間可確實(shí)傳輸信號(hào)，其中多段取樣電路30與第一控制單元17之間，亦更可設(shè)置一緩沖器27，藉以暫存輸出信號(hào)。
請(qǐng)一并參閱圖2所示，是本發(fā)明實(shí)施例的多段取樣電路的電路圖；如圖所示，本發(fā)明多段取樣電路30包含有復(fù)數(shù)緩沖器與復(fù)數(shù)栓鎖器，緩沖器與栓鎖器的數(shù)量是依據(jù)欲對(duì)輸出信號(hào)取樣多少信號(hào)而定，此實(shí)施是以欲對(duì)輸出信號(hào)取樣5個(gè)信號(hào)為例進(jìn)行說(shuō)明，復(fù)數(shù)緩沖器是相互串接，分別為一第一緩沖器31、一第二緩沖器32、一第三緩沖器33與一第四緩沖器34，而復(fù)數(shù)拴鎖器，分別為一第一栓鎖器35、一第二栓鎖器36、一第三栓鎖器37、一第四栓鎖器38及一第五栓鎖器39。
其中，第一緩沖器31是接收該第二時(shí)序調(diào)整單元22的第二鎖相回路25產(chǎn)生的接收端時(shí)脈信號(hào)，以延遲輸出該接收端時(shí)脈信號(hào)，產(chǎn)生一第二取樣時(shí)脈信號(hào)，而第二緩沖器32是接收第二取樣時(shí)脈信號(hào)，以延遲輸出第二取樣時(shí)脈信號(hào)，產(chǎn)生一第三取樣時(shí)脈信號(hào)，以此類推，第三緩沖器33、第四緩沖器34是分別產(chǎn)生一第四取樣時(shí)脈信號(hào)與一第五取樣時(shí)脈信號(hào)，而第一取樣時(shí)脈是為第二時(shí)序調(diào)整單元22的第二鎖相回路25所產(chǎn)生的接收端時(shí)脈信號(hào)。
承接上述，第一栓鎖器35、第二栓鎖器36、第三栓鎖器37、第四栓鎖器38及第五栓鎖器39是都接收該緩沖器27暫存的輸出信號(hào)，即接收第一芯片10的第一控制單元17傳輸?shù)妮敵鲂盘?hào)，并分別依據(jù)所接收的第一取樣時(shí)脈信號(hào)、第二取樣時(shí)脈信號(hào)、第三取樣時(shí)脈信號(hào)、第四取樣時(shí)脈信號(hào)及第五取樣時(shí)脈信號(hào)，產(chǎn)生一第一取樣信號(hào)、一第二取樣信號(hào)、一第三取樣信號(hào)、一第四取樣信號(hào)及一第五取樣信號(hào)，并皆傳輸至判斷電路26，判斷電路26依據(jù)預(yù)設(shè)的輸出信號(hào)，分別比較取樣信號(hào)，產(chǎn)生一第二調(diào)整信號(hào)并傳輸至第二加減裝置24，或者產(chǎn)生第一調(diào)整信號(hào)并傳輸至第一加減裝置13，藉以調(diào)整第二控制單元21的接收時(shí)序或者調(diào)整第一控制單元17的輸出時(shí)序，第一芯片10與第二芯片20于開始正常運(yùn)作前，是會(huì)先進(jìn)行時(shí)序調(diào)整的動(dòng)作，所以，第一控制單元17將發(fā)送預(yù)設(shè)的輸出信號(hào)至第二控制單元21，而判斷電路26亦會(huì)依據(jù)預(yù)設(shè)的輸出信號(hào)，比較取樣信號(hào)，以產(chǎn)生調(diào)整信號(hào)。
本發(fā)明主要是利用多段取樣電路30與判斷電路26，判斷第二芯片20接收的輸出信號(hào)是否正確，以產(chǎn)生調(diào)整信號(hào)，藉以調(diào)整第一芯片10的輸出時(shí)序與第二芯片20的接收時(shí)序至最佳的時(shí)序，驅(qū)使第一芯片10與第二芯片20間可確實(shí)傳輸信號(hào)，其調(diào)整方式如下述的說(shuō)明，假設(shè)第一控制單元17發(fā)出預(yù)設(shè)的輸出信號(hào)是為1，而多段取樣電路30的拴鎖器39、38、37、36、35分別依據(jù)第五取樣時(shí)脈信號(hào)至第一取樣時(shí)脈信號(hào)，對(duì)輸出信號(hào)進(jìn)行取樣，假設(shè)所取樣的第五取樣信號(hào)至第一取樣信號(hào)分別為(1、1、1、0、0)時(shí)，判斷電路26將會(huì)依據(jù)預(yù)設(shè)為1的輸出信號(hào)，比較該等取樣信號(hào)，產(chǎn)生第二調(diào)整信號(hào)，而傳輸至第二加減裝置24，驅(qū)使第二加減裝置24產(chǎn)生向右移動(dòng)一相位的第二相位調(diào)整信號(hào)至第二鎖相回路25，使第二鎖相回路25調(diào)整基礎(chǔ)時(shí)脈向右移動(dòng)一相位，調(diào)整產(chǎn)生接收端時(shí)脈信號(hào)。
假設(shè)，之后拴鎖器39、38、37、36、35所取樣的取樣信號(hào)為(1、1、1、1、0)時(shí)，該判斷電路26依據(jù)預(yù)設(shè)的輸出信號(hào)，進(jìn)行比較之后，將會(huì)再產(chǎn)生向右移動(dòng)一相位的第二調(diào)整信號(hào)，以驅(qū)使第二時(shí)序調(diào)整單元22，接續(xù)調(diào)整接收端時(shí)脈信號(hào)，假設(shè)調(diào)整后所得的取樣信號(hào)為(1、1、1、1、1)時(shí)，即可獲知接收端時(shí)脈信號(hào)的安全范圍，如此判斷電路26即可依據(jù)此安全范圍，發(fā)送第二調(diào)整信號(hào)至第二時(shí)序調(diào)整單元22，驅(qū)使第二時(shí)序調(diào)整單元22，調(diào)整接收端時(shí)脈信號(hào)至最佳時(shí)序，例如判斷電路26發(fā)出向左移動(dòng)兩相位的第二調(diào)整信號(hào)至第二時(shí)序調(diào)整單元22，即以第三取樣時(shí)脈信號(hào)作為第二芯片20的第二控制單元21的接收端時(shí)脈信號(hào)，如此當(dāng)?shù)谝恍酒?0與第二芯片20于傳輸信號(hào)的過(guò)程受到外在因素影響時(shí)，仍可確保傳輸信號(hào)的正確性。
此外，假設(shè)上述判斷電路26第一次發(fā)出向右移動(dòng)一相位的第二調(diào)整信號(hào)后，經(jīng)第二時(shí)序調(diào)整單元22調(diào)整產(chǎn)生接收端時(shí)脈信號(hào)后，拴鎖器39、38、37、36、35所取樣的取樣信號(hào)為(0、1、1、1、0)時(shí)，即可獲知接收端時(shí)脈信號(hào)的安全范圍，而不需繼續(xù)下一次時(shí)序安全范圍的測(cè)試，之后判斷電路26是可依據(jù)此安全范圍調(diào)整第二控制單元21的接收端時(shí)脈信號(hào)，使第一芯片10與第二芯片20之間可確實(shí)傳輸信號(hào)。
若，拴鎖器39、38、37、36、35第一次所取樣的取樣信號(hào)為(0、0、0、1、1)時(shí)，判斷電路26依據(jù)預(yù)設(shè)為1的輸出信號(hào)，比較該等取樣信號(hào)后，是將產(chǎn)生向左移動(dòng)相位的第二調(diào)整信號(hào)至第二時(shí)序調(diào)整單元22，以調(diào)整產(chǎn)生接收端時(shí)脈信號(hào)，獲知接收端時(shí)脈信號(hào)的安全范圍，判斷電路26再依據(jù)此安全范圍調(diào)整接收端時(shí)脈信號(hào)即可；此外，本發(fā)明亦可固定接收端時(shí)脈信號(hào)，而判斷電路26于比較取樣信號(hào)后，是可依據(jù)比較結(jié)果，產(chǎn)生第一調(diào)整信號(hào)至第一芯片10的第一時(shí)序調(diào)整單元12，以如同上述的調(diào)整方式，驅(qū)使第一時(shí)序調(diào)整單元12調(diào)整產(chǎn)生輸出端時(shí)脈信號(hào)，以確保第一芯片10與第二芯片20之間傳輸信號(hào)的正確性。
請(qǐng)一并參閱第三圖，是本發(fā)明調(diào)整接收時(shí)序的流程圖。如圖所示，本發(fā)明于調(diào)整第二芯片20接收第一芯片10所傳輸?shù)妮敵鲂盘?hào)的接收時(shí)序時(shí)，首先多段取樣電路30進(jìn)行步驟S1，接收該接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)；之后，如步驟S2所示，依據(jù)該等取樣時(shí)脈信號(hào)，取樣第一芯片10傳輸至第二芯片20的輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)并傳輸至判斷電路26；接著，判斷電路26進(jìn)行步驟S3，依據(jù)輸出信號(hào)，比較該等取樣信號(hào)，產(chǎn)生第二調(diào)整信號(hào)并傳輸至第二時(shí)序調(diào)整單元22；最后，第二時(shí)序調(diào)整單元22即進(jìn)行步驟S4，依據(jù)第二調(diào)整信號(hào)，調(diào)整基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生接收端時(shí)脈信號(hào)，即調(diào)整第二芯片20的第二控制單元21接收輸出信號(hào)的接收時(shí)序。
請(qǐng)一并參閱圖4所示，是本發(fā)明調(diào)整輸出時(shí)序的流程圖。如圖所示，本發(fā)明于調(diào)整第一芯片10傳輸該輸出信號(hào)至第二芯片20的輸出時(shí)序時(shí)，多段取樣電路30是進(jìn)行步驟S11與步驟S12，此兩步驟是同于上一實(shí)施例的步驟S1與步驟S2；之后，判斷電路26是進(jìn)行步驟S13，依據(jù)輸出信號(hào)，比較該等取樣信號(hào)，產(chǎn)生第一調(diào)整信號(hào)并傳輸至第一時(shí)序調(diào)整單元12，驅(qū)使第一時(shí)序調(diào)整單元12進(jìn)行步驟S14，依據(jù)第一調(diào)整信號(hào)，調(diào)整基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生輸出端時(shí)脈信號(hào)，以調(diào)整第一控制單元17傳輸該輸出信號(hào)的輸出時(shí)序。
綜上所述，本發(fā)明時(shí)序調(diào)整電路及方法，是用于調(diào)整兩芯片間傳輸信號(hào)的時(shí)序，以達(dá)確實(shí)傳輸信號(hào)的目的，本發(fā)明是利用多段取樣電路接收該接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)并依據(jù)取樣時(shí)脈信號(hào)對(duì)第一芯片傳輸至第二芯片的預(yù)設(shè)輸出信號(hào)，進(jìn)行取樣，產(chǎn)生取樣信號(hào)并傳輸至判斷電路，判斷電路是依據(jù)預(yù)設(shè)的輸出信號(hào)比較取樣信號(hào)，以產(chǎn)生第二調(diào)整信號(hào)或第一調(diào)整信號(hào)，以調(diào)整第二芯片的接收時(shí)序或者第一芯片的輸出時(shí)序，以可確保兩芯片間傳輸信號(hào)的正確性，且可減少調(diào)整兩芯片的時(shí)序的時(shí)間，進(jìn)而提高調(diào)整時(shí)序的效率。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種時(shí)序調(diào)整電路，其是應(yīng)用于調(diào)整一第二芯片接收一第一芯片傳輸?shù)囊惠敵鲂盘?hào)的接收時(shí)序，其特征在于該時(shí)序調(diào)整電路包括一第二時(shí)序調(diào)整單元，接收一基礎(chǔ)時(shí)脈，調(diào)整該基礎(chǔ)時(shí)脈的相位，產(chǎn)生一接收端時(shí)脈信號(hào)，而該第二芯片的一第二控制單元，依據(jù)該接收端時(shí)脈信號(hào)，接收該第一芯片的一第一控制單元傳輸?shù)脑撦敵鲂盘?hào)；一多段取樣電路，接收該接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)，依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)；以及一判斷電路，接收該等取樣信號(hào)，依據(jù)該輸出信號(hào)比較該等取樣信號(hào)，產(chǎn)生一第二調(diào)整信號(hào)并傳輸至該第二時(shí)序調(diào)整單元，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)，以調(diào)整該第二控制單元接收該輸出信號(hào)的接收時(shí)序。
2.根據(jù)權(quán)利要求1所述的時(shí)序調(diào)整電路，其特征在于其中所述的第二時(shí)序調(diào)整單元包括一第二加減裝置，依據(jù)該第二調(diào)整信號(hào)，產(chǎn)生一第二相位調(diào)整信號(hào)；以及一第二鎖相回路，接收該基礎(chǔ)時(shí)脈并依據(jù)該第二相位調(diào)整信號(hào)，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)。
3.根據(jù)權(quán)利要求1所述的時(shí)序調(diào)整電路，其特征在于其中所述的多段取樣電路包括復(fù)數(shù)緩沖器，其是相互串接，接收該接收端時(shí)脈信號(hào)，產(chǎn)生該等取樣時(shí)脈信號(hào)；以及復(fù)數(shù)栓鎖器，分別接收該輸出信號(hào)與該等取樣時(shí)脈信號(hào)，依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生該等取樣信號(hào)。
4.根據(jù)權(quán)利要求1所述的時(shí)序調(diào)整電路，其特征在于其中所述的第一控制單元及該第二控制單元之間更可設(shè)置一緩沖器，暫存該輸出信號(hào)。
5.根據(jù)權(quán)利要求1所述的時(shí)序調(diào)整電路，其特征在于其中所述的第一控制單元及該多段取樣電路之間更可設(shè)置一緩沖器，暫存該輸出信號(hào)。
6.根據(jù)權(quán)利要求1所述的時(shí)序調(diào)整電路，其特征在于其中所述的第二時(shí)序調(diào)整單元、該多段取樣電路及該判斷電路設(shè)置于該第二芯片。
7.一種時(shí)序調(diào)整方法，其是應(yīng)用于調(diào)整一第二芯片接收一第一芯片傳輸?shù)囊惠敵鲂盘?hào)的接收時(shí)序，該第二芯片的一第二控制單元，依據(jù)一接收端時(shí)脈信號(hào)，接收該第一芯片的一第一控制單元傳輸?shù)脑撦敵鲂盘?hào)，其特征在于該時(shí)序調(diào)整方法包括下列步驟接收該接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)；依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)；依據(jù)該輸出信號(hào)，比較該等取樣信號(hào)，產(chǎn)生一第二調(diào)整信號(hào)；以及依據(jù)該第二調(diào)整信號(hào)，調(diào)整一基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)，以調(diào)整該第二控制單元接收該輸出信號(hào)的接收時(shí)序。
8.根據(jù)權(quán)利要求7所述的時(shí)序調(diào)整方法，其特征在于其中于依據(jù)該第二調(diào)整信號(hào)，調(diào)整一基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)的步驟，更包括下列步驟依據(jù)該第二調(diào)整信號(hào)，產(chǎn)生一第二相位調(diào)整信號(hào)；以及依據(jù)該第二相位調(diào)整信號(hào)，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該接收端時(shí)脈信號(hào)。
9.一種時(shí)序調(diào)整電路，其是應(yīng)用于調(diào)整一第一芯片傳輸一輸出信號(hào)至一第二芯片的輸出時(shí)序，其特征在于該時(shí)序調(diào)整電路包括一第一時(shí)序調(diào)整單元，接收一基礎(chǔ)時(shí)脈，調(diào)整該基礎(chǔ)時(shí)脈的相位，產(chǎn)生一輸出端時(shí)脈信號(hào)，該第一芯片的一第一控制單元，依據(jù)該輸出端時(shí)脈信號(hào)，傳輸該輸出信號(hào)至該第二芯片的一第二控制單元；一多段取樣電路，接收一接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)，依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)；以及一判斷電路，接收該等取樣信號(hào)，依據(jù)該輸出信號(hào)比較該等取樣信號(hào)，產(chǎn)生一第一調(diào)整信號(hào)并傳輸至該第一時(shí)序調(diào)整單元，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)，以調(diào)整該第一控制單元傳輸該輸出信號(hào)的輸出時(shí)序。
10.根據(jù)權(quán)利要求9所述的時(shí)序調(diào)整電路，其特征在于其中所述的第一時(shí)序調(diào)整單元包括一第一加減裝置，依據(jù)該第一調(diào)整信號(hào)，產(chǎn)生一第一相位調(diào)整信號(hào)；以及一第一鎖相回路，接收該基礎(chǔ)時(shí)脈并依據(jù)該第一相位調(diào)整信號(hào)，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)。
11.根據(jù)權(quán)利要求9所述的時(shí)序調(diào)整電路，其特征在于其中所述的多段取樣電路包括復(fù)數(shù)緩沖器，其是相互串接，接收該接收端時(shí)脈信號(hào)，產(chǎn)生該等取樣時(shí)脈信號(hào)；以及復(fù)數(shù)栓鎖器，分別接收該輸出信號(hào)與該等取樣時(shí)脈信號(hào)，依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生該等取樣信號(hào)。
12.根據(jù)權(quán)利要求9所述的時(shí)序調(diào)整電路，其特征在于其中所述的第一控制單元及該第二控制單元之間更可設(shè)置一緩沖器，暫存該輸出信號(hào)。
13.根據(jù)權(quán)利要求9所述的時(shí)序調(diào)整電路，其特征在于其中所述的第一控制單元及該多段取樣電路之間更可設(shè)置一緩沖器，暫存該輸出信號(hào)。
14.根據(jù)權(quán)利要求9所述的時(shí)序調(diào)整電路，其特征在于其中所述的多段取樣電路及該判斷電路，設(shè)置于該第二芯片，該第一時(shí)序調(diào)整單元設(shè)置于該第一芯片。
15.一種時(shí)序調(diào)整方法，其是應(yīng)用于調(diào)整一第一芯片傳輸一輸出信號(hào)至一第二芯片的輸出時(shí)序，該第一芯片的一第一控制單元，依據(jù)一輸出端時(shí)脈信號(hào)，傳輸該輸出信號(hào)至該第二芯片的一第二控制單元，其特征在于該時(shí)序調(diào)整方法包括下列步驟接收一接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)；依據(jù)該等取樣時(shí)脈信號(hào)，取樣該輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)；以及依據(jù)該輸出信號(hào)，比較該等取樣信號(hào)，產(chǎn)生一第一調(diào)整信號(hào)；以及依據(jù)該第一調(diào)整信號(hào)，調(diào)整一基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)，以調(diào)整該第一控制單元傳輸該輸出信號(hào)的輸出時(shí)序。
16.根據(jù)權(quán)利要求15所述的時(shí)序調(diào)整方法，其特征在于其中于依據(jù)該第一調(diào)整信號(hào)，調(diào)整一基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)的步驟，更包括下列步驟依據(jù)該第一調(diào)整信號(hào)，產(chǎn)生一第一相位調(diào)整信號(hào)；以及依據(jù)該第一相位調(diào)整信號(hào)，調(diào)整該基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生該輸出端時(shí)脈信號(hào)。
全文摘要
一種時(shí)序調(diào)整電路及方法，該電路包括一第二時(shí)序調(diào)整單元、一多段取樣電路及一判斷電路，用于調(diào)整一第二芯片接收一第一芯片傳輸?shù)囊惠敵鲂盘?hào)的接收時(shí)序，該方法利用多段取樣電路，接收一接收端時(shí)脈信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣時(shí)脈信號(hào)；之后，依據(jù)該等取樣時(shí)脈信號(hào)，取樣輸出信號(hào)，產(chǎn)生復(fù)數(shù)個(gè)取樣信號(hào)；最后，利用判斷電路依據(jù)輸出信號(hào)，比較該等取樣信號(hào)，產(chǎn)生一第二調(diào)整信號(hào)并傳輸至第二時(shí)序調(diào)整單元，以調(diào)整一基礎(chǔ)時(shí)脈的相位，調(diào)整產(chǎn)生接收端時(shí)脈信號(hào)，以調(diào)整第二芯片接收輸出信號(hào)的接收時(shí)序，此外，判斷電路亦可傳輸一第一調(diào)整信號(hào)至?xí)r序調(diào)整電路的一第一時(shí)序調(diào)整單元，調(diào)整產(chǎn)生一輸出端時(shí)脈信號(hào)，即調(diào)整第一芯片傳輸輸出信號(hào)至第二芯片的輸出時(shí)序。
文檔編號(hào)G06F1/04GK1731380SQ20051009851
公開日2006年2月8日 申請(qǐng)日期2005年8月31日 優(yōu)先權(quán)日2005年8月31日
發(fā)明者郭宏益, 陳慧美 申請(qǐng)人:威盛電子股份有限公司