專(zhuān)利名稱(chēng)：芯片電子硬件上具有中止執(zhí)行能力的除錯(cuò)支援單元及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種除錯(cuò)支援單元(debug suppor tunits)的芯片電子硬件，尤其是一種芯片電子硬件上具有中止執(zhí)行能力的除錯(cuò)支援單元。
背景技術(shù)：
數(shù)字信號(hào)處理(DSP，Digital Signal Processing)技術(shù)通常指電子信號(hào)的數(shù)字呈現(xiàn)的檢查與處理過(guò)程。利用數(shù)字信號(hào)處理技術(shù)進(jìn)行處理的電子信號(hào)通常是真實(shí)世界聲音與/或影像的數(shù)字呈現(xiàn)。
數(shù)字信號(hào)處理器是已對(duì)數(shù)字信號(hào)處理作最佳化處理的特殊用途微處理器，其通常用于處理實(shí)時(shí)數(shù)字信號(hào)，如配合一實(shí)時(shí)操作系統(tǒng)(RTOS，Real-Time Operating System)進(jìn)行作業(yè)。所謂的實(shí)時(shí)操作系統(tǒng)是為一種可同時(shí)接受多個(gè)工作并加以處理的操作系統(tǒng)。該種操作系統(tǒng)通常會(huì)對(duì)上述所接收的工作排定其優(yōu)先級(jí)，并可允許具有較高優(yōu)先權(quán)的工作插斷較低優(yōu)先權(quán)的工作。另外，該種實(shí)時(shí)操作系統(tǒng)通常對(duì)于存儲(chǔ)器的管理方式是盡可能減少存儲(chǔ)器單元被某一特定工作鎖定的時(shí)間以及減少存儲(chǔ)器單元被鎖定的區(qū)域大小。當(dāng)多個(gè)工作同時(shí)試圖存取同一存儲(chǔ)器區(qū)塊的機(jī)會(huì)減少后，即可允許上述多個(gè)工作異步化地執(zhí)行。
數(shù)字信號(hào)處理器一般被運(yùn)用于嵌入式(embedded)系統(tǒng)。所謂的嵌入式系統(tǒng)通常是指一種整合于一較大裝置的特殊用途計(jì)算器。嵌入式系統(tǒng)大多是采用一種被客制化于某一特殊用途的小型(small footprint)實(shí)時(shí)操作系統(tǒng)。數(shù)字信號(hào)的處理經(jīng)常是利用包含一數(shù)字信號(hào)處理器與一實(shí)時(shí)操作系統(tǒng)的一嵌入式系統(tǒng)進(jìn)行實(shí)作。
一般而言，數(shù)字信號(hào)處理器是相當(dāng)復(fù)雜的裝置，其中可能包含一個(gè)以上的微處理器、存儲(chǔ)器總線(xiàn)與其它電子元件。除了數(shù)字信號(hào)處理器以外，嵌入式系統(tǒng)可包含如次系統(tǒng)處理器/加速器、固件與/或其它微處理器與集成電路等額外元件。
當(dāng)設(shè)計(jì)如嵌入式系統(tǒng)、數(shù)字信號(hào)處理器與/或其它額外元件之類(lèi)的電子元件時(shí)，至少于其發(fā)展的早期階段中，此類(lèi)電子元件通常會(huì)因?yàn)槠湓谠O(shè)計(jì)時(shí)所產(chǎn)生的一或多個(gè)錯(cuò)誤(bugs)而出現(xiàn)一種未在預(yù)期中的功能。而針對(duì)此種電子元件所進(jìn)行的錯(cuò)誤辨識(shí)與移除過(guò)程稱(chēng)的為除錯(cuò)(debugging)。
除錯(cuò)過(guò)程可能冗長(zhǎng)而困難。除錯(cuò)的困難有部份來(lái)自于現(xiàn)代電子元件的極端復(fù)雜性。通常僅能透過(guò)一個(gè)或更多個(gè)如當(dāng)機(jī)或失效之類(lèi)的常見(jiàn)問(wèn)題觀測(cè)到有一錯(cuò)誤存在，然而很難判定是此電子元件設(shè)計(jì)的哪一部份導(dǎo)致上述錯(cuò)誤發(fā)生。
除錯(cuò)電子元件的困難亦來(lái)自于非常不容易觀測(cè)到欲除錯(cuò)電子元件內(nèi)部所發(fā)生導(dǎo)致當(dāng)機(jī)或其它失效的情況。于大多數(shù)情況下，人們僅能透過(guò)嘗試錯(cuò)誤的方式觀測(cè)錯(cuò)誤與獲得解決，而非透過(guò)推導(dǎo)演繹的方式。
據(jù)此，亟需可協(xié)助如數(shù)字信號(hào)處理器與/或集成電路等電子元件的除錯(cuò)系統(tǒng)與方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種芯片電子硬件上具有中止執(zhí)行能力的除錯(cuò)支援單元及方法，其可有效解決上述缺點(diǎn)。
本發(fā)明一電子硬件的除錯(cuò)方法，其特征在于，包含提供一存儲(chǔ)器地址；提供于該存儲(chǔ)器地址的一期望值；當(dāng)存取該存儲(chǔ)器地址時(shí)，偵測(cè)與判斷該存儲(chǔ)器地址的一實(shí)際值；以及當(dāng)該存儲(chǔ)器地址的該期望值不等于該存儲(chǔ)器地址的該實(shí)際值時(shí)，中止該電子硬件的執(zhí)行動(dòng)作。
其中上述的存取該存儲(chǔ)器地址還包含讀取該存儲(chǔ)器地址或?qū)懭朐摯鎯?chǔ)器地址。
其中還包含提供復(fù)數(shù)個(gè)存儲(chǔ)器地址；提供相對(duì)應(yīng)于該復(fù)數(shù)個(gè)存儲(chǔ)器地址的復(fù)數(shù)個(gè)期望值；讀取及判斷該復(fù)數(shù)個(gè)存儲(chǔ)器地址的復(fù)數(shù)個(gè)實(shí)際值；以及當(dāng)任一個(gè)該復(fù)數(shù)個(gè)存儲(chǔ)器地址的期望值不等于相對(duì)應(yīng)的實(shí)際值時(shí)，中止該電子硬件的執(zhí)行動(dòng)作。
其中上述的復(fù)數(shù)個(gè)存儲(chǔ)器地址與復(fù)數(shù)個(gè)期望值是利用具有復(fù)數(shù)個(gè)存儲(chǔ)器地址與復(fù)數(shù)個(gè)期望值的一陣列來(lái)提供。
其中上述的中止該電子硬件的執(zhí)行動(dòng)作還包含中止于該電子硬件上所執(zhí)行的一應(yīng)用程序。
其中上述的偵測(cè)該存儲(chǔ)器地址的該實(shí)際值的步驟是發(fā)生于一事先決定點(diǎn)或時(shí)間點(diǎn)存取該存儲(chǔ)器地址時(shí)。
其中上述的偵測(cè)該存儲(chǔ)器地址的該實(shí)際值的步驟是發(fā)生于當(dāng)該電子硬件對(duì)該存儲(chǔ)器地址執(zhí)行一讀取命令所觸發(fā)的存儲(chǔ)器存取時(shí)。
其中上述的偵測(cè)該存儲(chǔ)器地址的該實(shí)際值的步驟是發(fā)生于當(dāng)該電子硬件對(duì)該存儲(chǔ)器地址執(zhí)行一寫(xiě)入命令所觸發(fā)的存儲(chǔ)器存取時(shí)。
本發(fā)明一電子硬件的除錯(cuò)支援單元，其特征在于，包含一存儲(chǔ)器模組，包含一存儲(chǔ)器地址以及于該存儲(chǔ)器地址的一期望值；一實(shí)際值偵測(cè)單元，用以當(dāng)存取該存儲(chǔ)器地址時(shí)，偵測(cè)該存儲(chǔ)器地址的一實(shí)際值；一判定單元，用以判斷于該存儲(chǔ)器地址的該期望值是否等于該存儲(chǔ)器地址的該實(shí)際值；以及一中止單元，用以當(dāng)該存儲(chǔ)器地址的該期望值不等于該存儲(chǔ)器地址的該實(shí)際值時(shí)，中止該電子硬件的執(zhí)行動(dòng)作。
其中還包含一存儲(chǔ)器陣列，包含復(fù)數(shù)個(gè)存儲(chǔ)器地址以及提供相對(duì)應(yīng)于該復(fù)數(shù)個(gè)存儲(chǔ)器地址的復(fù)數(shù)個(gè)期望值。
其中上述的電子硬件是為一待除錯(cuò)系統(tǒng)。
其中上述的電子硬件包含下列至少其一一數(shù)字信號(hào)處理器；以及一微芯片。
其中上述的判定單元與中止單元包含于一除錯(cuò)支援單元。
其中上述的除錯(cuò)支援單元是與該電子硬件位于同一電子元件中。
其中上述的除錯(cuò)支援單元是與一除錯(cuò)器介接。
本發(fā)明一種除錯(cuò)支援單元，其特征在于，包含一地址比較器，當(dāng)一存儲(chǔ)器地址信號(hào)等于一除錯(cuò)地址暫存器，該地址比較器輸出真值，否則該地址比較器輸出偽值；一讀取判定單元，當(dāng)一存儲(chǔ)器致能信號(hào)、一除錯(cuò)讀取檢驗(yàn)暫存器、一存儲(chǔ)器讀取信號(hào)與該地址比較器的輸出結(jié)果皆為真時(shí)，該讀取判定單元輸出真值，否則該讀取判定單元輸出偽值；以及一除錯(cuò)中止判斷單元，當(dāng)一中止條件成立時(shí)，該除錯(cuò)中止判斷單元輸出真值，否則該除錯(cuò)中止判斷單元輸出偽值，其中上述的中止條件為該讀取判定單元的輸出為真值，并且一除錯(cuò)資料暫存器不等于一存儲(chǔ)器讀取資料信號(hào)。
其中還包含一寫(xiě)入判定單元，當(dāng)該存儲(chǔ)器致能信號(hào)、該地址比較器的輸出結(jié)果與一除錯(cuò)寫(xiě)入檢驗(yàn)暫存器為真，并且該存儲(chǔ)器讀取信號(hào)為偽值時(shí)，該寫(xiě)入判定單元輸出真值，否則該寫(xiě)入判定單元輸出偽值；以及該中止條件還包含該寫(xiě)入判定單元的輸出為真值，并且該除錯(cuò)資料暫存器不等于一存儲(chǔ)器寫(xiě)入資料信號(hào)。
其中還包含一正反器以將該讀取判定單元的輸出延遲一個(gè)時(shí)脈。
其中上述的中止條件還包含至少下列之一當(dāng)一除錯(cuò)符合控制位為真值、該讀取判定單元的輸出為真值，并且該除錯(cuò)資料暫存器等于該存儲(chǔ)器讀取資料信號(hào)；以及當(dāng)該除錯(cuò)符合控制位為真值、該寫(xiě)入判定單元的輸出為真值，并且該除錯(cuò)資料暫存器等于該存儲(chǔ)器寫(xiě)入資料信號(hào)。
其中上述的中止條件還包含一除錯(cuò)中止駐留暫存器為真值。
其中上述的存儲(chǔ)器地址信號(hào)、存儲(chǔ)器致能信號(hào)、存儲(chǔ)器讀取信號(hào)、存儲(chǔ)器讀取資料信號(hào)與存儲(chǔ)器寫(xiě)入資料信號(hào)是來(lái)自該除錯(cuò)支援單元所欲除錯(cuò)的一待除錯(cuò)系統(tǒng)。
其中上述的除錯(cuò)地址暫存器、除錯(cuò)讀取檢驗(yàn)暫存器、除錯(cuò)寫(xiě)入檢驗(yàn)暫存器與除錯(cuò)資料暫存器是接受該除錯(cuò)支援單元所連接的一除錯(cuò)器設(shè)定。
其中上述的除錯(cuò)支援單元是與該待除錯(cuò)系統(tǒng)位于同一電子元件中。
其中上述的待除錯(cuò)系統(tǒng)包含下列至少其一一數(shù)字信號(hào)處理器；以及一微芯片。


為進(jìn)一步說(shuō)明本發(fā)明的具體技術(shù)內(nèi)容以下結(jié)合實(shí)施例及附圖詳細(xì)說(shuō)明如后，其中圖1是為根據(jù)本發(fā)明一實(shí)施例的一方塊示意圖；圖2是為根據(jù)本發(fā)明一實(shí)施例對(duì)待除錯(cuò)系統(tǒng)進(jìn)行觀測(cè)并且于偵測(cè)出一錯(cuò)誤后中止執(zhí)行的一流程示意圖；圖3是為根據(jù)本發(fā)明一實(shí)施例的一除錯(cuò)支援單元范例的一電路示意圖；圖4是為根據(jù)本發(fā)明另一實(shí)施例的一除錯(cuò)支援單元范例的一電路示意圖；圖5是為根據(jù)本發(fā)明另一實(shí)施例的一除錯(cuò)支援單元范例的一電路示意圖；圖6是為根據(jù)本發(fā)明提供的系統(tǒng)與方法所實(shí)作的一計(jì)算機(jī)系統(tǒng)范例的一方塊示意圖；以及圖7是為根據(jù)本發(fā)明另一實(shí)施例的一方塊示意圖。
具體實(shí)施例方式
本發(fā)明在此所探討的方向?yàn)橐环N芯片電子硬件上具有中止執(zhí)行能力的除錯(cuò)支援單元。為了能徹底地了解本發(fā)明，將在下列的描述中提出詳盡的步驟及其組成。顯然地，本發(fā)明的施行并未限定于芯片電子硬件的技術(shù)者所熟習(xí)的特殊細(xì)節(jié)。另一方面，眾所周知的組成或步驟并未描述于細(xì)節(jié)中，以避免造成本發(fā)明不必要的限制。本發(fā)明的較佳實(shí)施例會(huì)詳細(xì)描述如下，然而除了這些詳細(xì)描述之外，本發(fā)明還可以廣泛地施行在其它的實(shí)施例中，且本發(fā)明的范圍不受限定，其以之后的專(zhuān)利范圍為準(zhǔn)。
如前所述，對(duì)如數(shù)字信號(hào)處理器或其相關(guān)裝置等電子元件進(jìn)行除錯(cuò)的困難之一，在于缺乏觀測(cè)欲除錯(cuò)的電子元件內(nèi)部工作情況的能力。除此之外，甚至當(dāng)具有上述觀測(cè)電子元件內(nèi)部的能力后，由于上述電子元件的高度復(fù)雜性與高速度，很難精確指出問(wèn)題發(fā)生的時(shí)間與地點(diǎn)，以便可有效地分離出問(wèn)題并且加以解決。
參考圖1所示，其是為根據(jù)本發(fā)明一實(shí)施例的一方塊示意圖。根據(jù)本發(fā)明的實(shí)施例，一除錯(cuò)支援單元13可被整合入包含一欲除錯(cuò)電子元件12的一電路元件11。于上述的范例中，上述欲除錯(cuò)電子元件12亦可被稱(chēng)為一待除錯(cuò)系統(tǒng)(SUD，system-under-debug)12。當(dāng)此除錯(cuò)支援單元13可被整合入一微芯片時(shí)，此除錯(cuò)支援單元13可被視為于芯片上的除錯(cuò)單元，上述待除錯(cuò)系統(tǒng)12則可被視為于芯片上的待除錯(cuò)系統(tǒng)12。
上述的除錯(cuò)支援單元13可提供專(zhuān)屬硬件的支持以供一外部除錯(cuò)器14對(duì)上述待除錯(cuò)系統(tǒng)12進(jìn)行除錯(cuò)。此除錯(cuò)支援單元13可為上述外部除錯(cuò)器14與待除錯(cuò)系統(tǒng)12的一介面。據(jù)此，上述除錯(cuò)支援單元13提供上述外部除錯(cuò)器14一種裝置以便接入此待除錯(cuò)系統(tǒng)12的內(nèi)部并且觀測(cè)其作業(yè)情況，于此同時(shí)可最小化此待除錯(cuò)系統(tǒng)12用以接受測(cè)試所需的處理能力。上述作法可允許此待除錯(cuò)系統(tǒng)12受測(cè)時(shí)的操作情況如同正常操作情況一般，可大幅度地增加除錯(cuò)的有效性。
此除錯(cuò)器14可下載除錯(cuò)信息進(jìn)入上述的除錯(cuò)支援單元13。例如，此除錯(cuò)器14可下載除錯(cuò)信息進(jìn)入此除錯(cuò)支援單元13內(nèi)的一個(gè)或多個(gè)暫存器。當(dāng)上述待除錯(cuò)系統(tǒng)12處于一除錯(cuò)模式時(shí)，上述的除錯(cuò)支援單元13可存取此待除錯(cuò)系統(tǒng)12內(nèi)的信息，此待除錯(cuò)系統(tǒng)12亦可將信息傳送至上述的除錯(cuò)支援單元13。
上述的除錯(cuò)支援單元13亦可于一正常運(yùn)作模式下，對(duì)此待除錯(cuò)系統(tǒng)12進(jìn)行觀測(cè)或控制，例如當(dāng)此待除錯(cuò)系統(tǒng)12處于一更大系統(tǒng)下運(yùn)作時(shí)觀測(cè)其運(yùn)作情況，上述的更大系統(tǒng)可能為一數(shù)字信號(hào)處理器系統(tǒng)。上述的除錯(cuò)支援單元13亦可當(dāng)此待除錯(cuò)系統(tǒng)12處于一更大系統(tǒng)下運(yùn)作時(shí)，透過(guò)模擬此待除錯(cuò)系統(tǒng)12所接收的輸入信號(hào)以觀測(cè)或控制此待除錯(cuò)系統(tǒng)12。
例如，此除錯(cuò)支援單元13可支持上述的除錯(cuò)器14提供各種值至此待除錯(cuò)系統(tǒng)12，以測(cè)試此待除錯(cuò)系統(tǒng)12于某一組特定情況下的運(yùn)作情況，其中上述的各種值可能包含存儲(chǔ)器位置與資料值等。此外，此除錯(cuò)支援單元13可支持上述的除錯(cuò)器14對(duì)此待除錯(cuò)系統(tǒng)12寫(xiě)入或讀取的各項(xiàng)值進(jìn)行檢驗(yàn)。為達(dá)到上述功能，此除錯(cuò)支援單元13可提供一組輸入值至此待除錯(cuò)系統(tǒng)12并自此待除錯(cuò)系統(tǒng)12獲得一組輸出值，以檢驗(yàn)此待除錯(cuò)系統(tǒng)12是否如設(shè)計(jì)般運(yùn)作與/或隔離問(wèn)題所在。
上述的除錯(cuò)器14可為一計(jì)算機(jī)系統(tǒng)或一嵌入式系統(tǒng)，其可為執(zhí)行一個(gè)或以上除錯(cuò)應(yīng)用程序以對(duì)此待除錯(cuò)系統(tǒng)12進(jìn)行除錯(cuò)。上述的除錯(cuò)器14可允許系統(tǒng)設(shè)計(jì)者利用此除錯(cuò)支援單元13控制與監(jiān)視此待除錯(cuò)系統(tǒng)12的運(yùn)作情況，例如透過(guò)上述的除錯(cuò)應(yīng)用程序。
上述除錯(cuò)器14具有許多不同型態(tài)，其可單獨(dú)或以?xún)蓚€(gè)以上的群組型態(tài)進(jìn)行運(yùn)用。不同的除錯(cuò)器14可支持不同的除錯(cuò)功能。某些除錯(cuò)功能包含系統(tǒng)開(kāi)機(jī)、軟件執(zhí)行的啟動(dòng)/停止/繼續(xù)、設(shè)定程序地址或資料停止點(diǎn)、對(duì)芯片上存儲(chǔ)器位置或暫存器進(jìn)行讀寫(xiě)、軟件指令的步進(jìn)(stepping)與軟件執(zhí)行追蹤的監(jiān)控。
根據(jù)本發(fā)明一實(shí)施例，當(dāng)偵測(cè)出一錯(cuò)誤時(shí)，利用此除錯(cuò)支援單元13對(duì)此待除錯(cuò)系統(tǒng)12進(jìn)行觀測(cè)并且中止此待除錯(cuò)系統(tǒng)12的執(zhí)行動(dòng)作將有利于除錯(cuò)過(guò)程。
請(qǐng)合并參考圖1與圖2所示，其是為根據(jù)本發(fā)明一實(shí)施例對(duì)待除錯(cuò)系統(tǒng)12進(jìn)行觀測(cè)并且于偵測(cè)出一錯(cuò)誤后中止執(zhí)行的一流程示意圖。一待除錯(cuò)系統(tǒng)12可能包含一位于同一芯片上的內(nèi)部存儲(chǔ)器，其可能為同步隨機(jī)存取存儲(chǔ)器(SRAM，Synchronous Random Access Memory)。此待除錯(cuò)系統(tǒng)12執(zhí)行的正確與否可透過(guò)檢驗(yàn)其內(nèi)部存儲(chǔ)器的內(nèi)容并且與期望值相較的結(jié)果而得知。此待除錯(cuò)系統(tǒng)12的設(shè)計(jì)規(guī)范可用于查明于此待除錯(cuò)系統(tǒng)12內(nèi)部存儲(chǔ)器的某特定位置上的資料期望值，例如當(dāng)此待除錯(cuò)系統(tǒng)12執(zhí)行時(shí)的一特定時(shí)刻與/或當(dāng)某一組特定輸入值提供至此待除錯(cuò)系統(tǒng)12時(shí)。上述的存儲(chǔ)器資料期望值可為前述自此待除錯(cuò)系統(tǒng)12所讀出或?qū)懭胫链舜e(cuò)系統(tǒng)的各項(xiàng)值。上述的存儲(chǔ)器地址與期望值可于步驟21中提供至此除錯(cuò)器14。接著，此待除錯(cuò)系統(tǒng)12于步驟22繼續(xù)執(zhí)行包含于其內(nèi)的一應(yīng)用程序。例如當(dāng)此待除錯(cuò)系統(tǒng)12為一數(shù)字信號(hào)處理器時(shí)，步驟22即為令此數(shù)字信號(hào)處理器執(zhí)行一應(yīng)用程序。當(dāng)此待除錯(cuò)系統(tǒng)執(zhí)行程序時(shí)，可自其觀測(cè)到實(shí)際執(zhí)行所得到的值。可于步驟23中，檢驗(yàn)上述的實(shí)際值是否符合期望值。例如，當(dāng)提供一組包含各存儲(chǔ)器位置與期望值的檢查條件，當(dāng)此組檢查條件發(fā)生后，即檢查某一特定讀取與/或?qū)懭氲拇鎯?chǔ)器位置是否符合其相對(duì)應(yīng)的期望值。又例如當(dāng)上述的檢查條件為一固定時(shí)間，當(dāng)經(jīng)過(guò)此固定時(shí)間時(shí)，可檢驗(yàn)其相對(duì)應(yīng)存儲(chǔ)器讀寫(xiě)的實(shí)際值是否符合其相對(duì)應(yīng)的期望值。當(dāng)實(shí)際值符合其對(duì)應(yīng)的期望值時(shí)，如步驟23的“是”路徑，則此待除錯(cuò)系統(tǒng)12繼續(xù)執(zhí)行至其自然終止點(diǎn)。當(dāng)實(shí)際值不符合其對(duì)應(yīng)的期望值時(shí)，如步驟23的“否”路徑，則此待除錯(cuò)系統(tǒng)12即中止執(zhí)行。
當(dāng)一個(gè)不符合情況發(fā)生即中止此待除錯(cuò)系統(tǒng)的執(zhí)行時(shí)，可能足以隔離出錯(cuò)誤并且加以識(shí)別，以供后續(xù)對(duì)此待除錯(cuò)系統(tǒng)進(jìn)行除錯(cuò)。于此待除錯(cuò)系統(tǒng)中止執(zhí)行后，可進(jìn)行額外的一個(gè)或多個(gè)除錯(cuò)功能。例如可進(jìn)行下列方法，諸如檢驗(yàn)存儲(chǔ)器地址、回復(fù)執(zhí)行動(dòng)作、設(shè)定程序地址、加入新斷點(diǎn)、步進(jìn)(stepping)執(zhí)行步驟與/或任何除錯(cuò)方法。
本發(fā)明的實(shí)施例可以有許多不同種可能方式加以實(shí)作。請(qǐng)參考圖3所示，其是為根據(jù)本發(fā)明一實(shí)施例的一除錯(cuò)支援單元300范例的一電路示意圖。如前所述，圖1中的除錯(cuò)器14可送出一存儲(chǔ)器地址與一相對(duì)應(yīng)的期望值至此除錯(cuò)支援單元300。此除錯(cuò)支援單元300可具有一除錯(cuò)地址暫存器305以及一除錯(cuò)資料暫存器308以分別接收上述的存儲(chǔ)器地址與相對(duì)應(yīng)期望值。
于某些情況下，當(dāng)某值被讀取時(shí)，檢驗(yàn)該值是否符合其期望值；然而于某些情況下，當(dāng)某值被寫(xiě)入時(shí)，檢驗(yàn)該值是否符合其期望值。上述除錯(cuò)器可指定此除錯(cuò)支援單元300于一讀取動(dòng)作發(fā)生時(shí)、于一寫(xiě)入動(dòng)作發(fā)生時(shí)、或于讀寫(xiě)動(dòng)作發(fā)生時(shí)觸發(fā)一檢驗(yàn)動(dòng)作。為指定于讀取動(dòng)作發(fā)生時(shí)觸發(fā)檢驗(yàn)，上述除錯(cuò)器于一除錯(cuò)讀取檢驗(yàn)暫存器301中設(shè)定其內(nèi)容為邏輯值1。為指定于寫(xiě)入動(dòng)作發(fā)生時(shí)觸發(fā)檢驗(yàn)，上述除錯(cuò)器于一除錯(cuò)寫(xiě)入檢驗(yàn)暫存器306中設(shè)定其內(nèi)容為邏輯值1。當(dāng)上述除錯(cuò)讀取檢驗(yàn)暫存器301與除錯(cuò)寫(xiě)入檢驗(yàn)暫存器306中皆為邏輯值1時(shí)，則讀取或?qū)懭雱?dòng)作皆會(huì)觸發(fā)此除錯(cuò)器。當(dāng)上述除錯(cuò)讀取檢驗(yàn)暫存器301與除錯(cuò)寫(xiě)入檢驗(yàn)暫存器306中皆為邏輯值0時(shí)，則觸發(fā)邏輯將被關(guān)閉。
當(dāng)此待除錯(cuò)系統(tǒng)執(zhí)行時(shí)，關(guān)于此待除錯(cuò)系統(tǒng)的許多狀態(tài)將被送至上述的除錯(cuò)支援單元300。例如，當(dāng)此待除錯(cuò)系統(tǒng)正主動(dòng)存取存儲(chǔ)器時(shí)，一存儲(chǔ)器致能信號(hào)302可接收到一邏輯值1。當(dāng)此待除錯(cuò)系統(tǒng)讀取存儲(chǔ)器時(shí)，一存儲(chǔ)器讀取信號(hào)303與上述的存儲(chǔ)器致能信號(hào)302皆可接收到邏輯值1。當(dāng)此待除錯(cuò)系統(tǒng)寫(xiě)入存儲(chǔ)器時(shí)，上述的存儲(chǔ)器讀取信號(hào)303接收到邏輯值0，但上述的存儲(chǔ)器致能信號(hào)302接收到邏輯值1。一存儲(chǔ)器地址信號(hào)304則接收所存取的存儲(chǔ)器地址。一存儲(chǔ)器讀取資料信號(hào)309可偵測(cè)由此存儲(chǔ)器地址所讀取的資料。一存儲(chǔ)器寫(xiě)入資料信號(hào)307則可偵測(cè)寫(xiě)入此存儲(chǔ)器地址的資料。
于此范例中，上述存儲(chǔ)器讀取的資料與存儲(chǔ)器寫(xiě)入的資料不需經(jīng)由一共同總線(xiàn)所接收，此種實(shí)作方式是兼容于同步隨機(jī)存取存儲(chǔ)器。
圖3標(biāo)出的邏輯電路當(dāng)一期望值不符合一實(shí)際值時(shí)，透過(guò)送出一邏輯值1至一除錯(cuò)停止暫存器318以觸發(fā)此待除錯(cuò)系統(tǒng)的一中止執(zhí)行動(dòng)作。此邏輯電路的詳細(xì)描述如下。
當(dāng)一與門(mén)311或另一與門(mén)317送出一邏輯值1時(shí)，一或門(mén)315即送出一邏輯值1至一除錯(cuò)停止暫存器318。上述的與門(mén)317送出邏輯值1的情況是當(dāng)一與門(mén)316與一不等比較器310同時(shí)為邏輯值1時(shí)。當(dāng)上述的除錯(cuò)資料暫存器308(期望值)不符合上述的存儲(chǔ)器寫(xiě)入資料信號(hào)307(實(shí)際值)時(shí)，此不等比較器310即輸出邏輯值1。當(dāng)上述的存儲(chǔ)器致能信號(hào)302為邏輯值1(即此待除錯(cuò)系統(tǒng)正存取存儲(chǔ)器)、存儲(chǔ)器讀取信號(hào)303為邏輯值0(即此待除錯(cuò)系統(tǒng)寫(xiě)入存儲(chǔ)器)時(shí)、除錯(cuò)寫(xiě)入檢驗(yàn)暫存器306為邏輯值1(即寫(xiě)入動(dòng)作觸發(fā)檢驗(yàn))以及當(dāng)一比較器313為邏輯值1時(shí)，上述的與門(mén)316始輸出邏輯值1。當(dāng)上述的存儲(chǔ)器地址信號(hào)304(此待除錯(cuò)系統(tǒng)正在存取的存儲(chǔ)器地址)與上述的除錯(cuò)地址暫存器305(欲進(jìn)行期望值檢驗(yàn)的存儲(chǔ)器地址)相符合時(shí)，此比較器313即輸出邏輯值1。
當(dāng)一不等比較器314輸出邏輯值1與一正反器319輸出邏輯值1時(shí)，則此與門(mén)311將輸出邏輯值1。當(dāng)上述的除錯(cuò)資料暫存器308(期望值)不符合上述的存儲(chǔ)器讀取資料信號(hào)309(實(shí)際值)時(shí)，則上述的不等比較器314將輸出邏輯值1。當(dāng)一與門(mén)312輸出邏輯值1時(shí)，上述的正反器319的輸出值為邏輯值1。此與門(mén)312的輸出值可由此正反器319延遲一個(gè)時(shí)脈，以便與期望值和實(shí)際值的比較結(jié)果同時(shí)進(jìn)入上述與門(mén)311。當(dāng)上述的比較器313輸出邏輯值1、上述的存儲(chǔ)器致能信號(hào)302為邏輯值1(即此待除錯(cuò)系統(tǒng)正存取存儲(chǔ)器)、存儲(chǔ)器讀取信號(hào)303為邏輯值1(即此待除錯(cuò)系統(tǒng)讀取存儲(chǔ)器)以及上述除錯(cuò)讀取檢驗(yàn)暫存器301為邏輯值1(即讀取動(dòng)作觸發(fā)檢驗(yàn))時(shí)，此與門(mén)312的輸出值為邏輯值1。
當(dāng)此待除錯(cuò)系統(tǒng)可同時(shí)存取多個(gè)存儲(chǔ)器位置時(shí)，則此除錯(cuò)支援單元300可利用多個(gè)如上所述的邏輯電路以監(jiān)控同時(shí)發(fā)生的存儲(chǔ)器存取過(guò)程。
再者，上述的除錯(cuò)器可程序化為于連續(xù)的存儲(chǔ)器存取的間，自動(dòng)地重新設(shè)定上述的邏輯電路。例如，此除錯(cuò)器可儲(chǔ)存多個(gè)存儲(chǔ)器地址與其相對(duì)應(yīng)的期望值，以及此除錯(cuò)器可隨時(shí)改變所比較的存儲(chǔ)器地址與/或其所對(duì)應(yīng)的期望值。上述的實(shí)作方式可能是于每次存儲(chǔ)器存取后設(shè)定一斷點(diǎn)，令此除錯(cuò)器有時(shí)間更動(dòng)所比較的存儲(chǔ)器地址與/或其所對(duì)應(yīng)的期望值。
又例如上述的除錯(cuò)器可儲(chǔ)存一包含存儲(chǔ)器地址與其所對(duì)應(yīng)期望值的陣列，如一具有1024個(gè)地址與期望值的陣列。當(dāng)此待除錯(cuò)系統(tǒng)進(jìn)入除錯(cuò)模式或當(dāng)觸發(fā)一斷點(diǎn)時(shí)，此除錯(cuò)器可進(jìn)行一資料符合的比對(duì)。當(dāng)此比對(duì)是由一觸發(fā)斷點(diǎn)所發(fā)起時(shí)，此除錯(cuò)器可接著將下一對(duì)地址與期望值設(shè)定至上述除錯(cuò)支援單元，并且重新啟動(dòng)此待除錯(cuò)系統(tǒng)。
參考圖4所示，其是為根據(jù)本發(fā)明另一實(shí)施例的一除錯(cuò)支援單元400范例的一電路示意圖。于此實(shí)施例中，兩個(gè)互斥或門(mén)402與403加入圖3標(biāo)出的邏輯電路。第一個(gè)互斥或門(mén)402以上述的不等比較器314的輸出與一除錯(cuò)符合控制位401作為其輸入。據(jù)此，當(dāng)此除錯(cuò)符合控制位401自上述的除錯(cuò)器接收一邏輯值1后，來(lái)自上述不等比較器314的輸出值將會(huì)被反轉(zhuǎn)；而當(dāng)此除錯(cuò)符合控制位401為一邏輯值0時(shí)，此邏輯電路的行為將同于圖3標(biāo)出的邏輯電路。同樣地，第二個(gè)互斥或門(mén)403以上述的不等比較器310的輸出與此除錯(cuò)符合控制位401作為其輸入。據(jù)此，當(dāng)此除錯(cuò)符合控制位401自上述的除錯(cuò)器接收一邏輯值1后，來(lái)自上述不等比較器310的輸出值將會(huì)被反轉(zhuǎn)。于此實(shí)施例中，即可程序化此除錯(cuò)支援單元400以送出一邏輯值1至上述的除錯(cuò)停止暫存器318，令資料的比較符合時(shí)亦可中止此待除錯(cuò)系統(tǒng)的執(zhí)行。
參考圖5所示，其是為根據(jù)本發(fā)明另一實(shí)施例的一除錯(cuò)支援單元500范例的一電路示意圖。圖3標(biāo)出的具有兩輸入的或門(mén)315被置換為一具有三輸入的或門(mén)502，并且新增一除錯(cuò)中止駐留暫存器501連接至此或門(mén)502的第三輸入端。上述的除錯(cuò)器可令此除錯(cuò)中止駐留暫存器501為一邏輯值1以中止此待除錯(cuò)系統(tǒng)的執(zhí)行；反的，此除錯(cuò)器可令此除錯(cuò)中止駐留暫存器501為一邏輯值0以令此邏輯電路的行為同于圖3標(biāo)出的邏輯電路。
請(qǐng)注意于圖3、圖4與圖5標(biāo)出的邏輯電路是用于方便說(shuō)明本發(fā)明的某些特征，而非本發(fā)明的完整實(shí)施例。
請(qǐng)參考圖6所示，其是為根據(jù)本發(fā)明提供的系統(tǒng)與方法所實(shí)作的一計(jì)算機(jī)系統(tǒng)范例的一方塊示意圖。本發(fā)明提供的系統(tǒng)與方法可以于一計(jì)算機(jī)系統(tǒng)中執(zhí)行的一軟件應(yīng)用程序的形式進(jìn)行實(shí)作，此計(jì)算機(jī)系統(tǒng)可為一大型主機(jī)、個(gè)人計(jì)算機(jī)與手持計(jì)算機(jī)等。上述的軟件應(yīng)用程序是儲(chǔ)存于此計(jì)算機(jī)系統(tǒng)可存取的一紀(jì)錄媒介，其可透過(guò)一實(shí)體線(xiàn)路或一無(wú)線(xiàn)網(wǎng)絡(luò)聯(lián)機(jī)進(jìn)行存取，例如局域網(wǎng)絡(luò)或網(wǎng)際網(wǎng)絡(luò)。
上述的計(jì)算機(jī)系統(tǒng)通常指稱(chēng)為一系統(tǒng)1000，其可包含一中央處理器1001、一隨機(jī)存取存儲(chǔ)器1004、一打印機(jī)介面1010、一顯示單元1011、一局域網(wǎng)絡(luò)數(shù)據(jù)傳輸控制器1005、一局域網(wǎng)絡(luò)介面1006、一網(wǎng)絡(luò)控制器1003、一內(nèi)部總線(xiàn)1002與一個(gè)以上的輸入裝置1009，如鼠標(biāo)鍵盤(pán)等。如圖6所示，此系統(tǒng)1000尚可透過(guò)一聯(lián)機(jī)1007連接至如一硬盤(pán)1008之類(lèi)的一資料儲(chǔ)存裝置。
請(qǐng)參考圖7所示，其是為根據(jù)本發(fā)明另一實(shí)施例的一方塊示意圖。于此實(shí)施例中具有一待除錯(cuò)系統(tǒng)750，其可能為一電子硬件，例如為一微芯片、一通用處理器或一數(shù)字信號(hào)處理器，用于執(zhí)行特定或普通用途的應(yīng)用程序以及操作系統(tǒng)。于此待除錯(cuò)系統(tǒng)750內(nèi)具有一存儲(chǔ)器模組751，用以?xún)?chǔ)存此待除錯(cuò)系統(tǒng)750中的信息。當(dāng)執(zhí)行上述的應(yīng)用程序以及操作系統(tǒng)時(shí)，各類(lèi)信息即儲(chǔ)存于此存儲(chǔ)器模組751內(nèi)，可利用不重復(fù)的存儲(chǔ)器地址表示此存儲(chǔ)器模組751中的各個(gè)存儲(chǔ)器單元。于一范例中，上述的存儲(chǔ)器模組751可為一暫存器檔案。
如圖7所示，于此實(shí)施例中，包含至少一存儲(chǔ)器地址711以表示此存儲(chǔ)器模組751中的某存儲(chǔ)器單元，以及于該存儲(chǔ)器地址的至少一期望值712。當(dāng)上述待除錯(cuò)系統(tǒng)750對(duì)上述存儲(chǔ)器地址711指向的存儲(chǔ)器模組751內(nèi)的某存儲(chǔ)器單元進(jìn)行存取時(shí)，一實(shí)際值偵測(cè)單元720即可偵測(cè)此存儲(chǔ)器地址711所指向存儲(chǔ)器單元內(nèi)的一實(shí)際值為何。此外，尚有一判定單元730可判定上述的期望值712是否等于所偵測(cè)的實(shí)際值。當(dāng)兩者不等時(shí)，意即上述待除錯(cuò)系統(tǒng)750的執(zhí)行結(jié)果有誤，則一中止單元740即可中止此待除錯(cuò)系統(tǒng)750的執(zhí)行動(dòng)作。然而于進(jìn)行除錯(cuò)工作時(shí)，只比較一個(gè)存儲(chǔ)器地址的內(nèi)容可能不足以判定執(zhí)行結(jié)果是否有誤，故于本實(shí)施例的另一范例中，一陣列710可包含復(fù)數(shù)個(gè)存儲(chǔ)器地址711與其相對(duì)應(yīng)的復(fù)數(shù)個(gè)期望值712。于此范例中，上述的實(shí)際值偵測(cè)單元720即可偵測(cè)復(fù)數(shù)個(gè)實(shí)際值。接著，上述判定單元730可比較此復(fù)數(shù)個(gè)實(shí)際值與其相對(duì)應(yīng)的復(fù)數(shù)個(gè)期望值712，若有任一個(gè)實(shí)際值與期望值712不相等時(shí)，則此中止單元740可中止此待除錯(cuò)系統(tǒng)750的執(zhí)行動(dòng)作。
如圖7所示，上述的實(shí)際值偵測(cè)單元720、判定單元730與中止單元740可包含一除錯(cuò)支援單元760，并可與上述的待除錯(cuò)系統(tǒng)750位于同一電子元件770中，例如位于同一微芯片中。此外，上述的除錯(cuò)支援單元760可與一除錯(cuò)器780進(jìn)行介接，用以接受此除錯(cuò)器780提供的存儲(chǔ)器地址711與期望值712，以及回報(bào)其除錯(cuò)結(jié)果。于一范例中，上述的除錯(cuò)器780是為執(zhí)行一個(gè)以上除錯(cuò)應(yīng)用程序以除錯(cuò)此待除錯(cuò)系統(tǒng)750的計(jì)算機(jī)系統(tǒng)。
顯然地，依照上面實(shí)施例中的描述，本發(fā)明可能有許多的修正與差異。因此需要在其附加的權(quán)利要求項(xiàng)的范圍內(nèi)加以理解，除了上述詳細(xì)的描述外，本發(fā)明還可以廣泛地在其它的實(shí)施例中施行。上述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的申請(qǐng)專(zhuān)利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在下述申請(qǐng)專(zhuān)利范圍內(nèi)。
權(quán)利要求
1.一電子硬件的除錯(cuò)方法，其特征在于，包含提供一存儲(chǔ)器地址；提供于該存儲(chǔ)器地址的一期望值；當(dāng)存取該存儲(chǔ)器地址時(shí)，偵測(cè)與判斷該存儲(chǔ)器地址的一實(shí)際值；以及當(dāng)該存儲(chǔ)器地址的該期望值不等于該存儲(chǔ)器地址的該實(shí)際值時(shí)，中止該電子硬件的執(zhí)行動(dòng)作。
2.根據(jù)權(quán)利要求1所述的電子硬件的除錯(cuò)方法，其特征在于，其中上述的存取該存儲(chǔ)器地址還包含讀取該存儲(chǔ)器地址或?qū)懭朐摯鎯?chǔ)器地址。
3.根據(jù)權(quán)利要求1所述的電子硬件的除錯(cuò)方法，其特征在于，其中還包含提供復(fù)數(shù)個(gè)存儲(chǔ)器地址；提供相對(duì)應(yīng)于該復(fù)數(shù)個(gè)存儲(chǔ)器地址的復(fù)數(shù)個(gè)期望值；讀取及判斷該復(fù)數(shù)個(gè)存儲(chǔ)器地址的復(fù)數(shù)個(gè)實(shí)際值；以及當(dāng)任一個(gè)該復(fù)數(shù)個(gè)存儲(chǔ)器地址的期望值不等于相對(duì)應(yīng)的實(shí)際值時(shí)，中止該電子硬件的執(zhí)行動(dòng)作。
4.根據(jù)權(quán)利要求3所述的電子硬件的除錯(cuò)方法，其特征在于，其中上述的復(fù)數(shù)個(gè)存儲(chǔ)器地址與復(fù)數(shù)個(gè)期望值是利用具有復(fù)數(shù)個(gè)存儲(chǔ)器地址與復(fù)數(shù)個(gè)期望值的一陣列來(lái)提供。
5.根據(jù)權(quán)利要求1所述的電子硬件的除錯(cuò)方法，其特征在于，其中上述的中止該電子硬件的執(zhí)行動(dòng)作還包含中止于該電子硬件上所執(zhí)行的一應(yīng)用程序。
6.根據(jù)權(quán)利要求1所述的電子硬件的除錯(cuò)方法，其特征在于，其中上述的偵測(cè)該存儲(chǔ)器地址的該實(shí)際值的步驟是發(fā)生于一事先決定點(diǎn)或時(shí)間點(diǎn)存取該存儲(chǔ)器地址時(shí)。
7.根據(jù)權(quán)利要求1所述的電子硬件的除錯(cuò)方法，其特征在于，其中上述的偵測(cè)該存儲(chǔ)器地址的該實(shí)際值的步驟是發(fā)生于當(dāng)該電子硬件對(duì)該存儲(chǔ)器地址執(zhí)行一讀取命令所觸發(fā)的存儲(chǔ)器存取時(shí)。
8.根據(jù)權(quán)利要求1所述的電子硬件的除錯(cuò)方法，其特征在于，其中上述的偵測(cè)該存儲(chǔ)器地址的該實(shí)際值的步驟是發(fā)生于當(dāng)該電子硬件對(duì)該存儲(chǔ)器地址執(zhí)行一寫(xiě)入命令所觸發(fā)的存儲(chǔ)器存取時(shí)。
9.一電子硬件的除錯(cuò)支援單元，其特征在于，包含一存儲(chǔ)器模組，包含一存儲(chǔ)器地址以及于該存儲(chǔ)器地址的一期望值；一實(shí)際值偵測(cè)單元，用以當(dāng)存取該存儲(chǔ)器地址時(shí)，偵測(cè)該存儲(chǔ)器地址的一實(shí)際值；一判定單元，用以判斷于該存儲(chǔ)器地址的該期望值是否等于該存儲(chǔ)器地址的該實(shí)際值；以及一中止單元，用以當(dāng)該存儲(chǔ)器地址的該期望值不等于該存儲(chǔ)器地址的該實(shí)際值時(shí)，中止該電子硬件的執(zhí)行動(dòng)作。
10.根據(jù)權(quán)利要求9所述的電子硬件的除錯(cuò)支援單元，其特征在于，其中還包含一存儲(chǔ)器陣列，包含復(fù)數(shù)個(gè)存儲(chǔ)器地址以及提供相對(duì)應(yīng)于該復(fù)數(shù)個(gè)存儲(chǔ)器地址的復(fù)數(shù)個(gè)期望值。
11.根據(jù)權(quán)利要求9所述的電子硬件的除錯(cuò)支援單元，其特征在于，其中上述的電子硬件是為一待除錯(cuò)系統(tǒng)。
12.根據(jù)權(quán)利要求9所述的電子硬件的除錯(cuò)支援單元，其特征在于，其中上述的電子硬件包含下列至少其一一數(shù)字信號(hào)處理器；以及一微芯片。
13.根據(jù)權(quán)利要求9所述的電子硬件的除錯(cuò)支援單元，其特征在于，其中上述的判定單元與中止單元包含于一除錯(cuò)支援單元。
14.根據(jù)權(quán)利要求13所述的電子硬件的除錯(cuò)支援單元，其特征在于，其中上述的除錯(cuò)支援單元是與該電子硬件位于同一電子元件中。
15.根據(jù)權(quán)利要求13所述的電子硬件的除錯(cuò)支援單元，其特征在于，其中上述的除錯(cuò)支援單元是與一除錯(cuò)器介接。
16.一種除錯(cuò)支援單元，其特征在于，包含一地址比較器，當(dāng)一存儲(chǔ)器地址信號(hào)等于一除錯(cuò)地址暫存器，該地址比較器輸出真值，否則該地址比較器輸出偽值；一讀取判定單元，當(dāng)一存儲(chǔ)器致能信號(hào)、一除錯(cuò)讀取檢驗(yàn)暫存器、一存儲(chǔ)器讀取信號(hào)與該地址比較器的輸出結(jié)果皆為真時(shí)，該讀取判定單元輸出真值，否則該讀取判定單元輸出偽值；以及一除錯(cuò)中止判斷單元，當(dāng)一中止條件成立時(shí)，該除錯(cuò)中止判斷單元輸出真值，否則該除錯(cuò)中止判斷單元輸出偽值，其中上述的中止條件為該讀取判定單元的輸出為真值，并且一除錯(cuò)資料暫存器不等于一存儲(chǔ)器讀取資料信號(hào)。
17.根據(jù)權(quán)利要求16所述的除錯(cuò)支援單元，其特征在于，其中還包含一寫(xiě)入判定單元，當(dāng)該存儲(chǔ)器致能信號(hào)、該地址比較器的輸出結(jié)果與一除錯(cuò)寫(xiě)入檢驗(yàn)暫存器為真，并且該存儲(chǔ)器讀取信號(hào)為偽值時(shí)，該寫(xiě)入判定單元輸出真值，否則該寫(xiě)入判定單元輸出偽值；以及該中止條件還包含該寫(xiě)入判定單元的輸出為真值，并且該除錯(cuò)資料暫存器不等于一存儲(chǔ)器寫(xiě)入資料信號(hào)。
18.根據(jù)權(quán)利要求17所述的除錯(cuò)支援單元，其特征在于，其中還包含一正反器以將該讀取判定單元的輸出延遲一個(gè)時(shí)脈。
19.根據(jù)權(quán)利要求17所述的除錯(cuò)支援單元，其特征在于，其中上述的中止條件還包含至少下列之一當(dāng)一除錯(cuò)符合控制位為真值、該讀取判定單元的輸出為真值，并且該除錯(cuò)資料暫存器等于該存儲(chǔ)器讀取資料信號(hào)；以及當(dāng)該除錯(cuò)符合控制位為真值、該寫(xiě)入判定單元的輸出為真值，并且該除錯(cuò)資料暫存器等于該存儲(chǔ)器寫(xiě)入資料信號(hào)。
20.根據(jù)權(quán)利要求17所述的除錯(cuò)支援單元，其特征在于，其中上述的中止條件還包含一除錯(cuò)中止駐留暫存器為真值。
21.根據(jù)權(quán)利要求17所述的除錯(cuò)支援單元，其特征在于，其中上述的存儲(chǔ)器地址信號(hào)、存儲(chǔ)器致能信號(hào)、存儲(chǔ)器讀取信號(hào)、存儲(chǔ)器讀取資料信號(hào)與存儲(chǔ)器寫(xiě)入資料信號(hào)是來(lái)自該除錯(cuò)支援單元所欲除錯(cuò)的一待除錯(cuò)系統(tǒng)。
22.根據(jù)權(quán)利要求21所述的除錯(cuò)支援單元，其特征在于，其中上述的除錯(cuò)地址暫存器、除錯(cuò)讀取檢驗(yàn)暫存器、除錯(cuò)寫(xiě)入檢驗(yàn)暫存器與除錯(cuò)資料暫存器是接受該除錯(cuò)支援單元所連接的一除錯(cuò)器設(shè)定。
23.根據(jù)權(quán)利要求21所述的除錯(cuò)支援單元，其特征在于，其中上述的除錯(cuò)支援單元是與該待除錯(cuò)系統(tǒng)位于同一電子元件中。
24.根據(jù)權(quán)利要求21所述的除錯(cuò)支援單元，其特征在于，其中上述的待除錯(cuò)系統(tǒng)包含下列至少其一一數(shù)字信號(hào)處理器；以及一微芯片。
全文摘要
一電子硬件的除錯(cuò)方法與除錯(cuò)支援單元，其中該除錯(cuò)方法包含提供一存儲(chǔ)器地址、提供于該存儲(chǔ)器地址的一期望值、當(dāng)存取該存儲(chǔ)器地址時(shí)偵測(cè)該存儲(chǔ)器地址的一實(shí)際值、判斷于該存儲(chǔ)器地址的該期望值是否等于該存儲(chǔ)器地址的該實(shí)際值，以及當(dāng)該存儲(chǔ)器地址的該期望值不等于該存儲(chǔ)器地址的該實(shí)際值時(shí)，中止該電子硬件的執(zhí)行動(dòng)作。
文檔編號(hào)G06F11/00GK1737767SQ20051010960
公開(kāi)日2006年2月22日 申請(qǐng)日期2005年9月15日 優(yōu)先權(quán)日2005年1月14日
發(fā)明者依佛托塞克 申請(qǐng)人:威盛電子股份有限公司