專利名稱：用于禁止掃描鏈以節(jié)省功率的設(shè)備及方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及處理器中所使用的掃描鏈，并且更具體來說，涉及一種在處理器的功能模式期間禁止掃描鏈以節(jié)省功率的設(shè)計。
背景技術(shù)：
掃描鏈被用于對微處理器及其它LSI芯片進行測試及調(diào)試。這些掃描鏈也可以被用于在初始引導(dǎo)序列期間啟動(bring up)芯片。一旦測試或者初始引導(dǎo)序列被完成，掃描鏈對于處理器的功能操作就不再是必需的了。盡管這些掃描鏈不具有功能目的，但是，其不能從處理器上移開或者斷開。由于這些掃描鏈是保持連接的，因此，只要功能通路的數(shù)據(jù)改變，所述數(shù)據(jù)改變就會通過掃描鏈進行傳播。這種傳播導(dǎo)致某些不必要的功率的消耗。
參考附圖中的圖1，參考標號100說明了描述微處理器中的掃描鏈的傳統(tǒng)實現(xiàn)的框圖。鎖存位(latch bit)104、112、120、130、138和146在橫向方向被彼此連接。在典型的設(shè)計中，有掃描鏈段150將一鎖存位138的掃描輸出和另一鎖存位146的掃描輸入橋接起來。掃描鏈段150以及其它掃描鏈段(未標記)包括長導(dǎo)線和兩個緩存器142及144。這些掃描鏈段存在于包括掃描鏈的處理器中的全部鎖存位之間。因此，如果掃描信號從鎖存位138的輸出傳送到鎖存位146的輸入，則其通過緩存器142和144。
通過掃描鏈的掃描信號的軌跡必需以掃描輸入信號102開始。這個掃描輸入信號102進入鎖存位104作為輸入。通信信道106將鎖存位104的輸出饋入緩存器108。通信信道106表示鎖存位104的掃描輸出端口。緩存器108將所述掃描信號輸出到下一緩存器110。然后，緩存器110作為輸入將所述信號分配到鎖存位112。通信信道114將來自于鎖存位112的輸出的掃描輸出信號分配到緩存器116。這個處理將繼續(xù)重復(fù)直到所述掃描鏈中的最后鎖存位被掃描。具體來說，在圖1中，緩存器116將掃描信號輸出到下一緩存器118，緩存器118然后作為輸入將所述信號分配給鎖存位120。鎖存位120的輸出通過通信信道122被傳送給緩存器124的輸入，緩存器124的輸出將所述信號傳送給緩存器126的輸入。然后，所述信號從緩存器126的輸出被傳送給鎖存位130的輸入。鎖存位130的輸出通過通信信道132被傳送給緩存器134的輸入，緩存器134的輸出將所述信號傳送給緩存器136的輸入。所述信號然后從緩存器136的輸出被傳送給鎖存位138的輸入。鎖存位138的輸出通過通信信道140被傳送給緩存器142的輸入，緩存器142的輸出將所述信號傳送給緩存器144的輸入。然后，所述信號從緩存器144的輸出被傳送給鎖存位146的輸入。最后的鎖存位146產(chǎn)生掃描輸出信號148。這就是掃描信號如何通過包括這些鎖存位的掃描鏈。在處理器的功能模式下，這些鎖存位通過邏輯電路152、154、156和158將信息分配給彼此。例如，鎖存位104會通過邏輯電路152來發(fā)送信息，以便將解碼的信號分配給鎖存位120。在微處理器的功能模式期間，這些掃描鏈是不必要的。
參考附圖的圖2，參考標號200描述了傳統(tǒng)的鎖存位的框圖。掃描控制信號205選通鎖存器1 220執(zhí)行完整的鎖存位200的掃描。在掃描模式下，掃描輸入端口210由掃描控制信號205來選擇，以及提供輸入給鎖存器1位220。鎖存器1 220及所結(jié)合的鎖存器2 225組成對應(yīng)于圖1中的鎖存位104、112、120、130、138和146的鎖存位。主(primary)輸入端口215也是到鎖存器1 220的輸入。這個主輸入端口215在處理器的功能模式期間被使用。在處理器的功能模式下，信號通路是從主輸入215到主輸出230的。在處理器的掃描模式下，所述通路是從掃描輸入210到主輸出230和掃描輸出235的。在這種傳統(tǒng)的鎖存位中，主輸出端口230和掃描輸出端口235是在相同的節(jié)點240的。
這種傳統(tǒng)的鎖存位引起某些問題。主輸出端口230和掃描輸出端口235在相同的節(jié)點240。因此，掃描輸出端口235將在處理器的功能模式期間動作(toggle)，以及數(shù)據(jù)將會通過掃描鏈的網(wǎng)絡(luò)進行傳播，直到掃描鏈到達主輸入端口215被選擇的鎖存位為止。在功能模式期間，每個鎖存位將被選擇用于主輸入端口215。如圖1所示，鎖存位通過圖1中作為掃描鏈段150所說明的長導(dǎo)線和幾個緩存器而被橋接。這些導(dǎo)線和緩存器在主信號分配期間的動作導(dǎo)致了不必要的功率消耗。因此，需要一種方法和/或設(shè)備來修改傳統(tǒng)的掃描鏈，以便在處理器的功能模式期間消耗較少的能量。

發(fā)明內(nèi)容
本發(fā)明提供一種方法、一種設(shè)備以及一種計算機程序，用于在處理器的功能模式期間節(jié)約能量。這是通過在功能模式期間禁止掃描鏈來實現(xiàn)的。邏輯選通被插入到掃描鏈中的每個鎖存位，或者被插入到掃描鏈中的每個寄存器。掃描禁止信號和鎖存位的掃描輸出信號是邏輯選通的輸入，以及時間延遲的掃描輸出信號是輸出。邏輯選通將在處理器的功能模式期間禁止掃描鏈，以及在掃描模式期間允許掃描鏈。傳統(tǒng)的掃描鏈在功能模式期間不禁止掃描鏈，因此，數(shù)據(jù)變化通過掃描鏈進行傳播。通過在功能模式期間禁止掃描鏈，數(shù)據(jù)將不會通過掃描鏈進行傳播，以及能量被節(jié)約。


為了更加全面的理解本發(fā)明及其優(yōu)點，現(xiàn)在結(jié)合附圖在下面進行描述，其中圖1概略地描述了處理器中的掃描鏈的傳統(tǒng)的實現(xiàn)；圖2概略地描述了處理器中的傳統(tǒng)鎖存位；圖3概略地描述了修改的鎖存位，其中，每個鎖存位的掃描輸出端口通過掃描禁止信號而被選通；圖4概略地描述了修改的鎖存位寄存器，其中，寄存器的掃描輸出端口通過掃描禁止信號而被選通；以及圖5描述了說明這樣的處理的流程圖，通過所述處理，禁止電路可以禁止掃描鏈。
具體實施例方式
在下面的討論中，許多具體的細節(jié)被詳述，以提供本發(fā)明的全面的理解。然而，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)知道，本發(fā)明可以在沒有所述具體細節(jié)的情況下被實施。在其它的情況下，為了不使不必要的細節(jié)混淆本發(fā)明，已知的單元以示意圖或者框圖的形式而被說明。另外，對于大部分，關(guān)于網(wǎng)絡(luò)通信、電磁信令(signaling)技術(shù)等的細節(jié)被省略，因為，這種細節(jié)不被認為是對于獲得本發(fā)明的完全理解所必需的，以及被認為是在相關(guān)領(lǐng)域的普通技術(shù)人員的理解范圍之內(nèi)的。
本發(fā)明在掃描鏈的使用被完成之后禁止掃描鏈，以便阻止掃描輸出端口的動作。禁止這些掃描鏈減少了在處理器的功能模式期間的掃描鏈的不必要的功率消耗。參考附圖的圖3，參考標號300描述了對掃描鏈中的每個鎖存位的掃描輸出端口的邏輯選通進行說明的掃描鏈設(shè)計。掃描輸入端口301以及主輸入端口302是鎖存位340的輸入。在掃描模式期間，掃描輸入端口301被選擇，以及在功能模式期間，主輸入端口302被選擇。鎖存器1 304以及鎖存器2 306對應(yīng)于圖2中的傳統(tǒng)的鎖存位200。鎖存器2 306的輸出是主輸出端口308和掃描輸出端口310。如前面所討論的那樣，節(jié)點344包括二者，即主輸出端口308和掃描輸出端口310。
在本設(shè)計中，掃描輸出端口310提供輸入給NAND(與非)門314。掃描禁止信號312提供NAND門314的另一個輸入。NAND門314的輸出被饋入到反相器316。NAND門314和反相器316組成禁止電路348。所述反相器316的輸出提供掃描輸出信號318。所述兩個鎖存304和306以及邏輯選通組成鎖存位340。掃描輸出信號318被連接到陣列中的下一鎖存位342的掃描輸入端口320上。所述同樣的處理在鎖存位342中繼續(xù)進行，其中掃描輸入端口320和主輸入端口322是輸入，鎖存器1324和鎖存器2326對應(yīng)于圖2的傳統(tǒng)鎖存位200，鎖存器2326的輸出是主輸出端口328和掃描輸出端口330，二者都被包括在節(jié)點346中，掃描輸出端口330提供到禁止電路350的一個輸入，掃描禁止信號332提供到禁止電路350的另一個輸入，掃描輸出信號330和掃描禁止信號332饋入NAND門334，NAND門334的輸出饋入反相器336。鎖存位342從反相器336的輸出產(chǎn)生被連接到下一鎖存位的掃描輸入端口的掃描輸出信號338。
參考附圖中的圖4，參考標號400描述了對寄存器中的鎖存位陣列的掃描輸出端口的邏輯選通進行說明的另外的掃描鏈設(shè)計。寄存器436包括鎖存位的陣列。掃描輸入信號402是鎖存器1 406的掃描輸入。如前面所述，鎖存器1 406和鎖存器2 408對應(yīng)于圖2中由參考標號200所描述的傳統(tǒng)的鎖存位。掃描輸出端口412和主輸出端口410是該鎖存位的輸出。掃描輸出端口412被連接到鎖存器1 416的掃描輸入端口414。對于寄存器436中的整個鎖存位的陣列重復(fù)這個處理。寄存器中的最后的鎖存位的輸出產(chǎn)生主輸出端口424以及掃描輸出端口426。因此，這兩個端口存在于相同的節(jié)點440。掃描輸出端口426是NAND門430的輸入之一。NAND門430的另一個輸入是掃描禁止信號428。NAND門430的輸出被連接到反相器432的輸入。反相器432的輸出是包括鎖存位陣列的寄存器436的掃描輸出信號434。NAND門430和反相器432組成禁止電路438。
圖3和圖4是類似的設(shè)計。圖3說明了對每個鎖存位中的掃描輸出信號進行邏輯選通。圖4描述了對寄存器的掃描輸出信號進行選通。兩個圖都被設(shè)計成禁止掃描鏈以及阻止鎖存位之間的導(dǎo)線和緩存器的動作。通過插入所述選通邏輯，掃描鏈的連接性可以被控制。掃描禁止信號312、332和428、NAND門314、334和430、以及反相器316、336和432斷開掃描鏈，并且阻止鎖存位的掃描輸出端口在功能模式期間進行動作。在圖3和圖4中，NAND門314、334和430以及反相器316、336和432被使用，但是，通過正確的實現(xiàn)，其它的門也可以被使用。例如，與反相器結(jié)合的NOR(或非)門可以實現(xiàn)相同的結(jié)果。圖3和圖4中所說明的設(shè)計可以通過將掃描禁止信號312、332和428(DC信號)設(shè)置為“0”或“1”而被使用。如果掃描禁止信號是“0”，則掃描鏈被禁止。通過將掃描禁止信號設(shè)置為“1“，掃描鏈能夠繼續(xù)進行。這種實現(xiàn)阻止了在處理器的功能模式期間的不理想的功率消耗。
另外，兩種實現(xiàn)(圖3和圖4)可以被用于初始化鎖存位陣列的內(nèi)容。在圖3中，將掃描禁止信號312和332設(shè)置為“0”會在一個時鐘周期之后將鎖存位340和342初始化為“0”。在圖4中，將掃描禁止信號428設(shè)置為“0”會在多個時鐘周期之后將寄存器436中的全部鎖存位初始化為“0”。因此，圖3中的設(shè)計允許鎖存位比圖4中的設(shè)計更加快速地被初始化。缺點是在每個鎖存位中實現(xiàn)邏輯選通會在芯片上占用較大的面積。
參考附圖中的圖5，參考標號500通常表示對這樣的處理進行說明的流程圖，通過所述處理，掃描禁止信號可以禁止掃描段。所述處理在步驟501開始，產(chǎn)生由參考標號312、332(圖3)及428(圖4)所表示的掃描禁止信號。在步驟502，所述掃描禁止信號和禁止電路348、350(圖3)及438(圖4)確定掃描鏈是被允許的還是被禁止的。參考圖3和圖4的邏輯電路實現(xiàn)，如果掃描禁止信號312、332及428是邏輯“0”，則掃描鏈是被禁止的。因此，如果掃描禁止信號312、332及428是邏輯“1”，則掃描鏈能夠繼續(xù)進行。在主模式504中，掃描禁止信號是“0”，以及掃描鏈段150在步驟506被禁止。在掃描模式508中，掃描禁止信號是“1”，以及掃描鏈段150在步驟510被允許。當(dāng)掃描鏈被允許時，接著在步驟512，邏輯電路產(chǎn)生由參考標號318、338及434所表示的掃描輸出信號。該掃描輸出信號提供用于掃描鏈中的下一鎖存位或下一寄存器的掃描輸入信號。
應(yīng)當(dāng)理解，本發(fā)明可以采用許多形式和實施例。因此，可以產(chǎn)生本設(shè)計的幾種變化而不脫離本發(fā)明的范圍。這里所概述的功能考慮了各種設(shè)計模型的可能性。所述公開不應(yīng)被理解為更偏好任何特定的設(shè)計模型，而是指可以基于其來建立這些設(shè)計模型的基本概念。
因而，通過參考本發(fā)明的優(yōu)選實施例中的一些來描述了本發(fā)明，應(yīng)當(dāng)注意，所公開的實施例實際上是說明性的而非限制性的，以及廣泛的變化、修改、改變以及替換在前面的公開中被設(shè)想，以及在一些情況下，本發(fā)明的某些特征可以被采用，而不相應(yīng)地使用其它特征。許多這種變化和修改可以被認為是可由本領(lǐng)域的技術(shù)人員基于對優(yōu)選實施例的前面描述的參考而得到的。因此，所附權(quán)利要求應(yīng)以符合本發(fā)明的范圍的方式而被廣義地理解。
權(quán)利要求
1.一種用于禁止處理器中的掃描鏈的設(shè)備，所述設(shè)備包括多個禁止電路中的至少一個禁止電路，所述禁止電路至少被配置成在所述處理器的功能模式期間禁止掃描鏈的多個段中的至少一個段。
2.根據(jù)權(quán)利要求1的設(shè)備，其中，所述掃描鏈還包括多個鎖存位中的至少兩個鎖存位的橫向連接。
3.根據(jù)權(quán)利要求2的設(shè)備，其中，所述多個鎖存位中的至少一個鎖存位至少被配置成接收掃描控制信號、主輸入信號和掃描輸入信號，以及至少被配置成輸出主輸出信號和掃描輸出信號。
4.根據(jù)權(quán)利要求3的設(shè)備，其中，所述掃描鏈還包括將所述多個鎖存位中的至少一個鎖存位的掃描輸出信號連接到所述多個鎖存位中的分離的鎖存位的掃描輸入信號。
5.根據(jù)權(quán)利要求1的設(shè)備，其中，所述多個禁止電路中的至少一個禁止電路還包括多個邏輯電路中的至少一個邏輯電路，所述邏輯電路至少被配置成作為輸入而接收來自于多個鎖存位中的至少一個鎖存位的掃描輸出信號和掃描禁止信號，以及至少被配置成產(chǎn)生時間延遲的掃描輸出信號。
6.根據(jù)權(quán)利要求5的設(shè)備，其中，多個邏輯電路中的至少一個邏輯電路還包括NAND門，其至少被配置成接收來自于多個鎖存位中的至少一個鎖存位的掃描輸出信號和所述掃描禁止信號的輸入，以及輸出時間延遲的信號；以及反相器，其至少被配置成接收來自于所述NAND門的時間延遲的信號的輸入，以及輸出時間延遲的掃描輸出信號。
7.根據(jù)權(quán)利要求6的設(shè)備，其中，所述邏輯電路至少被配置成與所述多個鎖存位中的至少一個鎖存位相結(jié)合，以生成多個具有選通邏輯的鎖存位中的至少一個具有選通邏輯的位。
8.根據(jù)權(quán)利要求7的設(shè)備，其中，所述多個具有選通邏輯的鎖存位中的至少一個具有選通邏輯的鎖存位至少被配置成與所述多個具有選通邏輯的鎖存位中的分離的具有選通邏輯的鎖存位相連。
9.根據(jù)權(quán)利要求6的設(shè)備，其中，所述邏輯電路至少被配置成與多個寄存器中的至少一個寄存器相結(jié)合，以生成多個具有選通邏輯的寄存器中的至少一個具有選通邏輯的寄存器。
10.根據(jù)權(quán)利要求9的設(shè)備，其中，所述邏輯電路至少被配置成作為輸入來接收所述寄存器中的多個鎖存位中的最后的鎖存位的掃描輸出信號和掃描禁止信號，以及輸出掃描輸出信號。
11.根據(jù)權(quán)利要求10的設(shè)備，其中，所述多個具有選通邏輯的寄存器中的至少一個具有選通邏輯的寄存器至少被配置成連接到所述多個具有選通邏輯的寄存器中的分離的具有選通邏輯的寄存器。
12.一種用于在處理器中禁止掃描鏈以節(jié)省功率的方法，包括在所述掃描鏈中插入門；產(chǎn)生被傳遞給所述門的掃描鏈控制信號；以及在所述處理器的功能模式期間，通過所述控制信號來控制所述掃描鏈的連接。
13.根據(jù)權(quán)利要求12的方法，其中，在所述掃描鏈中插入門的步驟還包括在鎖存位的陣列中的每個鎖存位的掃描輸出端口處插入所述門。
14.根據(jù)權(quán)利要求12的方法，其中，在所述掃描鏈中插入門的步驟還包括在寄存器內(nèi)的鎖存位的陣列的最后鎖存位的掃描輸出端口處插入所述門。
15.根據(jù)權(quán)利要求12的方法，其中，在所述處理器的功能模式期間通過所述控制信號來控制所述掃描鏈的連接的步驟還包括產(chǎn)生將在所述處理器的主模式期間禁止所述掃描鏈的控制信號；以及產(chǎn)生將在所述處理器的掃描模式期間允許所述掃描鏈的控制信號。
16.一種用于在處理器中禁止掃描鏈功能以節(jié)省功率的計算機程序產(chǎn)品，所述計算機程序產(chǎn)品具有其上含有計算機程序的媒介，其中，所述計算機程序包括用于在所述掃描鏈中插入門的計算機代碼；用于產(chǎn)生被傳遞給所述門的掃描鏈控制信號的計算機代碼；以及用于在所述處理器的功能模式期間通過所述控制信號來控制所述掃描鏈的連接的計算機代碼。
17.根據(jù)權(quán)利要求16的計算機程序，其中，用于在所述掃描鏈中插入門的計算機代碼還包括在鎖存位的陣列中的每個鎖存位的掃描輸出端口處插入所述門。
18.根據(jù)權(quán)利要求16的計算機程序，其中，用于在所述掃描鏈中插入門的計算機代碼還包括在寄存器內(nèi)的鎖存位的陣列的最后鎖存位的掃描輸出端口處插入所述門。
19.根據(jù)權(quán)利要求16的計算機程序，其中，用于在所述處理器的功能模式期間通過所述控制信號來控制所述掃描鏈的連接的計算機代碼還包括用于產(chǎn)生將在所述處理器的主模式期間禁止所述掃描鏈的控制信號的計算機代碼；以及用于產(chǎn)生將在所述處理器的掃描模式期間允許所述掃描鏈的控制信號的計算機代碼。
全文摘要
提供一種方法、一種設(shè)備以及一種計算機程序，用于在處理器的功能模式期間通過禁止掃描鏈來節(jié)約能量。通過將邏輯選通插入到掃描鏈中，可以在處理器的功能模式期間禁止掃描鏈。在功能模式期間，掃描鏈的鎖存位的掃描輸出端口動作，這導(dǎo)致不必要的能量消耗。通過選通掃描控制信號和鎖存位的掃描輸出端口，鎖存位之間的掃描鏈段可以被斷開。因此，在功能模式期間，掃描控制信號額可以禁止掃描鏈。
文檔編號G06F1/32GK1766797SQ20051011603
公開日2006年5月3日 申請日期2005年10月27日 優(yōu)先權(quán)日2004年10月28日
發(fā)明者高橋修, 董祥厚, 喬爾·A.·斯?fàn)柌? 詹姆斯·D.·沃諾克, 戴爾特·溫德爾 申請人:國際商業(yè)機器公司