專利名稱:一種解決共享總線浮空導(dǎo)致io漏電的設(shè)計(jì)方法及裝置的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及集成電路設(shè)計(jì)及制造領(lǐng)域,特別涉及一種解決共享總線浮空導(dǎo)致輸入輸出電路(IO)漏電的設(shè)計(jì)方法。本發(fā)明還涉及一種解決共享總線浮空導(dǎo)致輸入輸出電路(IO)漏電的裝置。
背景技術(shù):
現(xiàn)代電子系統(tǒng)中通常包含有共享總線電路,其芯片的總線結(jié)構(gòu)如圖1所示。其中,數(shù)據(jù)總線通常是雙向總線。如圖2所示,通常芯片數(shù)據(jù)總線的驅(qū)動(dòng)電路包括輸入緩沖器、輸出緩沖器、外部輸入數(shù)據(jù)端子(IDATA)、芯片內(nèi)部邏輯的數(shù)據(jù)輸出端子(ODATA)、輸出使能控制端(OEN),連接緩沖器與芯片封裝的焊盤端子(PAD)。其中,輸出使能控制端(OEN)通常為低電平有效,輸出使能控制端也可以是高電平有效,為表述方便本文以低電平為例進(jìn)行描述,所述的方法同樣適用于輸出使能控制端高電平有效的情況;所述輸入緩沖器通常為常開類型緩沖器,即任何時(shí)刻均可輸入。當(dāng)輸出使能控制端(OEN)為高電平時(shí),輸出緩沖器關(guān)閉,數(shù)據(jù)輸出端子(ODATA)到PAD端子的輸出被屏蔽;當(dāng)輸出使能控制端(OEN)為低電平時(shí),輸出緩沖器打開,數(shù)據(jù)輸出端子(ODATA)的狀態(tài)傳遞到PAD端子。
如圖2所示,通過配置OEN端子可將該緩沖器設(shè)置為輸出狀態(tài),其端子狀態(tài)真值表如下
通過配置OEN端子可將該緩沖器設(shè)置為輸入狀態(tài),其端子狀態(tài)真值表如下
圖4為緩沖器的晶體管級(jí)電路圖。如圖4所示,根據(jù)晶體管的特性,當(dāng)緩沖器的輸入端子(I)為高電平或低電平時(shí),M1管和M2管只有一個(gè)導(dǎo)通,此時(shí)沒有漏電;當(dāng)輸入端子(I)浮空時(shí)或?yàn)橹虚g電平時(shí)M1管和M2管同時(shí)導(dǎo)通從而導(dǎo)致從電源(VDD)到地(VSS)的漏電。
由上可知,當(dāng)各個(gè)模塊均不占用總線時(shí),芯片數(shù)據(jù)總線的驅(qū)動(dòng)電路為高阻態(tài),即PAD端子為高阻態(tài),此高阻態(tài)會(huì)導(dǎo)致輸入輸出電路的輸入緩沖器漏電,從而導(dǎo)致系統(tǒng)功耗增加。若該芯片用于設(shè)備中,則該設(shè)備待機(jī)時(shí)間將縮短。
發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明的目的是通過控制輸入輸出緩沖器的開啟和關(guān)閉,從而提供一種能夠解決共享總線浮空導(dǎo)致IO漏電的設(shè)計(jì)方法。本發(fā)明的目的還提供一種解決共享總線浮空導(dǎo)致輸入輸出電路(IO)漏電的裝置。
(二)技術(shù)方案為了達(dá)到上述目的,本發(fā)明采取以下方法在總線設(shè)置從器件選通信號(hào);在總線上設(shè)置所有從器件的寫有效信號(hào);在總線上設(shè)置作用于所有從器件的讀有效信號(hào);在總線驅(qū)動(dòng)電路中的輸出緩沖器上設(shè)置輸出使能控制端;所述方法還包括以下步驟
1)在總線驅(qū)動(dòng)電路中的輸入緩沖器上增設(shè)輸入使能控制端;2)利用所述從器件選通信號(hào)和寫有效信號(hào)控制輸入緩沖器的輸入使能控制端,從而控制輸入緩沖器的開啟和關(guān)閉。
其中,當(dāng)某一從器件的選通信號(hào)有效且寫有效信號(hào)有效時(shí),在輸入緩沖器的輸入使能控制端的控制下所述輸入緩沖器開啟;當(dāng)各個(gè)從器件均不占用總線時(shí),各個(gè)從器件的選通信號(hào)均無效,輸入緩沖器上的輸入使能控制端使輸入緩沖器關(guān)閉。
其中,所述輸入緩沖器采用與門電路實(shí)現(xiàn)。
本發(fā)明解決共享總線浮空導(dǎo)致IO漏電的接口裝置包括輸入緩沖器和輸出緩沖器,其中,所述輸入緩沖器具備一輸入使能端,該輸入使能端由接選通信號(hào)和寫有效信號(hào)共同控制。
其中,當(dāng)某一從器件的選通信號(hào)有效且寫有效信號(hào)有效時(shí),在輸入緩沖器的輸入使能控制端的控制下所述輸入緩沖器開啟;當(dāng)各個(gè)從器件均不占用總線時(shí),各個(gè)從器件的選通信號(hào)均無效,輸入緩沖器上的輸入使能控制端使輸入緩沖器關(guān)閉。
(三)有益效果1)由于本發(fā)明能夠控制芯片中的輸入輸出緩沖器,因此,解決了總線浮空時(shí)輸入輸出電路(IO)漏電的問題,從而,降低了系統(tǒng)的功耗;2)當(dāng)本發(fā)明制作的芯片用于設(shè)備中時(shí),能夠延長(zhǎng)該設(shè)備的待機(jī)時(shí)間特別是手持設(shè)備的待機(jī)時(shí)間。
圖1是現(xiàn)有技術(shù)的芯片的總線結(jié)構(gòu)示意圖;圖2是現(xiàn)有技術(shù)的輸入輸出緩沖器結(jié)構(gòu)示意圖;圖3是現(xiàn)有技術(shù)的從器件輸入輸出緩沖器的電路結(jié)構(gòu)示意圖;圖4是緩沖器原理圖;圖5是與門原理圖;
圖6是本發(fā)明具有與門類型輸入緩沖器的可控輸入輸出緩沖器結(jié)構(gòu)示意圖;圖7是本發(fā)明從器件可控輸入輸出緩沖器的電路結(jié)構(gòu)示意圖。
圖1說明1)CPU、控制器;2)SLAVE1、第一個(gè)從器件;3)SLAVE2、第二個(gè)從器件;4)SLAVEk、第k個(gè)從器件;5)CSN1、第1個(gè)從器件的選通信號(hào);6)CSN2、第2個(gè)從器件的選通信號(hào);7)CSNk、第k個(gè)從器件的選通信號(hào);8)WRN、寫有效信號(hào);9)RDN、讀有效信號(hào);10)ADDR[m:0]、地址線[m:0];11)DATA[n:0]、數(shù)據(jù)線[n:0];圖2說明1)IDATA、外部輸入數(shù)據(jù)端子;2)ODATA、芯片內(nèi)部邏輯的數(shù)據(jù)輸出端子;3)OEN、輸出使能控制端端子;4)PAD、連接緩沖器與芯片封裝的焊盤端子;5)1、緩沖器;圖3說明1)BUS I/F、總線接口電路,與外部CPU總線的接口電路,實(shí)現(xiàn)內(nèi)部總線與外部總線的協(xié)議轉(zhuǎn)換;2)Core、內(nèi)部邏輯電路;3)DATA[x]、數(shù)據(jù)總線的第x位(x=1~n)端子;
4)IDATA[x]、外部輸入數(shù)據(jù)的第x位端子;5)ODATA[x]、芯片內(nèi)部邏輯的第x位數(shù)據(jù)輸出端子;6)OEN、輸出使能控制端子;7)CSN、選通信號(hào)(片選使能控制端子);8)RDN、讀有效信號(hào)(讀使能控制端子);9)WRN、寫有效信號(hào)(寫使能控制端子);10)1、緩沖器;圖4說明1)I、緩沖器輸入端;2)Y、緩沖器輸出端;3)M1-M4、晶體管;4)VDD、電源;5)VSS、地;6)1、緩沖器;圖5說明1)I、與門輸入端;2)Y、與門輸出端;3)m1-m6、晶體管;4)VDD、電源;5)VSS、地;6)3、與門;圖6說明1)IDATA、外部輸入數(shù)據(jù)端子;2)ODATA、芯片內(nèi)部邏輯的數(shù)據(jù)輸出端子;3)OEN、輸出使能控制端子;4)IE、輸入使能控制端子;5)PAD、連接緩沖器與芯片封裝的焊盤端子;
6)3、與門;圖7說明1)BUS I/F、總線接口電路,與外部CPU總線的接口電路,實(shí)現(xiàn)內(nèi)部總線與外部總線的協(xié)議轉(zhuǎn)換;2)Core、內(nèi)部邏輯電路;3)DATA[x]、數(shù)據(jù)總線的第x位(x=1~n)端子;4)IDATA[x]、外部輸入數(shù)據(jù)的第x位端子;5)ODATA[x]、芯片內(nèi)部邏輯的第x位數(shù)據(jù)輸出端子;6)OEN、輸出使能控制端子;7)IE、輸入使能控制端子;8)CSN、選通信號(hào)(片選使能控制端子);9)RDN、讀有效信號(hào)(讀使能控制端子);10)WRN、寫有效信號(hào)(寫使能控制端子);11)2、與非門;12)3、與門。
具體實(shí)施例方式
以下實(shí)施例用于說明本發(fā)明,但不用來限制本發(fā)明的范圍。
如圖6所示,在芯片設(shè)計(jì)階段,在數(shù)據(jù)總線驅(qū)動(dòng)電路中的輸入緩沖器上增設(shè)輸入使能控制端IE,高電平有效;引入與門類型的輸入電路代替圖2所示的單一功能的輸入緩沖器1。該輸入緩沖器1用與門3代替。
如圖5所示,根據(jù)與門的原理,m1管和m2管為串聯(lián),其兩個(gè)輸入端A、B中的任何一個(gè)為低電平時(shí),m1管和m2管中的一個(gè)為截止態(tài),m3管和m4管至少有一個(gè)為導(dǎo)通狀態(tài),從而C端子為高電平,Y端子為低電平,此時(shí)m1管,m2管和m6管為截止態(tài),從而消除VDD到VSS的漏電。
如圖6所示,當(dāng)IE為低電平時(shí),PAD端子到IDATA端子的輸入被屏蔽,IDATA端子被強(qiáng)置為低電平;當(dāng)IE為高電平時(shí),PAD端子的狀態(tài)傳遞到IDATA端子;輸出使能控制端OEN,低電平有效,當(dāng)OEN為高電平時(shí),輸出緩沖器關(guān)閉,ODATA到PAD端子的輸出被屏蔽;當(dāng)OEN為低電平時(shí),輸出緩沖器打開,ODATA端子的狀態(tài)傳遞到PAD端子;通過配置OE端子和IE端子可將該緩沖器設(shè)置為輸出狀態(tài),其端子狀態(tài)真值表如下
通過配置OE端子和IE端子可將該緩沖器設(shè)置為輸入狀態(tài),其端子狀態(tài)真值表如下
如圖7所示,該電路中采用帶輸入使能控制端的雙向緩沖器,同時(shí)利用CSN和WRN共同來控制輸入緩沖器的開啟,即控制輸入使能控制端IE;當(dāng)輸入使能控制端IE為低電平時(shí),IDATA[x]端被強(qiáng)制為低電平狀態(tài)。圖7中CSN和WRN經(jīng)輸入緩沖器后輸入到或非門的輸入端,該或非門的輸出端控制與門輸入緩沖器。在圖7中,只有某一從器件的選通信號(hào)CSN有效且寫有效信號(hào)WRN有效時(shí),通過輸入緩沖器上的輸入使能控制端使該器件的數(shù)據(jù)端子的輸入緩沖器打開;當(dāng)各個(gè)從器件均不占用總線時(shí),各個(gè)從器件的選通信號(hào)均無效,通過輸入緩沖器上的輸入使能控制端使輸入緩沖器關(guān)閉。
通過上述方法和裝置有效的消除了總線高阻態(tài)導(dǎo)致的驅(qū)動(dòng)電路的輸入緩沖器漏電流,從而降低了系統(tǒng)功耗;延長(zhǎng)了設(shè)備的待機(jī)時(shí)間,特別是手持設(shè)備的待機(jī)時(shí)間。
權(quán)利要求
1.一種解決共享總線浮空導(dǎo)致IO漏電的設(shè)計(jì)方法,包括在總線設(shè)置從器件選通信號(hào)(CSN);在總線上設(shè)置所有從器件的寫有效信號(hào)(WRN);在總線上設(shè)置作用于所有從器件的讀有效信號(hào)(RDN);在總線驅(qū)動(dòng)電路中的輸出緩沖器上設(shè)置輸出使能控制端(OE);其特征在于,所述方法還包括以下步驟1)在總線驅(qū)動(dòng)電路中的輸入緩沖器上增設(shè)輸入使能控制端(IE);2)利用所述從器件選通信號(hào)(CSN)和寫有效信號(hào)(WRN)控制輸入緩沖器的輸入使能控制端(IE),從而控制輸入緩沖器的開啟和關(guān)閉。
2如權(quán)利要求1所述的方法,其特征在于當(dāng)某一從器件的選通信號(hào)(CSN)有效且寫有效信號(hào)(WRN)有效時(shí),在輸入緩沖器的輸入使能控制端(IE)的控制下所述輸入緩沖器開啟;當(dāng)各個(gè)從器件均不占用總線時(shí),各個(gè)從器件的選通信號(hào)(CSN)均無效,輸入緩沖器上的輸入使能控制端(IE)使輸入緩沖器關(guān)閉。
3.如權(quán)利要求1所述的一種解決共享總線浮空導(dǎo)致IO漏電的設(shè)計(jì)方法,其特征在于所述輸入緩沖器采用與門電路實(shí)現(xiàn)。
4.采用權(quán)利要求1所述的解決共享總線浮空導(dǎo)致IO漏電的接口裝置包括輸入緩沖器和輸出緩沖器,其特征在于所述輸入緩沖器具備一輸入使能端(IE),該輸入使能端由接選通信號(hào)(CSN)和寫有效信號(hào)(WRN)共同控制。
5.如權(quán)利要求4所述的接口裝置,其特征在于,當(dāng)某一從器件的選通信號(hào)(CSN)有效且寫有效信號(hào)(WRN)有效時(shí),在輸入緩沖器的輸入使能控制端(IE)的控制下所述輸入緩沖器開啟;當(dāng)各個(gè)從器件均不占用總線時(shí),各個(gè)從器件的選通信號(hào)(CSN)均無效,輸入緩沖器上的輸入使能控制端(IE)使輸入緩沖器關(guān)閉。
全文摘要
本發(fā)明涉及集成電路設(shè)計(jì)及制造領(lǐng)域。本發(fā)明公開的一種解決共享總線浮空導(dǎo)致IO漏電的設(shè)計(jì)方法及裝置,包括1)在數(shù)據(jù)總線驅(qū)動(dòng)電路中的輸入緩沖器上增設(shè)輸入使能控制端,用以實(shí)現(xiàn)控制輸入輸出緩沖器;2)利用選通信號(hào)和寫有效信號(hào)控制輸入緩沖器上的使能控制端;3)只有某一從器件的選通信號(hào)有效且寫有效信號(hào)有效時(shí),通過輸入緩沖器上的輸入使能控制端使該器件的數(shù)據(jù)端子的輸入緩沖器打開;4)當(dāng)各個(gè)從器件均不占用總線時(shí),各個(gè)從器件的選通信號(hào)均無效,通過輸入緩沖器上的輸入使能控制端使輸入緩沖器關(guān)閉。裝置包括包括輸入緩沖器和輸出緩沖器,其中,所述輸入緩沖器具備一輸入使能端,該輸入使能端由接選通信號(hào)和寫有效信號(hào)共同控制。
文檔編號(hào)G06F1/32GK1804758SQ20051013064
公開日2006年7月19日 申請(qǐng)日期2005年12月16日 優(yōu)先權(quán)日2005年12月16日
發(fā)明者金傳恩, 董欣 申請(qǐng)人:北京中星微電子有限公司