專利名稱：可編程時(shí)鐘生成的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可編程加/減時(shí)鐘發(fā)生器、其制造方法、可編程時(shí)鐘信號(hào)生成方法、以及由這種方法所生成的時(shí)鐘信號(hào)。
背景技術(shù)：
在很多情況下需要改變集成電路中的工作時(shí)鐘信號(hào)的頻率，以便于功率或性能管理。例如，許多半導(dǎo)體設(shè)備具有運(yùn)行和待機(jī)工作模式。相對(duì)于在運(yùn)行模式中的功耗，在待機(jī)模式中的功耗降低了，從而在設(shè)備加電但是空閑的時(shí)期增加了效率。在待機(jī)模式中減少功耗的一個(gè)方法是減少多個(gè)必須在設(shè)備加電時(shí)連續(xù)工作的電路的工作頻率。這可以通過(guò)提供雙振蕩器頻率來(lái)實(shí)現(xiàn)較高頻率在運(yùn)行模式中工作期間以全速驅(qū)動(dòng)電路，而較低頻率以較低速度驅(qū)動(dòng)電路，由此減少了在待機(jī)模式中工作期間電路的功耗。
類似地，通常對(duì)計(jì)算機(jī)、特別對(duì)微處理器和微控制器更高的性能需要，已經(jīng)引發(fā)各種進(jìn)步，包括更高的時(shí)鐘頻率和更簡(jiǎn)單的指令集。結(jié)果，對(duì)于所有集成電路來(lái)說(shuō)，時(shí)鐘速度和頻率的控制和靈活性已經(jīng)變得十分關(guān)鍵。

發(fā)明內(nèi)容
現(xiàn)在我們已經(jīng)發(fā)明一種改進(jìn)的裝置，本發(fā)明的目的是提供一種方法和裝置，用于生成集成電路或其一部分的時(shí)鐘信號(hào)，以便可以實(shí)質(zhì)上連續(xù)地改變其頻率(即，通過(guò)頻率漸變，同時(shí)當(dāng)時(shí)鐘信號(hào)在不同頻率之間改變時(shí)保持它的連續(xù)性)，而不會(huì)在時(shí)鐘輸出線上產(chǎn)生任何亂真信號(hào)(spurious signal)或干擾(glitch)。
按照本發(fā)明，提供了用于生成集成電路的時(shí)鐘信號(hào)的電子設(shè)備，該設(shè)備包括用于生成第一頻率的第一輸出時(shí)鐘信號(hào)的模塊；用于依靠可變控制信號(hào)來(lái)延遲所述第一輸出時(shí)鐘信號(hào)的模塊，所述可變控制信號(hào)被同步到本地時(shí)鐘信號(hào)；和用于生成由所述可變控制信號(hào)定義的第二頻率的第二輸出時(shí)鐘信號(hào)的模塊。
本發(fā)明擴(kuò)展為制造如上定義的電子設(shè)備的方法、以及依靠如上定義的電子設(shè)備所生成的時(shí)鐘信號(hào)。
根據(jù)本發(fā)明，還提供了一種用于生成集成電路的時(shí)鐘信號(hào)的方法，該方法包括生成第一頻率的第一輸出時(shí)鐘信號(hào)；依靠可變控制信號(hào)來(lái)延遲所述第一輸出時(shí)鐘信號(hào)；將所述可變控制信號(hào)同步到本地時(shí)鐘信號(hào)；并生成由所述可變控制信號(hào)定義的第二頻率的第二輸出時(shí)鐘信號(hào)。
可以將該電子設(shè)備設(shè)計(jì)成在至少兩個(gè)頻率之間切換，并且用于延遲第一輸出時(shí)鐘信號(hào)的模塊可以包括雙路或多路延遲元件，例如D型觸發(fā)器等。該延遲元件在優(yōu)選情況下具有可變控制信號(hào)和本地時(shí)鐘信號(hào)作為它的輸入。該延遲元件的輸出可以作為驅(qū)動(dòng)信號(hào)饋送給位于該設(shè)備的輸入和輸出之間的多路復(fù)用器等。
本發(fā)明可以擴(kuò)展為生成時(shí)鐘信號(hào)的裝置，其包括如上定義的多個(gè)電子設(shè)備。所述電子設(shè)備可以串聯(lián)在回路中，每個(gè)設(shè)備具有各自的可變控制信號(hào)和輸出，其中由振蕩器生成的時(shí)鐘信號(hào)的頻率可以通過(guò)改變各自的電子設(shè)備的輸出來(lái)改變。該振蕩器還可以包括加/減FIFO等，用于接收定義了在輸出時(shí)鐘信號(hào)的頻率中所要求的改變的信號(hào)，并用于相應(yīng)地改變電子設(shè)備的輸出，以實(shí)現(xiàn)輸出時(shí)鐘信號(hào)頻率中所要求的改變。
根據(jù)在此描述的實(shí)施例，本發(fā)明的這些和其他方面將變得清楚，并參考該實(shí)施例來(lái)說(shuō)明本發(fā)明的這些和其他方面。


現(xiàn)在，將只通過(guò)例子的方式并參考附圖來(lái)描述本發(fā)明的實(shí)施例，其中圖1是在根據(jù)本發(fā)明典型實(shí)施例的時(shí)鐘發(fā)生裝置中使用的雙路延遲元件的示意電路圖；
圖2是圖1的元件的示意電路圖，其中為了清楚說(shuō)明而省略了D型觸發(fā)器；圖3是說(shuō)明根據(jù)本發(fā)明典型實(shí)施例的振蕩器的拓?fù)浣Y(jié)構(gòu)的示意框圖；圖4是根據(jù)本發(fā)明典型實(shí)施例的振蕩器的示意電路圖；以及圖5是使用根據(jù)本發(fā)明典型實(shí)施例的裝置可獲得的時(shí)鐘波形的圖形說(shuō)明。
具體實(shí)施例方式
在已知的方案中，時(shí)鐘生成通常需要參考時(shí)鐘，該參考時(shí)鐘然后可以被用于產(chǎn)生頻率為參考時(shí)鐘頻率的倍數(shù)的時(shí)鐘信號(hào)。然而，這些已知方案的主要缺點(diǎn)在于，只有是參考時(shí)鐘頻率倍數(shù)的頻率是可利用的，并且標(biāo)準(zhǔn)的解決方案易于在時(shí)鐘線上引入干擾。
美國(guó)專利No.5,808,486描述了一種時(shí)鐘使能電路，當(dāng)存在使能信號(hào)時(shí)，該時(shí)鐘使能電路生成具有與輸入時(shí)鐘信號(hào)相同頻率、相同占空比和固定相位關(guān)系的輸出時(shí)鐘信號(hào)。該電路包括正邊沿觸發(fā)的第一D觸發(fā)器、負(fù)邊沿觸發(fā)的第二D觸發(fā)器、以及兩輸入的AND門(mén)。該時(shí)鐘使能電路旨在生成輸出時(shí)鐘信號(hào)，使得在使能輸出信號(hào)改變?yōu)檫壿嫾贂r(shí)，該輸出時(shí)鐘信號(hào)以不產(chǎn)生任何干擾的方式返回到它的穩(wěn)態(tài)值，并保留輸入時(shí)鐘的占空比。
美國(guó)專利No.6,275,546通常涉及一種切換電路，用于在兩個(gè)單獨(dú)的、通常自由運(yùn)行的、可以具有相同或者不同頻率和相位的輸入時(shí)鐘信號(hào)之間進(jìn)行切換，以便產(chǎn)生無(wú)干擾的輸出時(shí)鐘信號(hào)，該輸出時(shí)鐘信號(hào)被同步到輸入時(shí)鐘信號(hào)中的一個(gè)。
美國(guó)專利申請(qǐng)公開(kāi)No.2003/0074595 A1描述了一種電路，其包含根據(jù)輸入時(shí)鐘值生成的動(dòng)態(tài)可變輸出時(shí)鐘值、和作為上升沿對(duì)齊使能信號(hào)的取樣周期輸出，維持在取樣周期確定和上升沿對(duì)齊事件之間的一對(duì)一關(guān)系，而不管整數(shù)值中的動(dòng)態(tài)變化。該電路提供了根據(jù)輸入時(shí)鐘基于整數(shù)值的動(dòng)態(tài)可變輸出時(shí)鐘，其中該整數(shù)可以被連續(xù)地修改。
如上所述，本發(fā)明旨在提供一種機(jī)制，來(lái)生成集成電路或者其中一部分的時(shí)鐘信號(hào)，使得其頻率可以被安全地連續(xù)地改變(即，通過(guò)頻率漸變)。
參考附圖的圖1，根據(jù)本發(fā)明典型實(shí)施例的可編程加/減時(shí)鐘發(fā)生器，包括同步雙路元件，該同步雙路元件在最佳情況下被構(gòu)造為單個(gè)的單元?？梢岳斫猓景l(fā)明的電路實(shí)現(xiàn)是可以改變的，盡管其基本功能沒(méi)有改變。
在所說(shuō)明的例子中，所述元件包括具有兩個(gè)輸入信號(hào)的多路復(fù)用器10，第二個(gè)輸入信號(hào)是第一個(gè)輸入信號(hào)的延遲形式，第二個(gè)輸入信號(hào)是通過(guò)將輸入經(jīng)由一組普通組合延遲元件12饋送給多路復(fù)用器10而產(chǎn)生的，并且多路復(fù)用器的輸出被經(jīng)由反相器14饋送給輸出(Out，即“出”)。該元件還包括D型觸發(fā)器16，該D型觸發(fā)器具有編程信號(hào)(Fk)作為其“D”輸入。通常，D型觸發(fā)器是數(shù)字邏輯設(shè)備，每當(dāng)其時(shí)鐘輸入(CP)做出某種轉(zhuǎn)換(即，低到高或者高到低)時(shí)，該數(shù)字邏輯設(shè)備就存儲(chǔ)其“D”輸入的狀態(tài)，并且(多個(gè))輸出“Q”顯示當(dāng)前存儲(chǔ)的值。在這種本發(fā)明的典型實(shí)施例的情況下，來(lái)自D型觸發(fā)器的兩個(gè)輸出“Q”和“Qn”提供各自的驅(qū)動(dòng)信號(hào)給多路復(fù)用器10，并且輸出信號(hào)(Out)相對(duì)于輸入信號(hào)(In，即“入”)的延遲取決于編程信號(hào)Fk的值。該信號(hào)在本地時(shí)鐘(sync_ck)的上升沿被進(jìn)行同步。正是后者這一方面使得該電路能夠達(dá)到本發(fā)明的目的。
參考附圖的圖2，說(shuō)明了圖1的典型元件，其中省略了同步上升沿觸發(fā)器16，以便更清楚地闡明該電路的整個(gè)操作。因此，如本專業(yè)的技術(shù)人員將會(huì)清楚的那樣，根據(jù)本發(fā)明的電路的基本操作是使用可變控制信號(hào)Fk來(lái)延遲時(shí)鐘發(fā)生器的輸出信號(hào)(Out)，其中使用例如包含在圖1的電路中的D型觸發(fā)器16來(lái)將該可變控制信號(hào)Fk同步到本地時(shí)鐘。
參考附圖的圖3，可以通過(guò)將多個(gè)這樣的元件20串聯(lián)到回路中而創(chuàng)建振蕩器，每一個(gè)元件具有各自的控制信號(hào)F。用于圖3中說(shuō)明的振蕩器的驅(qū)動(dòng)電路被示意性地顯示在附圖的圖4中。該驅(qū)動(dòng)電路包括加/減FIFO 22，并且振蕩器的頻率可以通過(guò)改變R1-R9信號(hào)上的值而改變。為了改變振蕩器的頻率，R1-R9信號(hào)上的模式必須是這樣的，即一次只有一個(gè)延遲元件24被重新編程。這可以使用加/減FIFO22來(lái)實(shí)現(xiàn)，該加/減FIFO 22能夠通過(guò)簡(jiǎn)單的邏輯移位使模式0000001變成1111111(反之亦然)。在本典型實(shí)施例的情況下，左移增加振蕩器頻率(“加”信號(hào))而右移減少頻率(“減”信號(hào))。
為了保證正確工作和避免問(wèn)題，有必要使用例如在圖4中只說(shuō)明了一個(gè)的D型觸發(fā)器26來(lái)使上述模式與生成的時(shí)鐘信號(hào)(CK)保持同步。正是由于這個(gè)原因，在圖1的電路中的觸發(fā)器16是必要的，其中觸發(fā)器必須位于其各自的延遲元件的鄰近以避免競(jìng)爭(zhēng)(race)。該觸發(fā)器的存在(或者其等效物)暗含于圖2的電路中，并且當(dāng)使用圖1的電路時(shí)，該電路應(yīng)該被包含于振蕩器回路的延遲元件中。
本發(fā)明的裝置允許連續(xù)地改變時(shí)鐘頻率而沒(méi)有任何亂真轉(zhuǎn)換，并且附圖的圖5中說(shuō)明了典型的波形，其中說(shuō)明了相對(duì)于將時(shí)鐘頻率從2GHz改變?yōu)榇蠹s100MHz所執(zhí)行的測(cè)試。對(duì)所生成的時(shí)鐘的頻率的控制是相對(duì)非常簡(jiǎn)單的，因?yàn)椴恍枰襁@樣的時(shí)鐘工作。相反，使用僅兩個(gè)信號(hào)“加”和“減”來(lái)實(shí)現(xiàn)期望的控制。
因此，本發(fā)明提供了一種機(jī)制來(lái)生成集成電路或者其中一部分的時(shí)鐘信號(hào)，這使得其頻率能夠被安全地實(shí)質(zhì)上連續(xù)地改變(即，通過(guò)頻率漸變)，而沒(méi)有任何亂真轉(zhuǎn)換。本發(fā)明不要求使用外部振蕩器，并且與例如掃描鏈這樣的標(biāo)準(zhǔn)結(jié)構(gòu)測(cè)試解決方案兼容。如上面討論的，根據(jù)本發(fā)明的裝置在為了性能和功率管理而改變頻率的系統(tǒng)中找到其應(yīng)用。
本發(fā)明的實(shí)施例已經(jīng)僅通過(guò)例子在前面進(jìn)行了描述，并且本領(lǐng)域的技術(shù)人員將會(huì)清楚，在不離開(kāi)由所附權(quán)利要求定義的本發(fā)明的范圍的情況下，可以對(duì)所描述的實(shí)施例做出多種修改和變化。例如，在圖1中所示的并參考圖1來(lái)描述的典型實(shí)施例中，使用D型觸發(fā)器來(lái)配置雙路延遲元件。然而，在替換的實(shí)施例中，可以采用多路延遲元件。本專業(yè)的技術(shù)人員將會(huì)理解，該振蕩器的拓?fù)浣Y(jié)構(gòu)可以與附圖的圖3中所說(shuō)明的不同。本發(fā)明工作需要的同步接口可以通過(guò)與實(shí)施例所說(shuō)明的同步接口不同的方式來(lái)實(shí)現(xiàn)，并且可以構(gòu)想對(duì)于圖4電路中的加/減FIFO的多種設(shè)計(jì)。
此外，在權(quán)利要求中，置于圓括號(hào)之間的任何參考標(biāo)記將不被解釋為限制權(quán)利要求。術(shù)語(yǔ)“包括”不排除沒(méi)有在權(quán)利要求中列出的元件或步驟的存在。術(shù)語(yǔ)“一個(gè)”不排除多個(gè)的意思。本發(fā)明可以依靠包括多種分離元件的硬件、和依靠合適地編程的計(jì)算機(jī)來(lái)實(shí)現(xiàn)。在裝置權(quán)利要求中列舉了多個(gè)模塊，這些模塊中的一部分可以通過(guò)同一個(gè)硬件零件來(lái)實(shí)施。在相互不同的獨(dú)立權(quán)利要求中細(xì)述了多種措施這一事實(shí)并不表示這些措施的組合的使用不具有優(yōu)勢(shì)。
權(quán)利要求
1.一種用于生成集成電路的時(shí)鐘信號(hào)(Out)的電子設(shè)備，所述設(shè)備包括用于生成第一頻率的第一輸出時(shí)鐘信號(hào)(Out)的模塊，用于依靠可變控制信號(hào)(Fk)來(lái)延遲所述第一輸出時(shí)鐘信號(hào)的模塊，所述可變控制信號(hào)(Fk)被同步到本地時(shí)鐘信號(hào)(sync_ck)，以及用于生成由所述可變控制信號(hào)(Fk)定義的第二頻率的第二輸出時(shí)鐘信號(hào)(Out)的模塊。
2.根據(jù)權(quán)利要求1所述的電子設(shè)備，設(shè)定為在至少二種頻率之間切換。
3.根據(jù)權(quán)利要求1或權(quán)利要求2所述的電子設(shè)備，其中用于延遲所述第一輸出時(shí)鐘信號(hào)的模塊(16)包括雙路或多路延遲元件。
4.根據(jù)權(quán)利要求3所述的電子設(shè)備，其中所述延遲元件包括D型觸發(fā)器(16)。
5.根據(jù)權(quán)利要求3或權(quán)利要求4所述的電子設(shè)備，其中所述延遲元件(16)具有所述可變控制信號(hào)(Fk)和所述本地時(shí)鐘信號(hào)(sync_ck)作為其輸入。
6.根據(jù)權(quán)利要求3到5中任何一個(gè)所述的電子設(shè)備，其中所述延遲元件(16)的輸出(Q，Qn)被作為驅(qū)動(dòng)信號(hào)(S0，S1)饋送給位于所述電子設(shè)備的輸入(In)和輸出(Out)之間的多路復(fù)用器(10)。
7.用于生成時(shí)鐘信號(hào)的裝置，包括根據(jù)權(quán)利要求1到6中任何一個(gè)所述的多個(gè)電子設(shè)備(24)。
8.根據(jù)權(quán)利要求7所述的裝置，其中所述多個(gè)電子設(shè)備(24)串聯(lián)在回路中，每個(gè)設(shè)備(24)具有各自的可變控制信號(hào)(F1-F9)和輸出。
9.根據(jù)權(quán)利要求8所述的裝置，其中由所述裝置生成的所述時(shí)鐘信號(hào)的頻率能夠通過(guò)改變各個(gè)電子設(shè)備(24)的輸出(R1-R9)來(lái)改變。
10.根據(jù)權(quán)利要求7到9中任何一個(gè)所述的裝置，還包括加/減FIFO(22)，用于接收定義了所述輸出時(shí)鐘信號(hào)(Out)的頻率中所要求的改變的信號(hào)，并用于相應(yīng)地改變電子設(shè)備(24)的所述輸出(R1-R9)，以實(shí)現(xiàn)輸出時(shí)鐘信號(hào)頻率中所期望的改變。
11.一種用于生成集成電路的時(shí)鐘信號(hào)的方法，所述方法包括生成第一頻率的第一輸出時(shí)鐘信號(hào)(Out)，依靠可變控制信號(hào)(Fk)來(lái)延遲所述第一輸出時(shí)鐘信號(hào)，將所述可變控制信號(hào)同步到本地時(shí)鐘信號(hào)(sync_ck)，以及生成由所述可變控制信號(hào)(Fk)定義的第二頻率的第二輸出時(shí)鐘信號(hào)(Out)。
12.一種制造根據(jù)權(quán)利要求1到6中任何一個(gè)所述的電子設(shè)備的方法。
13.一種制造根據(jù)權(quán)利要求7到10中任何一個(gè)所述的裝置的方法。
14.由根據(jù)權(quán)利要求1到6中任何一個(gè)所述的電子設(shè)備生成的、由根據(jù)權(quán)利要求7到10之任一所述的裝置生成的、或者依靠根據(jù)權(quán)利要求11所述的方法生成的時(shí)鐘信號(hào)。
全文摘要
一種機(jī)制，用于生成集成電路或其中一部分的時(shí)鐘信號(hào)，使得其頻率能夠被安全地連續(xù)地改變(即，通過(guò)頻率漸變)，而不會(huì)在時(shí)鐘輸出線上產(chǎn)生亂真信號(hào)或干擾。一種根據(jù)典型實(shí)施例的電子設(shè)備包括具有兩個(gè)輸入信號(hào)的多路復(fù)用器(10)，第二個(gè)信號(hào)是第一個(gè)信號(hào)的延遲形式，該第二個(gè)信號(hào)是通過(guò)將輸入經(jīng)由一組普通組合延遲元件(12)饋送給多路復(fù)用器(10)而產(chǎn)生的，并且多路復(fù)用器輸出被經(jīng)由反相器(14)饋送給輸出(外)。該元件還包括D型觸發(fā)器(16)，該觸發(fā)器具有編程信號(hào)Fk作為其“D”輸入，并且來(lái)自該D型觸發(fā)器的兩個(gè)輸出“Q”和“Qn”提供各自的驅(qū)動(dòng)信號(hào)給多路復(fù)用器(10)。輸出信號(hào)(Out)相對(duì)于輸入信號(hào)(In)的延遲取決于編程信號(hào)(Fk)的值，該編程信號(hào)(Fk)在本地時(shí)鐘(sync_ck)的上升沿被同步。
文檔編號(hào)G06F1/08GK1926494SQ200580006636
公開(kāi)日2007年3月7日 申請(qǐng)日期2005年2月28日 優(yōu)先權(quán)日2004年3月4日
發(fā)明者弗朗切斯科·佩索拉諾 申請(qǐng)人:皇家飛利浦電子股份有限公司