專利名稱：具有可編程巷寬的存儲器集線器結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有系統(tǒng)存儲器的基于處理器的系統(tǒng)，更具體地，涉及具有包含存儲器集線器的存儲器模塊的基于處理器的系統(tǒng)，其中的存儲器集線器通過存儲器集線器控制器經(jīng)由下游總線和上游總線連接到處理器上。
背景技術(shù)：
諸如計算機系統(tǒng)之類的基于處理器的系統(tǒng)采用存儲器設備，例如動態(tài)隨機存取存儲器(“DRAM”)器件，作為系統(tǒng)存儲器來存儲處理器所訪問的指令和數(shù)據(jù)。在典型的計算機系統(tǒng)中，處理器通過處理器總線和存儲器控制器與系統(tǒng)存儲器進行通信。處理器發(fā)出包括存儲器命令(例如讀出命令)在內(nèi)的存儲器請求和指明數(shù)據(jù)或指令將要寫入或讀出的地址。存儲器控制器使用該命令和地址來產(chǎn)生應用于系統(tǒng)存儲器的適當?shù)拿钚盘栆约靶泻土械刂?。響應該命令和地址，將?shù)據(jù)在系統(tǒng)存儲器和處理器之間進行傳送。存儲器控制器通常是系統(tǒng)控制器的一部分，其也包括用于將處理器總線連接到擴展總線的總線橋電路，例如PCI總線。
盡管存儲器設備的運行速度已連續(xù)增長，但運行速度的增長并沒有跟上處理器運行速度的增長。更慢的是存儲器命令、地址和數(shù)據(jù)可耦合在處理器與存儲器設備之間的速度的增長。存儲器控制器和存儲器設備的相對慢的速度限制了處理器與存儲器設備之間的數(shù)據(jù)帶寬。
一種增加來往于存儲器設備的數(shù)據(jù)帶寬的方法是使用如
圖1所示的通過存儲器集線器連接到處理器的多存儲器設備。采用存儲器集線器結(jié)構(gòu)的計算機系統(tǒng)100包括用于執(zhí)行各種計算功能的處理器104，例如執(zhí)行專用軟件來進行專用計算或任務。處理器104包括處理器總線106，處理器總線106通常包括地址總線、控制總線和數(shù)據(jù)總線。處理器總線106典型地連接到高速緩沖存儲器108，高速緩沖存儲器108通常為靜態(tài)隨機存取器(“SRAM”)。最后，處理器總線106連接到系統(tǒng)控制器110，有時系統(tǒng)控制器110也稱作總線橋。
系統(tǒng)控制器110包含連接到處理器104的存儲器集線器控制器128。存儲器集線器控制器128還通過總線系統(tǒng)134連接到幾個存儲器模塊130a-n上。存儲器模塊130a-n中的每一個都包括通過命令、地址和數(shù)據(jù)總線連接到幾個存儲器設備148上的存儲器集線器140，這些總線共同示為總線150。存儲器集線器140有效地在控制器128和存儲器設備148之間發(fā)送存儲器請求和響應。由于處理器104可以訪問存儲器模塊130a-n中的一個，而同時存儲器模塊130a-n中的另一個正在響應在前的存儲器訪問，因此采用上述結(jié)構(gòu)的計算機系統(tǒng)可具有更高的帶寬。例如，處理器104可將寫入數(shù)據(jù)輸出給系統(tǒng)中存儲器模塊130a-n中的一個，而同時系統(tǒng)中存儲器模塊130a-n中的另一個正準備將讀出數(shù)據(jù)提供給處理器140。采用存儲器集線器結(jié)構(gòu)的計算機系統(tǒng)的運行效率可更實際地大幅度增加存儲器系統(tǒng)的數(shù)據(jù)帶寬。存儲器集線器結(jié)構(gòu)還可以大大提高計算機系統(tǒng)的存儲容量。
系統(tǒng)控制器110還用作各種其他部件通往處理器104的通信路徑。更具體地，系統(tǒng)控制器110包括典型地連接到圖形控制器112的圖形端口，圖形控制器112再連接到視頻終端114上。系統(tǒng)控制器110還連接到一個或多個諸如鍵盤或鼠標之類的輸入設備118，從而允許操作者與計算機系統(tǒng)100進行交互。典型地，計算機系統(tǒng)100還包括通過系統(tǒng)控制器110連接到處理器104的一個或多個輸出設備120，例如打印機。典型地，還將一個或多個數(shù)據(jù)存儲設備124通過系統(tǒng)控制器110連接到處理器104上，從而允許處理器104從內(nèi)部或外部存儲介質(zhì)(未示出)存儲數(shù)據(jù)或檢索數(shù)據(jù)。典型的存儲設備124的示例包括硬盤和軟盤、盒式磁帶以及光盤只讀存儲器(CD-ROM)。
由于總線系統(tǒng)134的點到點特性允許更快的電信號發(fā)送，以及由于DRAM的隔離特性允許在幾個模塊中并行或重疊作業(yè)，因此存儲器集線器結(jié)構(gòu)可大大增加從存儲器存儲或檢索數(shù)據(jù)的速率。實際上，使用幾個存儲器模塊的存儲器系統(tǒng)可以共同以如此高的速度發(fā)送和接收數(shù)據(jù)，從而使總線系統(tǒng)134可以成為限制存儲器系統(tǒng)數(shù)據(jù)帶寬的“瓶頸”，其中存儲器模塊的每一個都包含存儲器集線器。
使得采用存儲器集線器結(jié)構(gòu)的存儲器系統(tǒng)的數(shù)據(jù)帶寬最大化的一種技術(shù)是使用高速“下游”總線154以及與下游總線154分開的“上游”總線156實現(xiàn)總線系統(tǒng)134。下游總線154和上游總線具有相同寬度，即導線數(shù)量。高速下游總線154將包含存儲器命令、地址和寫入數(shù)據(jù)的數(shù)據(jù)包從存儲器集線器控制器128耦合到存儲器模塊130，并從存儲器模塊130耦合到更加遠離存儲器集線器控制器128的存儲器模塊130上。高速上游總線156將包含讀出數(shù)據(jù)和標識符的數(shù)據(jù)包從存儲器模塊130耦合到存儲器集線器控制器128，并從存儲器模塊130耦合到更接近存儲器集線器控制器128的存儲器模塊130。使用兩種不同的單方向總線的優(yōu)點在于消除了周轉(zhuǎn)延遲，并允許存儲器集線器控制器同時傳送和接收數(shù)據(jù)。
也可以使用不同類型的存儲器信令協(xié)議來最大化采用存儲器集線器結(jié)構(gòu)的存儲器系統(tǒng)的數(shù)據(jù)帶寬。除了使用傳統(tǒng)的地址、數(shù)據(jù)和控制總線，每個存儲器請求或“事務”的地址、數(shù)據(jù)和控制位在單獨的數(shù)據(jù)包中一起發(fā)送。該數(shù)據(jù)包包括命令頭，命令頭之后跟隨著讀出或?qū)懭霐?shù)據(jù)。命令頭包括對應于諸如寫入或讀出命令之類的存儲器命令的位、指定該請求所指向的存儲器模塊的識別位、以及指定該請求所訪問的特定存儲器模塊中的存儲器設備148的地址的地址位。命令頭還指定了跟隨在命令頭之后的讀出或?qū)懭霐?shù)據(jù)的數(shù)量。分組存儲器系統(tǒng)的使用允許存儲器集線器控制器128通過簡單地發(fā)送數(shù)據(jù)包來發(fā)出存儲器請求，替代了發(fā)送由命令、地址以及在寫入請求情況下的寫入數(shù)據(jù)信號組成的序列。因此，存儲器集線控制器128以更快的速度發(fā)出存儲器請求。此外，分組存儲器系統(tǒng)使存儲器集線器控制器128不必留意每個存儲器請求的處理細節(jié)。取而代之的是，存儲器集線器控制器128只需要傳送數(shù)據(jù)包。存儲器請求所指向的存儲器模塊130中的存儲器集線器則直接處理存儲器請求，而無需進一步與存儲器集線器控制器128相互作用。在讀出請求的情況下，存儲器集線器140將數(shù)據(jù)包直接或通過介于其間的存儲器模塊130傳回存儲器集線器控制器128，該數(shù)據(jù)包中含有讀出數(shù)據(jù)以及命令頭中用來識別讀出數(shù)據(jù)的標識位。存儲器集線器控制器128使用標識位將讀出數(shù)據(jù)與特定的存儲器請求聯(lián)系起來。
盡管圖1所示的存儲器集線器結(jié)構(gòu)可以使處理器104與存儲器設備148之間的數(shù)據(jù)帶寬具有顯著的增長，但它仍然不能提供最佳性能。特別是，下游總線154或上游總線156的容量會限制數(shù)據(jù)包進入或輸出存儲器模塊130的速率，從而限制數(shù)據(jù)帶寬。通常，變得超負荷的特定總線154、156取決于存儲器訪問的性質(zhì)。由此使得，通過下游總線154的存儲器寫入的流量要比通過上游總線156的流量多很多。存儲器讀出仍需要通過下游總線154來耦合包含命令和地址的數(shù)據(jù)包，但存儲器讀出通常會導致通過上游總線156的更多的流量。因此，主要由寫入構(gòu)成的存儲器訪問趨向于使下游總線154超負荷，而主要由讀出構(gòu)成的存儲器訪問趨向于使上游總線156超負荷。在任何一種情況下，結(jié)果都是在處理器104和存儲器設備148之間降低數(shù)據(jù)帶寬。
因此，需要一種存儲器集線器結(jié)構(gòu)可以進一步避免連接在存儲器集線器控制器與一個或多個存儲器集線器之間的下游總線或上游總線超負荷。
發(fā)明內(nèi)容
一種可在基于處理器的系統(tǒng)中使用的存儲器系統(tǒng)，其包括連接到至少一個具有存儲器集線器的存儲器模塊的存儲器集線器控制器，以及連接到所述存儲器集線器的多個存儲設備。命令、地址和數(shù)據(jù)信號通過具有第一容量的通信通道從所述存儲器集線器控制器耦合到所述存儲器集線器，數(shù)據(jù)信號通過具有第二容量的通信通道從所述存儲器集線器耦合到所述存儲器集線器控制器。盡管所述第一容量與所述第二容量之和是固定值，但在所述存儲器系統(tǒng)的運行過程中可改變所述第一和第二容量各自的值，例如當初始化所述存儲器系統(tǒng)時，取決于通過所述通信通道的實際的或預期的信號流量。如果從存儲器集線器控制器到存儲器集線器的實際或預期的信號流量的量增加，可增加第一容量，并減少第二容量。如果從存儲器集線器到存儲器集線器控制器的實際或預期的信號流量的量增加，可增加第二容量，并減少第一容量。
附圖簡述圖1是具有采用傳統(tǒng)存儲器集線器結(jié)構(gòu)的系統(tǒng)存儲器的基于處理器的系統(tǒng)的結(jié)構(gòu)圖；圖2是具有采用根據(jù)本發(fā)明實施例的存儲器集線器結(jié)構(gòu)的系統(tǒng)存儲器的基于處理器的系統(tǒng)的結(jié)構(gòu)圖。
具體實施例方式
圖2示出了根據(jù)本發(fā)明一個實施例的基于處理器的系統(tǒng)200。系統(tǒng)200使用與圖1中的系統(tǒng)100所使用部件的大部分相同部件，并且它們以相同的方式運行。因此，為了簡潔，使用相同的參考數(shù)字來表示這些部件并不再對它們的運行進行重復解釋。基于處理器的系統(tǒng)200不同于圖1所示的系統(tǒng)100之處在于下游總線154和上游總線156的寬度不是固定的，它們也不需要彼此相等。取而代之的是，下游總線154的寬度為M比特，上游總線156的寬度為N比特，其中M與N的和等于固定值。M和N的值是動態(tài)的，優(yōu)選地取決于實際或預期的存儲器訪問的性質(zhì)。如果發(fā)生或?qū)⒁M行不相稱的大量數(shù)據(jù)的寫入，則增大M的值以增加下游總線154的容量，并相應減小N的值以減少上游總線156的容量。如果發(fā)生或?qū)⒁M行不相稱的大量數(shù)據(jù)的讀出，則減小M的值以減少下游總線154的容量，并相應增大N的值以增加上游總線156的容量。
相對于上游總線156的容量N的下游總線154的容量M可以使用各種技術(shù)來確定。通過手動操作硬件跳線等選擇M和N的值，能夠以半永久的方式手動地配置系統(tǒng)200。在這種情況下，可在系統(tǒng)設計期間根據(jù)系統(tǒng)200預期的使用來確定M和N的值。然而，除了是靜態(tài)的之外，M和N的值優(yōu)選的是動態(tài)的，即其在系統(tǒng)200的運行期間是可變的。M和N的值可根據(jù)流經(jīng)總線154、156的實際流量或者將要流經(jīng)總線154、156的預期流量而動態(tài)地改變。可選擇地，M和N值可在存儲器系統(tǒng)運行期間的其他時間進行改變，例如在對存儲器系統(tǒng)進行初始化的時候。
如果將實際的流量用作調(diào)節(jié)M和N的基準，可通過存儲器集線器控制器128和存儲器集線器140來確定流經(jīng)總線154、156的流量，存儲器集線器控制器128和存儲器集線器140隨后可通過將連接到總線154、156中的信號線的內(nèi)部緩沖器配置為輸入緩沖器或輸出緩沖器來調(diào)整M和N。作為可選的，可以僅僅通過存儲器集線器控制器128來確定流經(jīng)總線154、156的流量，存儲器集線器控制器128能夠?qū)⑴渲脭?shù)據(jù)耦合到存儲器集線器140。在該情況下，M和N的缺省值用于將該配置轉(zhuǎn)送給存儲器集線器140。然后存儲器集線器140能夠使用該配置數(shù)據(jù)，將連接到總線154、156中的信號線的內(nèi)部緩沖器配置為輸入緩沖器或輸出緩沖器。作為替換，可使用硬件來分析流經(jīng)總線154、156的流量，并通過例如操作系統(tǒng)或運行時間代理之類的軟件來確定實際的流量。也可以使用其它方式來確定流經(jīng)總線154、156的實際流量。
如果將將要流經(jīng)總線154、156的預期流量用作調(diào)整M和N的基準，可由用戶來確定預期的流量，然后通過適當?shù)姆绞綄⒘髁狂詈系酱鎯ζ骷€器控制器128和存儲器集線器140。例如，可通過適當?shù)慕涌趤眈詈项A期使用的信息，例如JTAG接口(未示出)或/和I2C接口(未示出)。在任意一種情形下，存儲集線控制器128和存儲器集線器140可隨后相應地配置連接到總線154、156中的信號線上的內(nèi)部緩沖器。
將要流經(jīng)總線154、156的預期流量可如上所述地由用戶直接確定，也可以通過其它信息來推斷。將要流經(jīng)總線154、156的預期流量可以根據(jù)包括在系統(tǒng)200中的硬件類型或處理器104所執(zhí)行的軟件來確定。例如，處理器104可根據(jù)其所執(zhí)行的應用程序的類型，為M和N確定適當?shù)闹?，并將這些值耦合到存儲器集線器控制器128和存儲器集線器140。在正在執(zhí)行安裝程序時，通常有大量的寫入訪問。在這種情況下，處理器104將增加M的值并減小N的值。另一方面，圖形密集的應用程序通常需要不相稱的讀出訪問量，因此，將減小M的值并增加N的值。通信程序通常具有大約相同的讀出和寫入量，因此將把M的值設定成與N的值相等。也可可替換地使用其它的硬件或軟件方式來確定流經(jīng)總線154、156的流量。
盡管總線154、156中的所有信號線都可配置成雙向的，從而使它們能夠或者是下游總線154的一部分或者是上游總線156的一部分，但總線154、156中在數(shù)量上對應于M和N的最小值的部分線路可以是單向的，并專用于下游總線154或者上游總線156。將連接到每條線路的輸入緩沖器的輸入也連接到輸出緩沖器的輸出的這種需求在一些情況下可能會有超出線路負荷的傾向。然而，可通過均衡化技術(shù)，或者通過當例如不使用時，將輸入緩沖器從總線154、156的線路上斷開，來緩和該潛在問題。因此，將輸入和輸出緩沖器連接到總線154、156的方式，以及能夠用于確定M和N的值的特定硬件和軟件對本領(lǐng)域的技術(shù)人員來說是顯而易見的。
通過以上的描述將意識到，雖然在此為了說明的目的，描述了本發(fā)明的特定實施方式，但本領(lǐng)域的技術(shù)人員能夠理解在不脫離本發(fā)明的精神和范圍下可進行各種修改。例如，盡管示出的存儲器模塊與存儲器集線器控制器是物理隔離的，但應該理解，它們不需要物理隔離。取而代之的是，可以將存儲器集線器控制器和存儲器模塊安置在共同的基片上，例如主板。因此，除了權(quán)利要求所限定的以外，本發(fā)明不受到任何限制。
權(quán)利要求
1.在具有存儲器集線器控制器和至少一個存儲器模塊的存儲器系統(tǒng)中，所述至少一個存儲器模塊具有存儲器集線器以及連接到所述存儲器集線器的多個存儲器設備，一種用于在所述存儲器集線器控制器與在所述至少一個存儲器模塊中的存儲器集線器之間耦合命令、地址和數(shù)據(jù)信號的方法，所述方法包括使用具有第一容量的通信通道，將命令、地址和數(shù)據(jù)信號從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器；使用具有第二容量的通信通道，將數(shù)據(jù)信號從所述至少一個存儲器模塊中的存儲器集線器耦合到所述存儲器集線器控制器，其中第一容量與第二容量之和為固定值；以及在所述存儲器系統(tǒng)運行期間改變第一容量和第二容量。
2.如權(quán)利要求1所述的方法，其中改變第一容量和第二容量的動作包括根據(jù)所述信號從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器的速率，以及所述信號從所述至少一個存儲器模塊中的存儲器集線器耦合到所述存儲器集線器控制器的速率來改變第一容量和第二容量。
3.如權(quán)利要求2所述的方法，其中改變第一容量和第二容量的動作包括在所述存儲器集線器控制器上，確定在所述存儲器集線器控制器與所述至少一個存儲器模塊中的存儲器集線器之間耦合所述信號的速率；以及根據(jù)所確定的在所述存儲器集線器控制器與所述至少一個存儲器模塊中的存儲器集線器之間耦合所述信號的速率來改變第一容量和第二容量。
4.如權(quán)利要求2所述的方法，其中改變第一容量和第二容量的動作包括在所述至少一個存儲器模塊的存儲器集線器上，確定在所述存儲器集線器控制器與所述存儲器集線器之間耦合所述信號的速率；以及根據(jù)所確定的在所述存儲器集線器控制器與所述存儲器集線器之間耦合所述信號的速率來改變第一容量和第二容量。
5.如權(quán)利要求2所述的方法，其中改變第一容量和第二容量的動作包括使用軟件來確定在所述存儲器集線器控制器與所述至少一個存儲器模塊中的存儲器集線器之間耦合所述信號的速率；以及根據(jù)所述軟件所確定的速率改變第一容量和第二容量。
6.如權(quán)利要求5所述的方法，其中使用所述軟件來確定在所述存儲器集線器控制器與所述至少一個存儲器模塊中的存儲器集線器之間耦合所述信號的速率的動作包括使用操作系統(tǒng)軟件來確定在所述存儲器集線器控制器與所述至少一個存儲器模塊中的存儲器集線器之間耦合所述信號的速率。
7.如權(quán)利要求2所述的方法，其中改變第一容量和第二容量的動作包括在不同于所述至少一個存儲器模塊中的所述存儲器集線器的位置處確定在所述存儲器集線器控制器與所述至少一個存儲器模塊中的存儲器集線器之間耦合所述信號的速率；將表示所確定的速率的信息傳送給所述至少一個存儲器模塊的存儲器集線器；以及根據(jù)所傳送的信息改變第一容量和第二容量。
8.如權(quán)利要求2所述的方法，其中改變第一容量和第二容量的動作包括在不同于所述存儲器集線器控制器的位置處確定在所述存儲器集線器控制器與所述至少一個存儲器模塊中的存儲器集線器之間耦合所述信號的速率；將表示所確定的速率的信息傳送給所述存儲器集線器控制器；以及根據(jù)所傳送的信息改變第一容量和第二容量。
9.如權(quán)利要求1所述的方法，其中在所述存儲器系統(tǒng)運行期間改變第一容量和第二容量的動作包括將所述存儲器集線器控制器與所述至少一個存儲器模塊的存儲器集線器中的緩沖器配置為輸入緩沖器或輸出緩沖器。
10.如權(quán)利要求1所述的方法，其中改變第一容量和第二容量的動作包括根據(jù)預期所述信號將要從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器的速率，以及根據(jù)預期所述信號將要從所述至少一個存儲器模塊中的存儲器集線器耦合到所述存儲器集線器控制器的速率來改變第一容量和第二容量。
11.如權(quán)利要求10所述的方法，其中改變第一容量和第二容量的動作包括根據(jù)包含在所述存儲器系統(tǒng)相關(guān)聯(lián)的系統(tǒng)中的硬件類型，確定預期所述信號將要在所述存儲器集線器控制器與所述至少一個存儲器模塊中的存儲器集線器之間耦合的速率；以及根據(jù)所確定的預期將要在所述存儲器集線器控制器與所述至少一個存儲器模塊中的存儲器集線器之間耦合所述信號的速率來改變第一容量和第二容量。
12.如權(quán)利要求1所述的方法，其中在存儲器系統(tǒng)運行期間改變第一容量和第二容量的動作包括在第一容量和第二容量的最小值和最大值之間改變第一容量和第二容量。
13.如權(quán)利要求1所述的方法，其中改變第一容量和第二容量的動作包括手動改變第一容量和第二容量。
14.如權(quán)利要求13所述的方法，其中手動改變第一容量和第二容量的動作包括手動調(diào)整至少一個電連接。
15.如權(quán)利要求1所述的方法，其中將命令、地址和數(shù)據(jù)信號從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器的動作包括將含有命令、地址和數(shù)據(jù)信號的數(shù)據(jù)包從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器。
16.如權(quán)利要求1所述的方法，其中在所述存儲器系統(tǒng)運行期間改變第一容量和第二容量的動作包括在所述存儲器系統(tǒng)初始化期間改變第一容量和第二容量。
17.在具有存儲器集線器控制器、至少一個存儲器模塊以及總線的存儲器系統(tǒng)中，所述至少一個存儲器模塊具有存儲器集線器以及連接到所述存儲器集線器的多個存儲器設備，所述總線具有M條連接在所述存儲器集線器控制器與所述至少一個存儲器模塊的存儲器集線器之間的信號線，一種用于在所述存儲器集線器控制器與所述至少一個存儲器模塊的存儲器集線器之間經(jīng)由所述總線耦合命令、地址和數(shù)據(jù)信號的方法，所述方法包括使用所述總線的M條信號線中的N條線，將命令、地址和數(shù)據(jù)信號從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器；使用所述總線的M條信號線中的P條線，將數(shù)據(jù)信號從所述至少一個存儲器模塊中的存儲器集線器耦合到所述存儲器集線器控制器，其中N+P＝M；以及在所述存儲器系統(tǒng)運行期間改變N和P的值。
18.如權(quán)利要求17所述的方法，其中改變信號線的第一數(shù)量和信號線的第二數(shù)量的動作包括根據(jù)信號通過所述總線進行耦合的速率來改變N和P的值。
19.如權(quán)利要求18所述的方法，其中改變N和P的值的動作包括在所述存儲器集線器控制器上，確定通過所述總線耦合所述信號的速率；以及根據(jù)所確定的通過所述總線耦合所述信號的速率來改變N和P的值。
20.如權(quán)利要求18所述的方法，其中改變N和P的值的動作包括在所述至少一個存儲器模塊的存儲器集線器上，確定通過所述總線耦合所述信號的速率；以及根據(jù)所確定的通過所述總線耦合所述信號的速率來改變N和P的值。
21.如權(quán)利要求18所述的方法，其中改變N和P的值的動作包括使用軟件來確定通過所述總線耦合所述信號的速率；以及根據(jù)所述軟件所確定的速率改變N和P的值。
22.如權(quán)利要求21所述的方法，其中使用所述軟件來確定通過所述總線耦合所述信號的速率的動作包括使用操作系統(tǒng)軟件來確定通過所述總線耦合所述信號的速率。
23.如權(quán)利要求18所述的方法，其中根據(jù)通過所述總線耦合所述信號的速率來改變N和P的值的動作包括根據(jù)通過所述總線從所述存儲器集線器控制器向所述至少一個存儲器模塊中的存儲器集線器耦合所述信號的速率來改變N和P的值。
24.如權(quán)利要求18所述的方法，其中根據(jù)通過所述總線耦合所述信號的速率來改變N和P的值的動作包括根據(jù)通過所述總線從所述至少一個存儲器模塊中的存儲器集線器向所述存儲器集線器控制器耦合所述信號的速率來改變N和P的值。
25.如權(quán)利要求18所述的方法，其中改變N和P的值的動作包括在不同于所述至少一個存儲器模塊中的所述存儲器集線器的位置上確定通過所述總線耦合所述信號的速率；將表示所確定的速率的信息傳送給所述至少一個存儲器模塊的存儲器集線器；以及根據(jù)所傳送的信息改變N和P的值。
26.如權(quán)利要求18所述的方法，其中改變N和P的值的動作包括在不同于所述存儲器集線器控制器的位置上確定通過所述總線耦合所述信號的速率；將表示所確定的速率的信息傳送給所述存儲器集線器控制器；以及根據(jù)所傳送的信息改變N和P的值。
27.如權(quán)利要求17所述的方法，其中在所述存儲器系統(tǒng)運行期間改變N和P的值的動作包括將所述存儲器集線器控制器與所述至少一個存儲器模塊的存儲器集線器中的緩沖器配置為輸入緩沖器或輸出緩沖器。
28.如權(quán)利要求18所述的方法，其中改變N和P的值的動作包括根據(jù)預期將要通過所述總線耦合所述信號的速率來改變N和P的值。
29.如權(quán)利要求28所述的方法，其中改變N和P的值的動作包括確定預期將要通過所述總線耦合所述信號的速率；以及根據(jù)所確定的預期將要通過所述總線耦合所述信號的速率來改變N和P的值。
30.如權(quán)利要求17所述的方法，其中在所述存儲器系統(tǒng)運行的期間改變N和P的值的動作包括在N和P的最小值和最大值之間改變N和P的值。
31.如權(quán)利要求17所述的方法，其中改變N和P的值的動作包括手動改變N和P的值。
32.如權(quán)利要求31所述的方法，其中手動改變N和P的值的動作包括手動調(diào)整至少一個電連接。
33.如權(quán)利要求17所述的方法，其中使用所述總線的M條信號線中的N條線將命令、地址和數(shù)據(jù)信號從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器的動作包括使用所述總線的M條信號線中的N條線將含有命令、地址和數(shù)據(jù)信號的數(shù)據(jù)包從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器。
34.如權(quán)利要求17所述的方法，其中使用所述總線的M條信號線中的N條線將命令、地址和數(shù)據(jù)信號從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器的動作包括使用具有N條信號線的單向下游總線將命令、地址和數(shù)據(jù)信號從所述存儲器集線器控制器耦合到所述至少一個存儲器模塊中的存儲器集線器，并且其中使用所述總線的M條信號線中的P條線將數(shù)據(jù)信號從所述至少一個存儲器模塊中的存儲器集線器耦合到所述存儲器集線器控制器的動作包括使用具有P條信號線的單向上游總線將數(shù)據(jù)信號從所述至少一個存儲器模塊中的存儲器集線器耦合到所述存儲器集線器控制器。
35.如權(quán)利要求17所述的方法，其中在所述存儲器系統(tǒng)運行期間改變N和P的值的動作包括在所述存儲器系統(tǒng)初始化期間改變N和P的值。
36.一種存儲器系統(tǒng)，包括具有M個緩沖器的存儲器集線器控制器，其中所述M個緩沖器中的N個配置為輸出緩沖器，所述M個緩沖器中的P個配置為輸入緩沖器，在所述存儲器系統(tǒng)運行期間N和P的值是可改變的；至少一個存儲器模塊，其包括具有多個緩沖器的存儲器集線器，其中的N個緩沖器配置為輸入緩沖器，其中的P個緩沖器配置為輸出緩沖器；以及連接到存儲器集線器的多個存儲器設備；以及具有M條信號線的總線，其中每條信號線連接在所述存儲器集線器控制器的各個緩沖器與所述存儲器集線器的各個緩沖器之間，M的值等于N和P的和。
37.如權(quán)利要求36所述的存儲器系統(tǒng)，其中根據(jù)所述信號通過所述總線進行耦合的速率，為所述存儲器集線器控制器和所述存儲器集線器中的緩沖器改變M和N的值。
38.如權(quán)利要求37所述的存儲器系統(tǒng)，其中所述存儲器集線器控制器用于確定所述信號通過所述總線進行耦合的速率，并且其中，根據(jù)所確定的所述信號通過所述總線進行耦合的速率，為所述存儲器集線器控制器和所述存儲器集線器中的緩沖器改變M和N的值。
39.如權(quán)利要求37所述的存儲器系統(tǒng)，其中所述存儲器集線器用于確定所述信號通過所述總線進行耦合的速率，并且其中，根據(jù)所確定的所述信號通過所述總線進行耦合的速率，為所述存儲器集線器控制器和所述存儲器集線器中的緩沖器改變M和N的值。
40.如權(quán)利要求37所述的存儲器系統(tǒng)，其中根據(jù)所述信號通過所述總線從所述存儲器集線器控制器耦合到所述存儲器集線器的速率，為所述存儲器集線器控制器和所述存儲器集線器中的緩沖器改變M和N的值。
41.如權(quán)利要求37所述的存儲器系統(tǒng)，其中根據(jù)所述信號通過所述總線從所述存儲器集線器耦合到所述存儲器集線器控制器的速率，為所述存儲器集線器控制器和所述存儲器集線器中的緩沖器改變M和N的值。
42.如權(quán)利要求36所述的存儲器系統(tǒng)，其中根據(jù)預期所述信號將要通過所述總線進行耦合的速率為所述存儲器集線器控制器和所述存儲器集線器中的緩沖器改變M和N的值。
43.如權(quán)利要求42所述的存儲器系統(tǒng)，其中所述存儲器集線器控制器用于確定預期所述信號將要通過所述總線進行耦合的速率，并且其中，根據(jù)所確定的預期所述信號將要通過所述總線進行耦合的速率，為所述存儲器集線器控制器和所述存儲器集線器中的緩沖器改變M和N的值。
44.如權(quán)利要求42所述的存儲器系統(tǒng)，其中所述存儲器集線器用于確定預期所述信號將要通過所述總線進行耦合的速率，并且其中，根據(jù)所確定的預期所述信號將要通過所述總線進行耦合的速率為所述存儲器集線器控制器和所述存儲器集線器中的緩沖器改變M和N的值。
45.如權(quán)利要求36所述的存儲器系統(tǒng)，其中N和P的值在N和P的最小值和最大值之間改變。
46.如權(quán)利要求36所述的存儲器系統(tǒng)，其中所述存儲器集線器控制器可在所述存儲器系統(tǒng)初始化期間改變N和P的值。
47.一種基于處理器的系統(tǒng)，包括具有處理器總線的處理器；連接到所述處理器總線的系統(tǒng)控制器，所述系統(tǒng)控制器具有外圍設備端口；連接到所述處理器總線的存儲器集線器控制器，所述存儲器集線器控制器具有輸出端口和輸入端口；至少一個連接到所述系統(tǒng)控制器的外圍設備端口的輸入設備；至少一個連接到所述系統(tǒng)控制器的外圍設備端口的輸出設備；至少一個連接到所述系統(tǒng)控制器的外圍設備端口的數(shù)據(jù)存儲設備；至少一個具有存儲器集線器以及多個連接到所述存儲器集線器的存儲器設備的存儲器模塊；連接在所述存儲器控制器的輸出端口與所述至少一個存儲器模塊的存儲器集線器之間的下游總線，所述下游總線的寬度為M比特，M的值是可變的，從而可調(diào)整所述下游總線的帶寬；以及連接在所述存儲器控制器的輸入端口與所述至少一個存儲器模塊的存儲器集線器之間的上游總線，所述上游總線的寬度為N比特，其中N等于一個固定值減去M，N的值是可變的，從而可調(diào)整所述上游總線的帶寬。
48.如權(quán)利要求47所述的基于處理器的系統(tǒng)，其中根據(jù)所述信號通過所述下游總線和所述上游總線中的至少一條進行耦合的速率來改變M和N的值。
49.如權(quán)利要求48所述的基于處理器的系統(tǒng)，其中所述存儲器集線器控制器用于確定所述信號通過所述下游總線和所述上游總線中的至少一條進行耦合的速率，并且根據(jù)所確定的所述信號通過所述下游總線和所述上游總線中至少一條進行耦合的速率來改變M和N的值。
50.如權(quán)利要求48所述的基于處理器的系統(tǒng)，其中所述存儲器集線器用于確定所述信號通過所述下游總線和所述上游總線中的至少一條進行耦合的速率，并且根據(jù)所確定的所述信號通過所述下游總線和所述上游總線中的至少一條進行耦合的速率來改變M和N的值。
51.如權(quán)利要求48所述的基于處理器的系統(tǒng)，其中根據(jù)所述信號通過所述下游總線從所述存儲器集線器控制器耦合到所述存儲器集線器的速率來改變M和N的值。
52.如權(quán)利要求48所述的基于處理器的系統(tǒng)，其中根據(jù)所述信號通過所述上游總線從所述存儲器集線器耦合到所述存儲器集線器控制器的速率為來改變M和N的值。
53.如權(quán)利要求47所述的基于處理器的系統(tǒng)，其中根據(jù)預期所述信號將要通過所述下游總線和所述上游總線中的至少一條進行耦合的速率來改變M和N的值。
54.如權(quán)利要求53所述的基于處理器的系統(tǒng)，其中所述存儲器集線器控制器用于確定預期所述信號將要通過所述下游總線和所述上游總線中的至少一條進行耦合的速率，并且根據(jù)所確定的預期所述信號將要通過所述下游總線和所述上游總線中的至少一條進行耦合的速率來改變M和N的值。
55.如權(quán)利要求53所述的基于處理器的系統(tǒng)，其中所述存儲器集線器用于確定預期所述信號將要通過所述下游總線和所述上游總線中的至少一條進行耦合的速率，并且根據(jù)所確定的預期所述信號將要通過所述下游總線和所述上游總線中的至少一條進行耦合的速率來改變M和N的值。
56.如權(quán)利要求47所述的基于處理器的系統(tǒng)，其中N和P的值在N和P的最小值和最大值之間改變。
57.如權(quán)利要求47所述的基于處理器的系統(tǒng)，其中在所述基于處理器的系統(tǒng)初始化期間改變N和P的值。
全文摘要
一種基于處理器的系統(tǒng)，該系統(tǒng)包括通過處理器總線連接到系統(tǒng)控制器的處理器。該系統(tǒng)控制器用于將至少一個輸入設備、至少一個輸出設備和至少一個數(shù)據(jù)存儲設備連接到處理器上。連接到至少一個存儲器模塊上的存儲器集線器控制器也連接在處理器總線上，所述至少一個存儲器模塊具有多個連接到存儲器集線器的存儲設備。存儲器集線器通過下游總線和上游總線連接到存儲器集線器控制器。下游總線的寬度為M比特，上游總線的寬度為N比特。雖然M與N的和是固定的，但在基于處理器的系統(tǒng)的運行期間可調(diào)節(jié)M和N的初始值，以調(diào)節(jié)下游總線和上游總線的帶寬。
文檔編號G06F13/16GK1930554SQ200580007567
公開日2007年3月14日 申請日期2005年3月4日 優(yōu)先權(quán)日2004年3月8日
發(fā)明者杰弗里·R·約布斯, 托馬斯·A·施滕格萊因 申請人:米克倫技術(shù)公司