專利名稱：集成電路選擇性縮放的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路設(shè)計(jì)，并且更具體地，涉及按層、區(qū)域或單元或者它們的組合來(lái)選擇性地縮放集成電路設(shè)計(jì)布圖，以達(dá)到在早期工藝中增加成品率并保留層級(jí)的目的。
背景技術(shù)：
一種修改現(xiàn)有的超大規(guī)模集成(VLSI)電路設(shè)計(jì)以增加其生產(chǎn)成品率的辦法是擴(kuò)展線路并添加冗余過(guò)孔從而減少關(guān)鍵區(qū)域并增加過(guò)孔的可靠性。然而，在新生產(chǎn)工藝的早期階段，單獨(dú)這些布圖后修改不足以實(shí)現(xiàn)期望的成品率提高。另一種對(duì)現(xiàn)有布圖的提升成品率的修改是放寬間隔和寬度容限，這可以通過(guò)幾何縮放處理來(lái)實(shí)現(xiàn)。然而，當(dāng)僅試圖在特定的設(shè)計(jì)層上進(jìn)行這種縮放并且存在特定的其他幾何約束或存在層級(jí)時(shí)，則會(huì)出現(xiàn)挑戰(zhàn)。例如，可能選擇線路后端(back-end-of-line，BEOL)層用于縮放而不改變?nèi)魏纹骷叽?，并且要求從頂層布線至集成電路封裝的連接位置保持固定。
如果要保持在被縮放的層和未被縮放的層之間的連接性，那么簡(jiǎn)單的線性幾何縮放(即將設(shè)計(jì)數(shù)據(jù)庫(kù)中每個(gè)對(duì)象的坐標(biāo)乘以固定的縮放因子)顯然是不夠的。很難解決分層級(jí)縮放自身的問(wèn)題。在共同未決的美國(guó)專利申請(qǐng)10/438,625(當(dāng)前未決)中提出了一種方法，該申請(qǐng)的題目為“A Practical Method for Hierarchical-Preserving Layout Optimization ofIntegrated Circuit Layout(一種用于對(duì)集成電路布圖的保留層級(jí)的布圖優(yōu)化的實(shí)用方法)”，在此通過(guò)參考將其引入。另一種方法是選擇性縮放，其中的一個(gè)例子公開在授予Regan的美國(guó)專利No.6,756,242中。然而，Regan教導(dǎo)了在X方向和Y方向利用不同的縮放因子來(lái)縮放整個(gè)設(shè)計(jì)，這在要保持層間連接性的情況下也是不夠的。
在半導(dǎo)體生產(chǎn)中，利用一組固定的基本規(guī)則來(lái)完成設(shè)計(jì)布圖，其中該基本規(guī)則是由生產(chǎn)組織提供給設(shè)計(jì)者的。該基本規(guī)則描述了對(duì)可生產(chǎn)物的工藝和光刻(lithography)的最佳估計(jì)。該基本規(guī)則嘗試平衡晶片上的芯片密度(侵略性傾向)與可靠的生產(chǎn)結(jié)果(保守傾向)。在技術(shù)工藝或設(shè)計(jì)的生存期期間，通過(guò)對(duì)完成的產(chǎn)品上的和生產(chǎn)線中的故障分析進(jìn)行“學(xué)習(xí)”。如果被實(shí)施，則該學(xué)習(xí)可以提高成品率。例如，該基本規(guī)則可以發(fā)生改變以反映成品率學(xué)習(xí)。遺憾的是，通常不能發(fā)生頻繁的和顯著的改變，因?yàn)槿魏胃淖兊膶?shí)施都是昂貴的，因?yàn)槊恳粋€(gè)改變均要求設(shè)計(jì)者參與修改設(shè)計(jì)以反映出新的基本規(guī)則。更重要的是，任何設(shè)計(jì)修改通常要求新的掩模，這是極其昂貴的。因此，設(shè)計(jì)改變?cè)跉v史上很少發(fā)生。如果功能變化要求新的掩模的話(即如果在功能或性能方面存在困難，其要求新的設(shè)計(jì)反復(fù)的話)，或者如果存在重大的成品率問(wèn)題，其為了實(shí)現(xiàn)成本目標(biāo)促使了新設(shè)計(jì)反復(fù)的話，則可以引入與成品率相關(guān)的設(shè)計(jì)改變。
然而，未來(lái)的生產(chǎn)和設(shè)計(jì)環(huán)境提供可以允許該工藝的重大改進(jìn)的若干重要的方面首先，已提出無(wú)掩模光刻用于將來(lái)的技術(shù)，如果被實(shí)施，則該技術(shù)將消除針對(duì)變化設(shè)計(jì)的附加掩模組的成本。第二，改進(jìn)的仿真和證實(shí)能力由于改進(jìn)的算法、并行處理以及系統(tǒng)架構(gòu)而可以提供對(duì)設(shè)計(jì)進(jìn)行更“完整(full-up)”的仿真的能力。在此方式中，在設(shè)計(jì)的生存期期間，可以通過(guò)具有工藝和成品率反饋的生產(chǎn)線將選擇性縮放應(yīng)用到緊密耦合的反饋循環(huán)中。在當(dāng)前的生產(chǎn)和設(shè)計(jì)環(huán)境中，有限的掩模壽命期限為在設(shè)計(jì)的生存期期間進(jìn)行周期性布圖更新提供了機(jī)會(huì)。
考慮前述內(nèi)容，在現(xiàn)有技術(shù)中需要解決相關(guān)技術(shù)的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明包括用于按層、區(qū)域或單元或者它們的組合來(lái)選擇性地縮放集成電路(IC)設(shè)計(jì)的方法、系統(tǒng)和程序產(chǎn)品。在設(shè)計(jì)的生存期期間，可以利用具有工藝和成品率反饋的生產(chǎn)系統(tǒng)將選擇性縮放技術(shù)應(yīng)用到反饋循環(huán)中，從而在早期工藝中增加成品率并保留層級(jí)。本發(fā)明不需要使設(shè)計(jì)者參與提高成品率。
本發(fā)明的第一方面針對(duì)一種選擇性地縮放集成電路設(shè)計(jì)布圖的方法，該方法包括步驟基于生產(chǎn)信息識(shí)別針對(duì)設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)；定義針對(duì)每個(gè)問(wèn)題對(duì)象的技術(shù)基本規(guī)則和方法約束；確定針對(duì)每個(gè)問(wèn)題對(duì)象的縮放因子；確定多種縮放技術(shù)中的至少哪一種將被應(yīng)用到每個(gè)問(wèn)題對(duì)象，并利用相應(yīng)的至少一種縮放技術(shù)和縮放因子來(lái)縮放每個(gè)問(wèn)題對(duì)象；以及，在要求組裝的情況下，執(zhí)行布置和走線以利用縮放的問(wèn)題對(duì)象來(lái)組裝該設(shè)計(jì)。
第二方面針對(duì)一種選擇性地縮放集成電路設(shè)計(jì)布圖的系統(tǒng)，該系統(tǒng)包括用于基于生產(chǎn)信息識(shí)別針對(duì)設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)的裝置；用于定義針對(duì)每個(gè)問(wèn)題對(duì)象的技術(shù)基本規(guī)則和方法約束的裝置；用于確定針對(duì)每個(gè)問(wèn)題對(duì)象的縮放因子的裝置；用于確定多種縮放技術(shù)中的至少哪一種將被應(yīng)用到每個(gè)問(wèn)題對(duì)象，并利用相應(yīng)的至少一種縮放技術(shù)和縮放因子來(lái)縮放每個(gè)問(wèn)題對(duì)象的裝置；以及，用于在要求組裝的情況下，執(zhí)行布置和走線以利用縮放的問(wèn)題對(duì)象來(lái)組裝該設(shè)計(jì)的裝置。
第三方面針對(duì)一種用于選擇性地縮放集成電路設(shè)計(jì)布圖的計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括其中包含計(jì)算機(jī)可讀程序代碼的計(jì)算機(jī)可用介質(zhì)，該程序產(chǎn)品包括配置為基于生產(chǎn)信息識(shí)別針對(duì)設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)的程序代碼；配置為定義針對(duì)每個(gè)問(wèn)題對(duì)象的技術(shù)基本規(guī)則和方法約束的程序代碼；配置為確定針對(duì)每個(gè)問(wèn)題對(duì)象的縮放因子的程序代碼；配置為確定多種縮放技術(shù)中的至少哪一種將被應(yīng)用到每個(gè)問(wèn)題對(duì)象，并利用相應(yīng)的至少一種縮放技術(shù)和縮放因子來(lái)縮放每個(gè)問(wèn)題對(duì)象的程序代碼；以及，配置為在要求組裝的情況下，執(zhí)行布置和走線以利用縮放的問(wèn)題對(duì)象來(lái)組裝該設(shè)計(jì)的程序代碼。
第四方面針對(duì)一種用于在生產(chǎn)期間提高集成電路設(shè)計(jì)布圖成品率的方法，該方法包括步驟測(cè)試所生產(chǎn)的設(shè)計(jì)布圖并識(shí)別是問(wèn)題的至少一個(gè)問(wèn)題對(duì)象；基于在測(cè)試期間所獲取的生產(chǎn)信息而生成針對(duì)每個(gè)問(wèn)題對(duì)象的縮放目標(biāo)；以及將所述生產(chǎn)信息反饋回用于選擇性地縮放設(shè)計(jì)布圖的系統(tǒng)，以基于所述生產(chǎn)信息利用針對(duì)該設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)來(lái)提高成品率。
本發(fā)明的第五方面針對(duì)一種用于在生產(chǎn)期間提高集成電路設(shè)計(jì)布圖成品率的系統(tǒng)，該系統(tǒng)包括用于測(cè)試所生產(chǎn)的設(shè)計(jì)布圖并識(shí)別是問(wèn)題的至少一個(gè)問(wèn)題對(duì)象的裝置；用于生成包括針對(duì)每個(gè)問(wèn)題對(duì)象的縮放目標(biāo)的生產(chǎn)信息的裝置；以及，用于將所述生產(chǎn)信息反饋回用于選擇性地縮放設(shè)計(jì)布圖的系統(tǒng)，以基于所述生產(chǎn)信息利用針對(duì)該設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)來(lái)提高成品率的裝置。
本發(fā)明的第六方面針對(duì)一種用于在生產(chǎn)期間提高集成電路設(shè)計(jì)布圖成品率的計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括其中包含計(jì)算機(jī)可讀程序代碼的計(jì)算機(jī)可用介質(zhì)，該程序產(chǎn)品包括配置為測(cè)試所生產(chǎn)的設(shè)計(jì)布圖并識(shí)別是問(wèn)題的至少一個(gè)問(wèn)題對(duì)象的程序代碼；配置為生成包括針對(duì)每個(gè)問(wèn)題對(duì)象的縮放目標(biāo)的生產(chǎn)信息的程序代碼；以及，配置為將所述生產(chǎn)信息反饋回用于選擇性地縮放設(shè)計(jì)布圖的系統(tǒng)，以基于所述生產(chǎn)信息而利用針對(duì)該設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)來(lái)提高成品率的程序代碼。
根據(jù)以下對(duì)本發(fā)明實(shí)施例的更具體的描述，本發(fā)明的前述特性和其他特性將變得明顯。


將參考附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)描述，其中相同的指示符表示相同的單元，并且其中圖1示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的選擇性縮放系統(tǒng)和從該縮放系統(tǒng)中獲益的生產(chǎn)系統(tǒng)的框圖；圖2示出了圖1中系統(tǒng)的操作方法的流程圖；以及圖3示出了圖1中生產(chǎn)系統(tǒng)的操作的流程圖。
具體實(shí)施例方式
僅為了便于組織，本說(shuō)明書包括下列標(biāo)題I.系統(tǒng)概述；II.操作方法；III.結(jié)論I.系統(tǒng)概述參考附圖，圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的集成電路(IC)設(shè)計(jì)選擇性縮放系統(tǒng)100的框圖。系統(tǒng)100包括存儲(chǔ)器112、處理單元(PU)114、輸入/輸出設(shè)備(I/O)116和總線118。數(shù)據(jù)庫(kù)120也可以被提供用于存儲(chǔ)與處理任務(wù)相關(guān)的數(shù)據(jù)。存儲(chǔ)器112包括程序產(chǎn)品122，在被PU114執(zhí)行的時(shí)候，該程序產(chǎn)品122包括以下進(jìn)一步詳細(xì)描述的各種功能能力。存儲(chǔ)器112(和數(shù)據(jù)庫(kù)120)可以包括任何已知類型的數(shù)據(jù)存儲(chǔ)系統(tǒng)和/或傳輸介質(zhì)，該傳輸介質(zhì)包括磁性介質(zhì)、光學(xué)介質(zhì)、隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)以及數(shù)據(jù)對(duì)象等等。此外，存儲(chǔ)器112(和數(shù)據(jù)庫(kù)120)可以駐留于包括一種或多種數(shù)據(jù)存儲(chǔ)類型的單個(gè)物理位置中，或者可以分布在多個(gè)物理系統(tǒng)上。同樣地，PU 114可以包括單個(gè)處理單元，或分布在一個(gè)或多個(gè)位置處的多個(gè)處理單元。I/O116可以包括任何已知類型的輸入/輸出設(shè)備，其包括網(wǎng)絡(luò)系統(tǒng)、調(diào)制解調(diào)器、鍵盤、鼠標(biāo)、掃描儀、語(yǔ)音識(shí)別系統(tǒng)、CRT、打印機(jī)以及磁盤驅(qū)動(dòng)器等等。附加的組件，例如高速緩沖存儲(chǔ)器、通信系統(tǒng)以及系統(tǒng)軟件等等也可以結(jié)合到系統(tǒng)100中。系統(tǒng)100接收待批準(zhǔn)的IC設(shè)計(jì)200，并輸出改進(jìn)的IC設(shè)計(jì)202。應(yīng)該認(rèn)識(shí)到，系統(tǒng)100可被結(jié)合為較大的IC設(shè)計(jì)系統(tǒng)的一部分，或者可被提供為單獨(dú)的系統(tǒng)。
如圖1所示，程序產(chǎn)品122可以包括縮放目標(biāo)識(shí)別器124、約束定義器126、縮放因子創(chuàng)建器128、縮放技術(shù)確定器130、布置/走線模塊132、評(píng)估器134以及其他系統(tǒng)組件138。其他系統(tǒng)組件138可以包括此處未特意描述的任何其他必要的功能性。
應(yīng)當(dāng)認(rèn)識(shí)到，盡管已將系統(tǒng)100示意為獨(dú)立系統(tǒng)，但其可被包括為較大的IC設(shè)計(jì)系統(tǒng)的一部分或作為其外設(shè)。將IC設(shè)計(jì)200輸入到系統(tǒng)100中，并且從系統(tǒng)100中輸出改進(jìn)的IC設(shè)計(jì)202。
下面將更詳細(xì)地描述生產(chǎn)系統(tǒng)400。
II.操作方法
A.概述題目為“A Practical Method for Hierarchical-Preserving LayoutOptimization of Integrated Circuit Layout”的共同未決美國(guó)專利申請(qǐng)No.10/438,625描述一種用于通過(guò)不同的縮放因子對(duì)集成電路(IC)設(shè)計(jì)布圖中的不同層進(jìn)行縮放而不創(chuàng)建所謂的“拆分(pull-aparts)”的方法，即同一層上的兩個(gè)接觸形狀在被縮放之后不再接觸的情況。在此應(yīng)用中，教導(dǎo)了一種關(guān)于如何通過(guò)規(guī)定針對(duì)分層級(jí)設(shè)計(jì)級(jí)別之間的接口的約束并通過(guò)示出在縮放期間如何規(guī)定分層級(jí)單元(例如庫(kù)和宏)的布置而將這些技術(shù)應(yīng)用到分層級(jí)設(shè)計(jì)的方法。此外，本發(fā)明允許對(duì)嵌入在整個(gè)設(shè)計(jì)中的不同功能組件進(jìn)行不同的縮放，而不需進(jìn)行分解和重新組裝。本發(fā)明還可用于基于諸如圖案匹配、層級(jí)、名稱等等的任何選擇標(biāo)準(zhǔn)，按照尺寸大至且包括整個(gè)芯片的區(qū)域來(lái)進(jìn)行縮放。因此，本發(fā)明允許a)縮放自身將是一種優(yōu)化處理—有些縮放目標(biāo)被滿足，而有些縮放目標(biāo)則沒(méi)有滿足。這允許設(shè)計(jì)者施加并遵守特定的方法約束(例如管腳位置)。b)當(dāng)子電路由于縮放結(jié)果增長(zhǎng)時(shí)，對(duì)電路的布置進(jìn)行修改以保留布圖拓?fù)?。c)當(dāng)組裝設(shè)計(jì)時(shí)，可以逐組件地應(yīng)用縮放，或者可以在最后將縮放應(yīng)用到完全組裝后(布置后和布線后)的設(shè)計(jì)。d)在縮放上允許極高的控制精細(xì)度，可以按照組件、層甚或幾何位置。
本發(fā)明還包括生產(chǎn)成品率提高循環(huán)(loop)(圖2-3)，其延伸回原始設(shè)計(jì)，而不涉及原始設(shè)計(jì)者。該循環(huán)可以實(shí)時(shí)地在生產(chǎn)環(huán)境中運(yùn)行，或者其可以在構(gòu)建新掩模的時(shí)候應(yīng)用。該流程的有益效果在于其使得生產(chǎn)/設(shè)計(jì)反饋循環(huán)成為比現(xiàn)有循環(huán)更加緊密且更加集中的循環(huán)。可以為設(shè)計(jì)設(shè)定成本目標(biāo)，并且布圖的尺寸(每個(gè)晶片的芯片)相對(duì)成品率在設(shè)計(jì)和工藝的整個(gè)生存期中可以自動(dòng)進(jìn)行調(diào)節(jié)，從而滿足該目標(biāo)。
在“無(wú)掩模光刻”的情況中，可以在生產(chǎn)中按批應(yīng)用該優(yōu)化。在“掩模”情況中，可以在任何需要新掩模組的時(shí)候應(yīng)用該優(yōu)化。假設(shè)掩模的生存期是有限的，那么長(zhǎng)期設(shè)計(jì)可以貫穿多個(gè)掩模組。
B.選擇性縮放方法給定基本原則修正分層級(jí)IC設(shè)計(jì)布圖和來(lái)自生產(chǎn)的描述已知問(wèn)題的反饋，用針對(duì)每個(gè)對(duì)象的縮放因子來(lái)縮放設(shè)計(jì)布圖，該針對(duì)每個(gè)對(duì)象的縮放因子即層、區(qū)域和/或單元特定的值。
1.縮放技術(shù)選擇性縮放方法可以根據(jù)待縮放的部分而實(shí)施不同的縮放技術(shù)。為了本發(fā)明的目的，將對(duì)三種不同的縮放技術(shù)進(jìn)行描述。然而，應(yīng)當(dāng)認(rèn)識(shí)到，也可以實(shí)施其他現(xiàn)在公知的以及今后開發(fā)的縮放技術(shù)。這三種縮放技術(shù)包括扁平(flat)縮放、最小擾動(dòng)壓縮以及自定義電路縮放。由于這三種技術(shù)中的每一種均在其他的美國(guó)專利申請(qǐng)中進(jìn)行了詳細(xì)描述或者以其他方式為本領(lǐng)域的普通技術(shù)人員所公知，因此將不對(duì)每一種技術(shù)進(jìn)行詳細(xì)描述。
a)扁平縮放對(duì)庫(kù)單元的扁平縮放使用在題目為“A Practical Method forHierarchical-Preserving Layout Optimization of Integrated Circuit Layout”的共同未決美國(guó)專利申請(qǐng)No.10/438,625中所描述的技術(shù)，以便利用針對(duì)不同層/區(qū)域的適當(dāng)?shù)目s放因子來(lái)對(duì)數(shù)據(jù)進(jìn)行縮放。
b)最小擾動(dòng)壓縮對(duì)于具有限定邊界方法(例如RLM、比特堆棧)使用的電路，可以使用稱為最小擾動(dòng)(在后文中稱為“minpert”)壓縮的最長(zhǎng)路徑分析來(lái)計(jì)算每個(gè)子單元將要增長(zhǎng)的量。Minpert壓縮在題目為“Circuit AreaMinimization Using Scaling(利用縮放的電路面積最小化)”的美國(guó)專利申請(qǐng)10/707,287中進(jìn)行了描述，在此通過(guò)參考將其引入。在該技術(shù)中，每個(gè)子單元的布置位置被修改，從而在擴(kuò)大之后它們的邊界形狀鄰接起來(lái)。然而，每個(gè)宏電路被分層級(jí)縮放。
c)自定義電路縮放對(duì)于純粹的自定義電路，通常以兩條途徑來(lái)縮放宏。第一途徑縮放對(duì)形狀和變換位置進(jìn)行修改?！白儞Q”是指以X值、Y值、鏡像值以及旋轉(zhuǎn)值表示的電路位置。例如電路的位置可以是X＝5，Y＝4，相對(duì)X軸進(jìn)行鏡像映射并且旋轉(zhuǎn)90°值(在此例中，點(diǎn)5，4處的形狀頂點(diǎn)將首先利用鏡像映射移動(dòng)到5，-4，然后在旋轉(zhuǎn)+90度時(shí)移動(dòng)到4，5)。變換位置修改改變形狀的輪廓，從而改變其相對(duì)其鄰居的位置。在第二途徑中，變換位置被舍入為整數(shù)值并且利用布圖優(yōu)化器來(lái)執(zhí)行基本原則修補(bǔ)，即適應(yīng)相鄰的形狀要求。
2.選擇性縮放技術(shù)轉(zhuǎn)至圖2，現(xiàn)在將描述根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)100的操作方法。在步驟S1中，基于來(lái)自生產(chǎn)的信息，由縮放目標(biāo)識(shí)別器124來(lái)識(shí)別針對(duì)設(shè)計(jì)布圖的至少一個(gè)對(duì)象的至少一個(gè)縮放目標(biāo)。這里使用的“對(duì)象”表示設(shè)計(jì)布圖的層、區(qū)域和/或單元(即一個(gè)或多個(gè)層、一個(gè)或多個(gè)區(qū)域、一個(gè)或多個(gè)單元或者它們的組合)。這里所使用的“單元”是IC設(shè)計(jì)中的任何一個(gè)可布置的部分，有些時(shí)候稱為宏、單元和子單元等等。此外，在特定情況中，“對(duì)象”可以包括整個(gè)芯片。該步驟可以包括例如由熟悉生產(chǎn)工藝和成品率問(wèn)題的人員對(duì)層、區(qū)域和/或單元的手動(dòng)識(shí)別。作為替代，該步驟可以由任何一種現(xiàn)在已知的或今后開發(fā)的、能夠識(shí)別引起成品率問(wèn)題并且可以是縮放目標(biāo)的層、區(qū)域和/或單元的自動(dòng)化故障分析系統(tǒng)來(lái)實(shí)現(xiàn)。此外，步驟S1可以包括確定理想情況下要求多少縮放?！吧a(chǎn)信息”可以是可用于識(shí)別針對(duì)對(duì)象的縮放目標(biāo)的任何信息。生產(chǎn)信息將在下面進(jìn)行更詳細(xì)描述。對(duì)問(wèn)題對(duì)象進(jìn)行識(shí)別，而不考慮它們是否涉及公知的難以生產(chǎn)的與設(shè)計(jì)有關(guān)的布案或涉及與工藝有關(guān)的缺陷，例如線路、過(guò)孔或印刷不佳的特定層上的其他結(jié)構(gòu)。
在步驟S2中，為每個(gè)具有縮放目標(biāo)的對(duì)象定義技術(shù)基本規(guī)則。之所以要求該步驟是因?yàn)榭s放可以不只是應(yīng)用到層。例如，必須定義并遵守應(yīng)用到諸如布線或管腳之類的對(duì)象的間隔基本原則。另外，定義方法約束。例如，定義限制增長(zhǎng)、管腳形狀、管腳位置、布線軌跡等的單元邊界。
在步驟S3中，針對(duì)具有縮放目標(biāo)的每個(gè)對(duì)象確定縮放因子?！翱s放因子”可以是改變現(xiàn)在公知的和今后開發(fā)的設(shè)計(jì)的任何形式。例如，縮放因子可以是一個(gè)或多個(gè)補(bǔ)償(例如將此單元增長(zhǎng)3％)、新的基本規(guī)則(例如將針對(duì)該層的間隔改變2納米)、縮放倍率(例如將該層上的單元降低0.011的因子)等。在步驟S4中，確定多種縮放技術(shù)中至少哪一種被應(yīng)用到每個(gè)對(duì)象。例如，對(duì)于不分層級(jí)的扁平單元(例如庫(kù)單元)，可以利用扁平縮放技術(shù)來(lái)對(duì)該對(duì)象進(jìn)行縮放，即該區(qū)域被扁平化，根據(jù)扁平縮放技術(shù)來(lái)確定層級(jí)和縮放。對(duì)象可以是例如具有X-Y空間的區(qū)域。應(yīng)當(dāng)認(rèn)識(shí)到，每個(gè)對(duì)象可以被單獨(dú)評(píng)估，其中對(duì)象可以安置在一個(gè)將要被縮放的位置，并且可以安置在將不被縮放或可以通過(guò)另一縮放因子進(jìn)行縮放的另一位置。另一個(gè)例子是具有邊界方法約束的單元，其可以由具有鄰接交界形狀的子單元的實(shí)例來(lái)構(gòu)成。在此情況下，MinPert壓縮縮放技術(shù)可能是適當(dāng)?shù)?。將利用純粹的電路縮放技術(shù)(即以兩條途徑)來(lái)縮放每個(gè)純粹的自定義電路。
在步驟S5中，根據(jù)是否將上述方法應(yīng)用到如下二者，可能發(fā)生兩種不同的操作a)重新組裝的對(duì)象和芯片，或b)整體組裝的電路。在前一種情況中，使用標(biāo)準(zhǔn)布置和走線技術(shù)來(lái)利用縮放的對(duì)象組裝設(shè)計(jì)。在一個(gè)實(shí)施例中，該步驟包括利用基于優(yōu)化的分層級(jí)程序來(lái)產(chǎn)生針對(duì)每個(gè)對(duì)象的合理布圖。在后一種情況中，將選擇性縮放應(yīng)用到整體組裝的電路上，即芯片是該對(duì)象，這消除了重新運(yùn)行布置和走線的需要。
步驟S6代表一個(gè)可選的步驟，在該步驟中，由評(píng)估器134對(duì)新的設(shè)計(jì)布圖進(jìn)行評(píng)估以確定是否取得了預(yù)期的行為。評(píng)估器134可以包括軟件和/或硬件，用于比較新的設(shè)計(jì)布圖和老的設(shè)計(jì)布圖；以及仿真器，用于實(shí)施設(shè)計(jì)意圖信息(如下定義)；以及檢查工具，用于驗(yàn)證實(shí)現(xiàn)了預(yù)期的行為。該步驟可以在可視化地生成了新的設(shè)計(jì)層之后來(lái)執(zhí)行，或者在生產(chǎn)運(yùn)行之后執(zhí)行。然后可以重復(fù)該工藝，如圖2所示。
3.示例實(shí)施隨后的示意性實(shí)施不是窮舉性的，并且因此不應(yīng)當(dāng)被視為對(duì)所附權(quán)利要求的限制。在第一例子中，設(shè)計(jì)中的特定庫(kù)單元可能要求特定級(jí)別的縮放。第二例子包括特定的冗余過(guò)孔單元。例如，如果找到引起成品率問(wèn)題(可能由于光學(xué)近似修正(OPC)問(wèn)題)的特定過(guò)孔設(shè)置，該特定模型的間隔和設(shè)置可以在每次發(fā)生時(shí)發(fā)生改變。(OPC是一種用于改進(jìn)形狀印刷的技術(shù)，其正好在進(jìn)行掩模之前應(yīng)用。OPC造成由于光學(xué)效應(yīng)和所用光的較小波長(zhǎng)從而難于印刷結(jié)構(gòu)而引起的添加或減少。例如，內(nèi)側(cè)角落，象“L”形的彎曲處，在印刷期間傾向于僅填充少許，從而那些角落很少有槽口被切斷。外側(cè)角落，象線路末端，傾向于失圓(round-off)，因此它們會(huì)添加小的額外突塊)。第三例子包括這樣一種情況，其中僅對(duì)芯片中特定的金屬層(例如M1)的觀察存在困難。在此情況下，對(duì)該金屬層的芯片范圍的縮放是必要的。
C.選擇性縮放對(duì)成品率學(xué)習(xí)的應(yīng)用在連續(xù)的基礎(chǔ)上或者當(dāng)利用以下方法來(lái)構(gòu)建新掩模的時(shí)候，上述方法可以應(yīng)用到生產(chǎn)系統(tǒng)400的成品率學(xué)習(xí)中。以下方法可以作為上述步驟S 1的一部分發(fā)生。應(yīng)當(dāng)認(rèn)識(shí)到，生產(chǎn)系統(tǒng)400可以包括類似的基于計(jì)算機(jī)的子系統(tǒng)結(jié)構(gòu)(即PU、I/O、總線、程序產(chǎn)品等等)作為縮放系統(tǒng)。
參考圖3，在步驟S101中，設(shè)計(jì)布圖由常規(guī)的生產(chǎn)設(shè)備402來(lái)生產(chǎn)。該步驟包括子步驟S101A，準(zhǔn)備用于光刻的設(shè)計(jì)布圖，即常規(guī)的數(shù)據(jù)預(yù)備和用于工具的掩?；驘o(wú)掩模數(shù)據(jù)轉(zhuǎn)化。該步驟可以包括由設(shè)計(jì)者向生成組織提供設(shè)計(jì)“意圖”信息。該意圖信息在對(duì)改變至實(shí)際的布圖形狀的仿真期間使用，從而在發(fā)生小的布圖改變的情況下確保正確的性能和功能。例如，可以提供性能和調(diào)整信息和/或功率信息。具體來(lái)說(shuō)，布圖指示IC如何靜態(tài)地工作，而不是其如何動(dòng)態(tài)地工作，即在時(shí)鐘周期內(nèi)功率消耗有多快以及功率消耗有多少。意圖信息可以包括有關(guān)于下列的數(shù)據(jù)，即有關(guān)于從布圖中推導(dǎo)出的靜態(tài)行為，諸如性能和功率之類的預(yù)期的動(dòng)態(tài)行為。而且，對(duì)相鄰電路的噪聲或電路分群可以是一條意圖信息。電路分群可以指示設(shè)置的電路，從而它們不會(huì)同時(shí)切換，因?yàn)槿绻@樣的話將在特定的電源總線上引起實(shí)質(zhì)的壓降，從而有一些電路將不能正確地工作。在子步驟S101B中，生產(chǎn)部件。
在步驟S102中，由常規(guī)的測(cè)試設(shè)備404來(lái)執(zhí)行測(cè)試。在一個(gè)實(shí)施例中，測(cè)試包括通過(guò)獲取一種數(shù)據(jù)來(lái)決定操作，其中該數(shù)據(jù)指示能夠在多好的程度上生產(chǎn)對(duì)象或特性。例如，線路監(jiān)視器(例如切口或特殊晶片)可以測(cè)量用于以特定斜度(pitch)來(lái)印刷嵌入式線路的工藝的能力。在另一實(shí)施例中，切口結(jié)構(gòu)可以監(jiān)視過(guò)孔組合的類型針對(duì)適印性(printability)的性能。
在步驟S103中，生產(chǎn)信息由生產(chǎn)信息發(fā)生器(MI)發(fā)生器406生產(chǎn)，并通過(guò)任何現(xiàn)在已知的或今后開發(fā)的通信機(jī)制408，例如網(wǎng)絡(luò)，而反饋回系統(tǒng)100。MI發(fā)生器406可以包括用于生成生產(chǎn)信息的任何機(jī)制，包括例如用于確定特定參數(shù)何時(shí)超過(guò)閾值的機(jī)制。根據(jù)參數(shù)，生產(chǎn)信息可以包括，例如a)由于那些層上不可接受的缺陷而應(yīng)當(dāng)被放大至較大尺寸或斜度的層；b)由于出乎意料的優(yōu)良生產(chǎn)性而可以被縮小至較小尺寸或斜度的層；c)應(yīng)當(dāng)被放大至較大尺寸以最小化這些區(qū)域中的系統(tǒng)缺陷的設(shè)計(jì)區(qū)域；d)由于那些區(qū)域中出乎意料的低缺陷密度而可以被縮小至較小尺寸的設(shè)計(jì)區(qū)域；e)由于不適當(dāng)?shù)南嗷プ饔枚荒鼙舜税ぶ胖玫膯卧?；?或f)要求修改以變得更加獨(dú)立于或更能容許鄰近單元從而能被彼此挨著放置的單元。相對(duì)于上述例子，其中線路監(jiān)視器測(cè)量用于以特定斜度印刷嵌入式線路的工藝的能力如果可印刷的斜度發(fā)生輕微漂移，則可以生成生產(chǎn)信息(下一步驟)使得可以應(yīng)用上述選擇性縮放使設(shè)計(jì)中實(shí)際使用的斜度變窄或加寬。所進(jìn)行的改變的增量可以非常小，即下文中其通?？梢暈榛疽?guī)則改變(例如～10納米)。類似地，當(dāng)切口結(jié)構(gòu)監(jiān)視過(guò)孔組合的類型針對(duì)適印性的性能時(shí)，響應(yīng)于工藝中的改變，生產(chǎn)信息可以指示過(guò)孔中的改變是必要的，例如稍微放大或間隔發(fā)生改變。將生產(chǎn)信息反饋回并應(yīng)用到利用上述選擇性縮放方法生產(chǎn)的當(dāng)前布圖。如上所述，生產(chǎn)信息被用于識(shí)別針對(duì)問(wèn)題對(duì)象的縮放目標(biāo)。
在將設(shè)計(jì)移動(dòng)至新的第二制造設(shè)施時(shí)，該成品率學(xué)習(xí)工藝尤其有幫助。第二制造設(shè)施對(duì)于某些基本規(guī)則值很可能具有非常輕微的不同的“優(yōu)化”點(diǎn)。隨著時(shí)間推移，可以找到這些點(diǎn)，并且部件數(shù)量對(duì)于單獨(dú)的制造設(shè)施達(dá)到優(yōu)化。
III.結(jié)論在以上討論中，可以理解的是，所討論的方法步驟由執(zhí)行存儲(chǔ)于存儲(chǔ)器中的程序產(chǎn)品122的指令的處理器(例如系統(tǒng)100的PU114)來(lái)執(zhí)行。可以理解的是，這里所描述的各種設(shè)備、模塊、機(jī)制以及系統(tǒng)可以以硬件、軟件或硬件與軟件的組合來(lái)實(shí)現(xiàn)，并且可以按照所述之外的其他方式進(jìn)行劃分。它們可以由任何類型的計(jì)算機(jī)系統(tǒng)或適用于執(zhí)行上述方法的其他設(shè)備來(lái)實(shí)施。硬件與軟件的典型組合可以是具有計(jì)算機(jī)程序的通用計(jì)算機(jī)系統(tǒng)，在被裝載并被執(zhí)行的時(shí)候，該計(jì)算機(jī)程序控制計(jì)算機(jī)系統(tǒng)，從而其執(zhí)行此處所述的方法。作為替代，可以使用特定用途計(jì)算機(jī)，其包含用于執(zhí)行本發(fā)明的一個(gè)或多個(gè)功能任務(wù)的特定硬件。本發(fā)明還可以包含在計(jì)算機(jī)程序產(chǎn)品中，其包括能夠?qū)嵤┐颂幩龅姆椒ê凸δ艿乃刑匦?，并且?dāng)其被裝載于計(jì)算機(jī)系統(tǒng)中時(shí)能夠執(zhí)行這些方法和功能。計(jì)算機(jī)程序、軟件程序、程序、程序產(chǎn)品或軟件，在當(dāng)前情況下意味著一組指令的以任何語(yǔ)言、代碼或符號(hào)形式的任何表達(dá)，該組指令旨在使得具有信息處理能力的系統(tǒng)直接或在下列行為之后執(zhí)行特定功能(a)轉(zhuǎn)化為另一種語(yǔ)言、代碼或符號(hào)；和/或(b)以不同的材料形式復(fù)制。
盡管已經(jīng)結(jié)合上述的具體實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但明顯的是，很多種備選、修改以及變型對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。因此，以上所闡述的本發(fā)明的實(shí)施例旨在進(jìn)行示意而不是限制。在不偏離以下權(quán)利要求書所限定的本發(fā)明的實(shí)質(zhì)和范圍的情況下可以做出多種改變。
權(quán)利要求
1.一種用于選擇性地縮放集成電路設(shè)計(jì)布圖的方法，所述方法包括步驟基于生產(chǎn)信息識(shí)別針對(duì)所述設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)；定義針對(duì)每個(gè)問(wèn)題對(duì)象的技術(shù)基本規(guī)則和方法約束；確定針對(duì)每個(gè)問(wèn)題對(duì)象的縮放因子；確定多種縮放技術(shù)中的至少哪一種將被應(yīng)用到每個(gè)問(wèn)題對(duì)象，并利用相應(yīng)的至少一種縮放技術(shù)和縮放因子來(lái)縮放每個(gè)問(wèn)題對(duì)象；以及，在要求組裝的情況下，執(zhí)行布置和走線以利用所述縮放的問(wèn)題對(duì)象來(lái)組裝所述設(shè)計(jì)。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述至少一個(gè)問(wèn)題對(duì)象是從包括下列的組中選擇出來(lái)的層、區(qū)域和單元。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述布置和走線執(zhí)行步驟包括利用基于優(yōu)化的分層級(jí)縮放程序來(lái)產(chǎn)生針對(duì)每個(gè)問(wèn)題對(duì)象的合理布圖。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述縮放因子是下列中的至少一種補(bǔ)償、新的基本規(guī)則和縮放倍率。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述識(shí)別步驟包括生產(chǎn)所述設(shè)計(jì)布圖；測(cè)試所生產(chǎn)的設(shè)計(jì)布圖并識(shí)別是問(wèn)題的至少一個(gè)問(wèn)題對(duì)象；以及生成所述生產(chǎn)信息。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述測(cè)試步驟包括通過(guò)獲取指示能夠在多好的程度上生產(chǎn)對(duì)象的數(shù)據(jù)來(lái)決定操作并識(shí)別所述至少一個(gè)問(wèn)題對(duì)象。
7.根據(jù)權(quán)利要求5所述的方法，其中，所述生產(chǎn)信息生成步驟包括生成針對(duì)所述問(wèn)題對(duì)象的縮放目標(biāo)。
8.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括步驟評(píng)估包括所述縮放的對(duì)象的新設(shè)計(jì)布圖是否實(shí)現(xiàn)了預(yù)期行為。
9.一種用于選擇性地縮放集成電路設(shè)計(jì)布圖的系統(tǒng)，所述系統(tǒng)包括用于基于生產(chǎn)信息識(shí)別針對(duì)所述設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)的裝置；用于定義針對(duì)每個(gè)問(wèn)題對(duì)象的技術(shù)基本規(guī)則和方法約束的裝置；用于確定針對(duì)每個(gè)問(wèn)題對(duì)象的縮放因子的裝置；用于確定多種縮放技術(shù)中的至少哪一種將被應(yīng)用到每個(gè)問(wèn)題對(duì)象，并利用相應(yīng)的至少一種縮放技術(shù)和縮放因子來(lái)縮放每個(gè)問(wèn)題對(duì)象的裝置；以及，用于在要求組裝的情況下，執(zhí)行布置和走線以利用縮放的問(wèn)題對(duì)象來(lái)組裝所述設(shè)計(jì)的裝置。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，所述至少一個(gè)問(wèn)題對(duì)象是從包括下列的組中選擇出來(lái)的層、區(qū)域和單元。
11.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，所述布置和走線執(zhí)行裝置包括用于執(zhí)行基于優(yōu)化的分層級(jí)縮放從而產(chǎn)生針對(duì)每個(gè)問(wèn)題對(duì)象的合理布圖的裝置。
12.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，所述縮放因子是下列中的至少一種補(bǔ)償、新的基本規(guī)則和縮放倍率。
13.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，所述識(shí)別裝置包括用于測(cè)試生產(chǎn)的設(shè)計(jì)布圖并識(shí)別是問(wèn)題的至少一個(gè)問(wèn)題對(duì)象的裝置；以及用于生成所述生產(chǎn)信息的裝置。
14.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述測(cè)試裝置包括用于通過(guò)獲取指示能夠在多好的程度上生產(chǎn)對(duì)象的數(shù)據(jù)來(lái)決定操作并識(shí)別所述至少一個(gè)問(wèn)題對(duì)象的裝置。
15.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述生產(chǎn)信息生成裝置包括用于生成針對(duì)所述問(wèn)題對(duì)象的縮放目標(biāo)的裝置。
16.根據(jù)權(quán)利要求13所述的方法，進(jìn)一步包括用于評(píng)估包括所述縮放的對(duì)象的新設(shè)計(jì)布圖是否實(shí)現(xiàn)了預(yù)期行為的裝置。
17.一種用于選擇性地縮放集成電路設(shè)計(jì)布圖的計(jì)算機(jī)程序產(chǎn)品，所述計(jì)算機(jī)程序產(chǎn)品包括其上包含計(jì)算機(jī)可讀程序代碼的計(jì)算機(jī)可用介質(zhì)，所述程序產(chǎn)品包括配置為基于生產(chǎn)信息識(shí)別針對(duì)設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)的程序代碼；配置為定義針對(duì)每個(gè)問(wèn)題對(duì)象的技術(shù)基本規(guī)則和方法約束的程序代碼；配置為確定針對(duì)每個(gè)問(wèn)題對(duì)象的縮放因子的程序代碼；配置為確定多種縮放技術(shù)中的至少哪一種將被應(yīng)用到每個(gè)問(wèn)題對(duì)象，并利用相應(yīng)的至少一種縮放技術(shù)和縮放因子來(lái)縮放每個(gè)問(wèn)題對(duì)象的程序代碼；以及，配置為在要求組裝的情況下，執(zhí)行布置和走線以利用縮放的問(wèn)題對(duì)象來(lái)組裝所述設(shè)計(jì)的程序代碼。
18.根據(jù)權(quán)利要求17所述的程序產(chǎn)品，其中，所述至少一個(gè)問(wèn)題對(duì)象是從包括下列的組中選擇出來(lái)的層、區(qū)域和單元。
19.根據(jù)權(quán)利要求17所述的程序產(chǎn)品，其中，所述布置和走線執(zhí)行代碼包括配置為執(zhí)行基于優(yōu)化的層級(jí)縮放來(lái)產(chǎn)生針對(duì)每個(gè)問(wèn)題對(duì)象的合理布圖的程序代碼。
20.根據(jù)權(quán)利要求17所述的程序產(chǎn)品，其中，所述縮放因子是下列中的至少一種補(bǔ)償、新的基本規(guī)則和縮放倍率。
21.根據(jù)權(quán)利要求17所述的程序產(chǎn)品，其中，所述識(shí)別代碼包括配置為測(cè)試生產(chǎn)的設(shè)計(jì)布圖并識(shí)別是問(wèn)題的至少一個(gè)問(wèn)題對(duì)象的程序代碼；以及配置為生成所述生產(chǎn)信息的程序代碼。
22.根據(jù)權(quán)利要求21所述的程序產(chǎn)品，其中，所述測(cè)試代碼包括配置為通過(guò)獲取指示能夠在多好的程度上生產(chǎn)對(duì)象的數(shù)據(jù)來(lái)決定操作并識(shí)別所述至少一個(gè)問(wèn)題對(duì)象的程序代碼。
23.根據(jù)權(quán)利要求17所述的程序產(chǎn)品，其中，所述生產(chǎn)信息生成代碼包括配置為生成針對(duì)所述問(wèn)題對(duì)象的縮放目標(biāo)的程序代碼。
24.根據(jù)權(quán)利要求17所述的程序產(chǎn)品，進(jìn)一步包括配置為評(píng)估包括所述縮放的對(duì)象的新設(shè)計(jì)布圖是否實(shí)現(xiàn)了預(yù)期行為的程序代碼。
25.一種用于在生產(chǎn)期間提高集成電路設(shè)計(jì)布圖成品率的方法，所述方法包括步驟測(cè)試所生產(chǎn)的設(shè)計(jì)布圖并識(shí)別是問(wèn)題的至少一個(gè)問(wèn)題對(duì)象；生成在所述測(cè)試期間獲取的生產(chǎn)信息；以及將所述生產(chǎn)信息反饋回用于選擇性地縮放設(shè)計(jì)布圖的系統(tǒng)，以基于所述生產(chǎn)信息而利用針對(duì)所述設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)來(lái)提高成品率。
26.根據(jù)權(quán)利要求25所述的方法，其中，所述測(cè)試步驟包括通過(guò)獲取指示能夠在多好的程度上生產(chǎn)對(duì)象的數(shù)據(jù)來(lái)決定操作。
27.一種用于在生產(chǎn)期間提高集成電路設(shè)計(jì)布圖成品率的系統(tǒng)，所述系統(tǒng)包括用于測(cè)試所生產(chǎn)的設(shè)計(jì)布圖并識(shí)別是問(wèn)題的至少一個(gè)問(wèn)題對(duì)象的裝置；用于生成包括針對(duì)每個(gè)問(wèn)題對(duì)象的縮放目標(biāo)的生產(chǎn)信息的裝置；以及，用于將所述生產(chǎn)信息反饋回用于選擇性地縮放設(shè)計(jì)布圖的系統(tǒng)，以基于所述生產(chǎn)信息而利用針對(duì)所述設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)來(lái)提高成品率的裝置。
28.根據(jù)權(quán)利要求27所述的系統(tǒng)，其中，所述測(cè)試裝置包括用于通過(guò)獲取指示能夠在多好的程度上生產(chǎn)對(duì)象的數(shù)據(jù)來(lái)決定操作的裝置。
29.一種用于在生產(chǎn)期間提高集成電路設(shè)計(jì)布圖成品率的計(jì)算機(jī)程序產(chǎn)品，所述計(jì)算機(jī)程序產(chǎn)品包括其上包含計(jì)算機(jī)可讀程序代碼的計(jì)算機(jī)可用介質(zhì)，所述程序產(chǎn)品包括配置為測(cè)試所生產(chǎn)的設(shè)計(jì)布圖并識(shí)別是問(wèn)題的至少一個(gè)問(wèn)題對(duì)象的程序代碼；配置為生成包括針對(duì)每個(gè)問(wèn)題對(duì)象的縮放目標(biāo)的生產(chǎn)信息的程序代碼；以及，配置為將所述生產(chǎn)信息反饋回用于選擇性地縮放設(shè)計(jì)布圖的系統(tǒng)，以基于所述生產(chǎn)信息而利用針對(duì)所述設(shè)計(jì)布圖的至少一個(gè)問(wèn)題對(duì)象的縮放目標(biāo)來(lái)提高成品率的程序代碼。
30.根據(jù)權(quán)利要求29所述的程序產(chǎn)品，其中，所述測(cè)試代碼包括配置為通過(guò)獲取指示能夠在多好的程度上生產(chǎn)對(duì)象的數(shù)據(jù)來(lái)決定操作的程序代碼。
全文摘要
公開了一種用于按層、單元或基本規(guī)則或者它們的組合(130)來(lái)選擇性地縮放(100)集成電路(IC)設(shè)計(jì)(200)的方法、系統(tǒng)和程序產(chǎn)品。在設(shè)計(jì)的生存期期間，可以利用具有工藝和成品率反饋(300)的生產(chǎn)系統(tǒng)將該選擇性縮放技術(shù)應(yīng)用到反饋循環(huán)(408)中，從而在早期工藝中增加成品率并保留層級(jí)。本發(fā)明不需要使設(shè)計(jì)員參與其中實(shí)施諸如無(wú)掩模制造之類的新技術(shù)的成品率改進(jìn)。
文檔編號(hào)G06F17/50GK101040285SQ200580035198
公開日2007年9月19日 申請(qǐng)日期2005年10月14日 優(yōu)先權(quán)日2004年10月15日
發(fā)明者F-L·亨格, J·D·希伯勒, K·W·麥卡倫, R·R·納拉揚(yáng), S·L·魯尼恩, R·F·沃克 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司