專利名稱：電路設(shè)計方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及VLSI電路設(shè)計，更具體地說，涉及這樣一種自動技術(shù)，該技術(shù)估計引腳位置和要用于使電路布圖的多個放置的電路元件中的至少一些電路元件互連的互連段的長度，以及使用該估計的引腳位置和互連段的長度估計該電路布圖的電阻電容互連寄生。
背景技術(shù)：
在大規(guī)模VLSI電路設(shè)計項目中，最初的步驟是創(chuàng)建對芯片功能的描述。此描述是用寄存器傳輸語言(“RTL”)寫成的。電路設(shè)計的一個考慮是優(yōu)化配置的電阻電容(RC)值，同時使RC值可能對定時造成的負(fù)面影響最小。VLSI電路的不同元件之間的信號連接路徑具有固有的RC值，其會導(dǎo)致傳播延時。這些值在文中被稱為RC互連寄生。
根據(jù)已知的設(shè)計技術(shù)，通過在VLSI設(shè)計項目的最初設(shè)計階段僅考慮電容元件來完全或幾乎忽略RC寄生值。由于RC寄生延時通常小于門延時，所以這是可以接受的。根據(jù)此方法，在最初布圖階段忽視電阻元件，而將全部線路電容匯集在一起。在過去這會產(chǎn)生較好的估計。
另一種設(shè)計方法是將表示RC互連寄生的RC值人工地放置在示意圖內(nèi)。這包括粗略地規(guī)劃各個塊將放置的位置，然后根據(jù)畫出的設(shè)計平面圖人工地測量或估計所關(guān)心的連線的長度。這樣，可在示意圖上人工地注釋電阻和電容寄生。然后通過定時工具分析具有估計的互連和通路寄生元件的示意圖，以便進(jìn)行定時和面積優(yōu)化。此過程需要設(shè)計者方在測量和估計設(shè)計中的電路元件之間的連線長度方面要做很多的人工工作，然后用這些寄生電元件注釋示意圖。估計的電路元件之間的連線長度的精度和完整性依賴于設(shè)計者的經(jīng)驗，并且在大VLSI電路設(shè)計組內(nèi)會有很大的不同。使用此方法，在直到完全布線(route)布圖并且執(zhí)行提取定時之前將不能很確信地知道設(shè)計的定時。在移動元件或者研究不同的配置時，這種人工密集的過程還使得難以考慮RC寄生值，這是因為需要重新計算寄生值。此設(shè)計方法的另一缺陷在于在考慮RC寄生延時之前設(shè)計工作比較漫長，使得難以修改設(shè)計以克服這種RC寄生延時的負(fù)面影響。本發(fā)明提供了用于解決現(xiàn)有方法的這些缺陷的技術(shù)。

發(fā)明內(nèi)容
通過提供一種電路設(shè)計方法來克服現(xiàn)有技術(shù)的缺陷并提供額外的優(yōu)點，該電路設(shè)計方法包括自動估計要用于使電路布圖的多個放置的電路元件的至少一些電路元件互連的互連段的長度，該自動估計包括自動生成將與該電路布圖的至少一些電路元件一起使用的多個引腳的引腳位置，并使用布線估計器根據(jù)生成的多個引腳的引腳位置估計互連段的長度，其中互連段互連多個引腳；并使用估計的互連段長度自動估計將用于電路布圖的互連段的電阻電容互連寄生。
在某些增強(qiáng)的方面，本發(fā)明包括將從電路布圖的示意圖得到的互連屬性和估計的互連段長度一起使用，以自動估計將用于布圖的互連段的電阻電容互連寄生。互連屬性定義了至少一些互連段的電和物理特性。該方法還可包括根據(jù)估計的電阻電容互連寄生自動更新電路的示意性網(wǎng)表?；ミB段可包括將用于使多個引腳互連的多個網(wǎng)絡(luò)(net)，其中每個網(wǎng)絡(luò)包括至少一個互連段。此外，自動生成引腳位置可包括為每個網(wǎng)絡(luò)任意選擇用于該網(wǎng)絡(luò)的源引腳，并自動選擇與該源引腳的距離最短的至少一個宿(sink)引腳。另外，電路布圖可包括多個互連層，并且該方法可包括為電路的較低的互連層預(yù)先指定引腳位置，并且其中自動生成引腳位置可包括為多個互連層的至少一個其它的更高的互連層中的多個引腳自動生成引腳位置。
文中還說明和要求保護(hù)了對應(yīng)于上文總結(jié)的方法的系統(tǒng)和計算機(jī)程序產(chǎn)品。
此外，通過本發(fā)明的技術(shù)可實現(xiàn)另外的特征和優(yōu)點。本發(fā)明的其它實施例和方面在文中被詳細(xì)說明并且被認(rèn)為是被要求保護(hù)的本發(fā)明的一部分。


在說明書結(jié)尾處的權(quán)利要求中具體指出和明確地要求保護(hù)了作為本發(fā)明的主題。從下面結(jié)合附圖的詳細(xì)說明中可清楚地看到本發(fā)明的前述和其它目的、特征和優(yōu)點，在附圖中圖1示出包括且使用本發(fā)明的一個或多個方面的計算環(huán)境的一個示例；圖2是根據(jù)本發(fā)明的一個方面的用于估計電阻電容互連寄生的自動過程的一個實施例的流程圖；圖3示出根據(jù)本發(fā)明的一個方面的示出非默認(rèn)互連的網(wǎng)絡(luò)屬性的網(wǎng)絡(luò)示意圖的一個實施例；圖4示出根據(jù)本發(fā)明的一個方面的電路布圖的一個示例，該電路布圖示出功能宏的三個簡化實例，以及用于每個宏和將經(jīng)由網(wǎng)絡(luò)電互連的子宏的引腳位置；圖5示出根據(jù)本發(fā)明的一個方面的示出為網(wǎng)絡(luò)自動選擇的源和宿引腳位置的圖4的電路布圖；圖6示出根據(jù)本發(fā)明的一個方面的使圖5的功能宏互連的網(wǎng)絡(luò)的Steiner圖表參數(shù)的一個示例；圖7示出根據(jù)本發(fā)明的一個方面的圖5的電路布圖，其示出給定圖4和5的電路布圖的網(wǎng)絡(luò)的Steiner布線圖；圖8是根據(jù)本發(fā)明的一個方面的示出指定默認(rèn)互連的網(wǎng)絡(luò)屬性的圖7的網(wǎng)絡(luò)的估計寄生RC模型；圖9是根據(jù)本發(fā)明的一個方面的示出指定非默認(rèn)的互連的網(wǎng)絡(luò)屬性的圖7的網(wǎng)絡(luò)的估計寄生RC模型；及圖10是根據(jù)本發(fā)明的一個方面的使用自動寄生互連估計過程的一個電路設(shè)計過程的流程圖。
具體實施例方式
如上面簡單地說過的，在客戶VLSI電路設(shè)計中，通常根據(jù)畫出的設(shè)計平面圖人工地測量或估計設(shè)計中的電路之間的互連寄生(連線或通路)。然后將這些互連寄生元件人工注釋在示意圖上。然后，通過定時工具分析具有該估計的互連寄生的示意圖，以便進(jìn)行定時和面積優(yōu)化。此過程需要設(shè)計者方在測量和估計設(shè)計中的電路之間的連線長度然后用這些寄生元件注釋示意圖方面要做很多的人工工作。估計的電路之間的互連長度的精度和完整性依賴于設(shè)計者的經(jīng)驗，并且在大VLSI電路設(shè)計組內(nèi)會有很大的不同。由于所需的時間，所以通常僅估計互連長度的關(guān)鍵部分，從而在直到完全布線電路布圖并且執(zhí)行提取定時之前將不能很確信地知道設(shè)計的定時。
一般來說，文中提供了一種用于結(jié)合在電路示意圖提供的某些網(wǎng)絡(luò)屬性并根據(jù)在使電路布圖中放置的電路元件互連的所有網(wǎng)絡(luò)上執(zhí)行的估計的布線來估計例如客戶VLSI電路的互連寄生的自動工具。估計互連段長度包括自動生成將在至少一個金屬層中使用以使電路布圖的至少一個電路元件互連的多個引腳的引腳位置。然后使用布線估計器例如Steiner布線估計器根據(jù)生成的多個引腳的引腳位置估計互連段的長度。組合估計的互連段長度和網(wǎng)絡(luò)屬性以自動創(chuàng)建將用于電路布圖的互連段的估計的電阻電容寄生模型。然后，在根據(jù)定義的電路布圖對電路設(shè)計進(jìn)行最后的布線工作之前，使互連段以及金屬層之間的通路的這些電阻電容(RC)寄生模型與電路示意圖中的電路元件相結(jié)合，以便隨后對電路設(shè)計進(jìn)行精確的定時分析。
在更詳細(xì)地說明本發(fā)明的各個方面之前，提供下面的定義以有助于理解本發(fā)明·示意圖-電路的電圖。
·平面圖-指示VLSI電路分層結(jié)構(gòu)中的特定層內(nèi)的特定物體的位置、大小和形式要素的圖解圖。平面圖是布圖的前提。
·默認(rèn)互連-具有使芯片中的每個連線層中的連線路徑的數(shù)量最大同時還對于給定的VLSI半導(dǎo)體工藝滿足芯片中的大部分連接/網(wǎng)絡(luò)的RC延時和耦合噪聲要求的電和物理特性的互連。它們通常具有最小的寬度和最小的間隔，并且對于長或者具有重載荷的互連/網(wǎng)絡(luò)具有大的RC寄生延時。
·默認(rèn)互連的網(wǎng)絡(luò)屬性-給定電路設(shè)計的默認(rèn)互連/連線的電和物理特性的值。
·非默認(rèn)互連-電路的特定互連/連線的特別選擇的電和/或物理特性。例如，與默認(rèn)互連相比，關(guān)鍵連線路徑可具有較大的互連寬度、更大的互連間隔、具有較低電阻率的金屬層和/或更多的屏蔽，以便減小這些互連的寄生RC延時。
·非默認(rèn)互連的網(wǎng)絡(luò)屬性-給定電路設(shè)計的非默認(rèn)互連/連線的電和物理特性的值。
·電路布圖-指示物體的位置、大小和形式要素的圖，其包括物體的連接性和詳細(xì)形狀以及物體之間的互連布線。物體的詳細(xì)形狀代表半導(dǎo)體工藝的不同制造層即多門(polygate)、用于互連物體的金屬層，晶體管的P+擴(kuò)散區(qū)、晶體管的N+擴(kuò)散區(qū)等。被完整地放置、布線和檢查的電路布圖可用于制造VLSI電路/芯片。
·放置的電路元件-放置在圖形電路布中的電路的元件或物體，本發(fā)明的工具可從該元件或物體估計引腳位置、互連段長度和電阻電容互連寄生。
·網(wǎng)表-VLSI電路/芯片內(nèi)的兩個或多個元件的引腳之間的連接的文本描述。這些引腳/元件可來自VLSI芯片分層結(jié)構(gòu)的不同層。每個連接具有與其相關(guān)聯(lián)的唯一的名稱。網(wǎng)表包括元件例示，并且有時包含它們的連接的電和物理特性信息。
·Steiner布線估計器-用于使用Steiner樹/圖/布線估計來估計互連段的長度的工具。在包括North-Holland 1992年10月出版的Hwang等人的標(biāo)題為“The Steiner Tree Problem(Annals of DiscreteMathematics，Vol.53)”的出版物——其全文結(jié)合在此作為參考——的多種出版物中更詳細(xì)地說明了Steiner估計。
·寄生RC模型-通過使用互連段長度、互連間隔、互連寬度、互連的金屬層和鄰近的敵對因素中的至少一些的公式根據(jù)本發(fā)明的一個方面確定的具有特定值的電阻電容模型。例如，公式可基于互連的幾何形狀，互連的左側(cè)、右側(cè)、上部和下部鄰近的幾何形狀，互連的左側(cè)和右側(cè)鄰近的開關(guān)狀態(tài)，互連的材料以及金屬層之間的介電材料。
·VLSI電路分層結(jié)構(gòu)-超大規(guī)模集成(VLSI)電路分層結(jié)構(gòu)包括多個功能電路單元層。作為一個示例，VLSI電路可包括多個部件，每個部件包括宏。一個宏可包括一個或多個子宏，一個子宏包括一個或多個門/單元。一個門/單元可包括一個或多個可在布圖或示意圖中畫出和示出的晶體管/器件。分層結(jié)構(gòu)的每一層存在與其相關(guān)聯(lián)的輸入/輸出引腳。VLSI電路的示例包括微處理器、DRAM、DSP。部件的示例包括浮點部件和指令取部件。宏的示例包括32位并行加法器和32位寄存器。子宏的示例包括時鐘驅(qū)動器、鎖存器和4位行波(ripple)進(jìn)位加法器。門/單元的示例是2輸入的NAND和3輸入的NOR器件等。
現(xiàn)在參照附圖，圖1中示出了包括且使用本發(fā)明的一個或多個方面的計算環(huán)境的一個實施例。計算環(huán)境100包括例如中央處理單元102、存儲器104(例如主存儲器)和經(jīng)由例如一條或多條總線108相互耦合的一個或多個輸入/輸出(I/O)器件106。
作為一個示例，計算環(huán)境100可包括International BusinessMachines Corporation提供的運行AIX操作系統(tǒng)的RISC工作站。但是，本領(lǐng)域的技術(shù)人員應(yīng)注意到，文中公開的概念并不局限于參照的具體計算環(huán)境體系結(jié)構(gòu)，而是可與支持所述的創(chuàng)新功能的任何計算環(huán)境一起使用。
圖2示出根據(jù)本發(fā)明的一個方面的用于自動估計電阻電容互連寄生的過程或工具的一個實施例的流程圖。此過程假設(shè)存在這樣的電路示意圖，即在一個實施例中該電路示意圖可具有非默認(rèn)互連200的網(wǎng)絡(luò)屬性。在傳統(tǒng)的電路設(shè)計過程中，以傳統(tǒng)的方式生成具有放置的電路元件的電路布圖。作為一個示例，被設(shè)計的電路可包括客戶VLSI電路。文獻(xiàn)中說明了電路布圖的生成。例如，可參考Addison-WesleyPublishing Company(1985)出版的N.Weste和K.Eshraghian的標(biāo)題為“Principles of CMOS VLSI DesignA System Perspective”的教科書中的可適用討論，其全文結(jié)合在此作為參考。
處理從通過遍歷定位每個引腳在每個網(wǎng)絡(luò)上的可能位置及其X、Y坐標(biāo)的電路布圖開始220。然后，處理在布圖中為每個網(wǎng)絡(luò)自動選擇引腳位置230。作為示例，這可通過定位該網(wǎng)絡(luò)的源引腳(即輸出引腳)，然后為每個要與該網(wǎng)絡(luò)相連的宏選擇宿引腳(即輸入引腳)實現(xiàn)。每個宏的宿引腳被選擇為與該源引腳的距離最短的引腳位置。假設(shè)給定宏內(nèi)的任何子宏在比當(dāng)前分析的層低的分層結(jié)構(gòu)的層內(nèi)電連接在一起。此外，該處理假設(shè)在分層結(jié)構(gòu)的較低或最低的層內(nèi)，在用于互連元件例如給定宏內(nèi)的子宏的放置的電路的布圖中指定引腳位置。
作為另一個示例，對于包括放置的電路的布圖中的元件的宏的任何子宏中的并且連接到該宏的輸入/輸出的任何引腳，來自子宏的引腳位置“彈出(pop up)”作為分層結(jié)構(gòu)的下一個最高層上的布圖I/O的近似位置。如果進(jìn)入宏的輸入信號扇出到多個子宏，則該宏可具有多個可能的定義該一個邏輯引腳(即對于每個子宏，至少一個引腳)的引腳位置。通過自動選擇最接近金屬分層結(jié)構(gòu)的下一層中的驅(qū)動(或源)引腳的引腳位置，文中提出的過程可確保給出冗余最小的互連。如果網(wǎng)絡(luò)具有多個驅(qū)動器(即，大驅(qū)動器分為多個門)，則其將有多個源。當(dāng)從一個子宏上的許多宿引腳選擇一個宿引腳時，多個源會產(chǎn)生模糊。在此情況下，可計算網(wǎng)絡(luò)上的所有源和宿引腳的質(zhì)心，并且將引腳位置選擇為距此質(zhì)心最近。這種方法意味著引腳選擇可在同一實例的例示之間改變。
然后，將生成的每個網(wǎng)絡(luò)的引腳位置應(yīng)用于布線估計器例如Steiner布線估計器，以根據(jù)選擇的引腳形成具有每個網(wǎng)絡(luò)的Steiner樹的點位置的圖表240。Steiner圖的圖表包含描述Steiner樹中的連線段的坐標(biāo)對的列表。為了將坐標(biāo)映射到布圖中的實例終端，使用引腳坐標(biāo)作為關(guān)鍵字來保持實例和引腳名稱散列表。在該散列表中檢查Steiner圖表中的每個坐標(biāo)。如果坐標(biāo)不與引腳相對應(yīng)，則其是接合點。記錄接合點從而其它連線段可如Steiner圖所述地連接到這些接合點。記錄Steiner圖中的連線段的朝向，從而在兩個正交方向的段相交的接合點上添加通路。此通路反映了在垂直和水平之間轉(zhuǎn)換金屬方向所需的金屬層中的改變。當(dāng)創(chuàng)建連線RC寄生模型以表示段時，其連接到由它們的端點坐標(biāo)定義的兩個網(wǎng)絡(luò)，而不管它們是引腳還是接合點。通過將坐標(biāo)、接合點類型、朝向和初始網(wǎng)絡(luò)名稱連成一串來為這些網(wǎng)絡(luò)構(gòu)建唯一的網(wǎng)絡(luò)名稱。最終的具有Steiner估計的寄生的網(wǎng)表包括反映Steiner段的連線RC模型，子宏塊和將該連線模型和子宏塊連接在一起的網(wǎng)絡(luò)。
接下來的過程根據(jù)每個網(wǎng)絡(luò)的Steiner圖表中的每個段的長度并假設(shè)為默認(rèn)連接，來為每個互連段創(chuàng)建寄生RC模型250，除非其被網(wǎng)絡(luò)屬性另外定義。由于可通過默認(rèn)互連滿足芯片中的大部分網(wǎng)絡(luò)的延時和耦合噪聲需求，所以假設(shè)默認(rèn)互連。示意圖中的網(wǎng)絡(luò)屬性定義了例如少量網(wǎng)絡(luò)例如需要具有小RC寄生延時的非默認(rèn)連線的時鐘和定時嚴(yán)格的網(wǎng)絡(luò)的金屬層、互連寬度、互連間隔和鄰近的敵對情況。假設(shè)電路設(shè)計中的默認(rèn)連線對于給定技術(shù)具有最小寬度和最小間隔，從而對于較長的互連具有較大的RC寄生延時。
如圖2中所示，該過程還包括從示意圖生成網(wǎng)表204，這可由本領(lǐng)域的技術(shù)人員使用現(xiàn)有的產(chǎn)品即International Business MachinesCorporation的SNL網(wǎng)表生成器容易地實現(xiàn)。然后除去生成的網(wǎng)表內(nèi)的任何寄生互連RC元件或模型208。這允許將基于Steiner估計段長度的新寄生互連RC模型結(jié)合在該網(wǎng)表內(nèi)260。此外，當(dāng)布線估計器指示網(wǎng)絡(luò)中的方向/連線層中的改變時，將電阻通路模型自動插入互連段或互連RC寄生模型之間270。
對于任何具有來自示意圖的網(wǎng)絡(luò)屬性的非默認(rèn)互連，接下來的處理根據(jù)這些非默認(rèn)網(wǎng)絡(luò)屬性修改對應(yīng)的估計的互連的電/物理特性280。例如，可根據(jù)用于所有非默認(rèn)互連的來自示意圖的網(wǎng)絡(luò)屬性修改金屬層、互連寬度和間隔?？墒褂脠D2的過程自動估計具有放置的電路元件的電路布圖中的所有網(wǎng)絡(luò)，以創(chuàng)建電路設(shè)計的完整的互連/通路寄生模型。該過程的輸出是用該估計的互連和對應(yīng)的估計的寄生RC模型更新的網(wǎng)表。此網(wǎng)表在本質(zhì)上是分層的，其中在一個示例中每個網(wǎng)表文件反映一個示意性的宏圖。最后，可使用電路布圖根據(jù)具有更新的網(wǎng)表的示意圖組裝器件/電路連接和例示。
作為另外的示例，圖3-9示出圖2的處理的各個方面的示例。
圖3示出具有經(jīng)由標(biāo)記為“SEG 1”的網(wǎng)絡(luò)互連的三個宏實例300、310、320的網(wǎng)絡(luò)示意圖的一個實施例。假設(shè)此網(wǎng)絡(luò)包括具有被定義為層M3(金屬層3)、寬度1.5(例如微米)、互連線之間的間隔1.5(例如微米)、無噪聲的鄰近和零百分比升高的電和物理特性(即網(wǎng)絡(luò)屬性)的非默認(rèn)互連。本領(lǐng)域的技術(shù)人員應(yīng)理解，這些具體網(wǎng)絡(luò)屬性僅被提供作為示例，并且是目前VLSI電路的典型的非默認(rèn)互連。
圖4描述示出三個宏實例300、310、320的電路布圖的一個實例。假設(shè)這些實例包括該電路布圖中放置的元件。在此示例中，假設(shè)實例1 300和實例3 320各包括一個宏，而實例2 310包括多個子宏400a、400b、400c、400d、400e、410，其中僅有子宏400a-400e經(jīng)由網(wǎng)絡(luò)“SEG1”與實例1 300和實例3 320電連接。如圖所示，假設(shè)實例1 300具有一個連接到網(wǎng)絡(luò)“SEG 1”的輸出或源引腳420。實例2 310的五個子宏400a-400e中的每一個均具有一個要與網(wǎng)絡(luò)“SEG 1”電連接的輸入引腳430a-430e。假設(shè)實例3具有一個連接到網(wǎng)絡(luò)“SEG 1”的輸入引腳440。在該示意圖上提供的網(wǎng)表將給定的引腳定義為輸入引腳或輸出引腳(即宿或源)。
根據(jù)圖2的過程，遍歷圖4的布圖，并為網(wǎng)絡(luò)“SEG 1”識別每個可能的引腳位置，收集這些引腳位置的X、Y坐標(biāo)(例如絕對值)。為了有利于此過程，本領(lǐng)域的普通技術(shù)人員可提供遍歷布圖并收集這些坐標(biāo)的自動工具。再一次，在圖4的示例中，對于網(wǎng)絡(luò)“SEG 1”存在一個來自實例1 300的源引腳，并且該網(wǎng)絡(luò)有六個宿引腳，即來自實例2 310的五個宿引腳430a-430e和來自實例3 320的一個宿引腳440。
參照圖5，在識別出源和宿引腳以及它們的位置之后，圖2的過程接下來為將連接在網(wǎng)絡(luò)中的每個實例300、310和320選擇一個輸入/輸出引腳?？扇我膺x擇源引腳420，然后根據(jù)宿引腳距源引腳的距離來選擇宿引腳。作為一個示例，對于每個實例310、320，將自動選擇距源引腳420最近的引腳位置，在此示例中，這導(dǎo)致選擇實例310的子宏400a的宿引腳430a，和實例320的引腳440。通過選擇距源最近的宿引腳位置，使RC寄生延時最小，從而增強(qiáng)定時。根據(jù)本發(fā)明的一個方面，對于電路布圖中將使用的每個網(wǎng)絡(luò)自動重復(fù)圖3-5的過程。
圖6示出使用為圖5的網(wǎng)絡(luò)“SEG 1”選擇的引腳創(chuàng)建Steiner圖表的一個示例。根據(jù)選擇的引腳為每個網(wǎng)絡(luò)生成Steiner圖表。在圖6的示例中，假設(shè)三個引腳420、430a和440分別表示為X、Y坐標(biāo)(2，6)、(3，5)和(2，3)(見圖7)。Steiner圖表用圖6中列出的互連段并且如圖7所示那樣連接引腳420、430a和440。在點(2，5)這個互連段匯合。
根據(jù)Steiner圖表中的每個段的長度，為假設(shè)為默認(rèn)連線的每個網(wǎng)絡(luò)估計寄生RC模型。作為示例，圖8用插入的寄生RC模型800、810、820描述網(wǎng)絡(luò)“SEG 1”，RC寄生模型800對坐標(biāo)(2，5)和(2，6)之間的垂直連線段進(jìn)行建模，而RC模型820表示坐標(biāo)(2，5)和(2，3)之間的垂直連線段。模型810是為坐標(biāo)(2，5)和(3，5)之間的水平連線段估計的寄生RC模型。還為每個互連段指定網(wǎng)絡(luò)屬性。本領(lǐng)域的技術(shù)人員可使用Steiner圖表和網(wǎng)絡(luò)屬性容易地確定實際RC值。作為另一方面，圖2的處理自動生成并插入通路電阻830以便對不同連線層內(nèi)的垂直互連段和水平段之間的連線層改變建模。通路的電阻值依賴于通路的物理幾何形狀和半導(dǎo)體工藝中所使用的金屬層的電特性。本領(lǐng)域內(nèi)的技術(shù)人員也可容易地確定此電阻的值。通常，事先存儲不同金屬層和通路的VLSI半導(dǎo)體工藝電參數(shù)。
應(yīng)指出，圖8假設(shè)提供了具有指定的網(wǎng)絡(luò)屬性的默認(rèn)互連。在圖9中，在模型900、910、920、930中用非默認(rèn)互連的網(wǎng)絡(luò)屬性代替圖8的默認(rèn)互連。默認(rèn)互連和非默認(rèn)互連的實際網(wǎng)絡(luò)屬性依賴于采用的具體技術(shù)。在圖8的示例中，假設(shè)默認(rèn)互連為0.1微米寬，間隔為0.1微米，并且位于金屬層1或金屬層2。鄰近連線無噪聲或者是敵對的，并且假設(shè)連線段長度沒有升高。圖9的模型中定義的非默認(rèn)互連的特性包括0.4微米的寬度的互連，互連之間相隔0.4微米。假設(shè)金屬層包括金屬層3、金屬層4、金屬層5等，并且假設(shè)鄰近是全部無噪聲的或者全部是敵對的?？商峁┻B線段長度的增加或減小X％的升高以考慮到比Steiner估計長度更長或更短的長度。
作為示例，給定VLSI電路布圖的連線的5％可包括從定時的角度來看嚴(yán)格的互連。這些嚴(yán)格互連對電路的全部定時功能有很大的影響，并且因此，可具有被選擇以使寄生RC延時最小的非默認(rèn)互連。
圖10是如何在電路設(shè)計過程中使用圖2所述的以及圖3-9的示例中所述的自動寄生互連估計過程的一個過程示例。如圖所示，將具有用于非默認(rèn)互連的網(wǎng)絡(luò)屬性的示意圖200和具有放置的電路元件的電路布圖210再次輸入自動寄生互連估計過程1000，該過程包括如圖2中所述的工具。估計過程1000輸出具有估計的互連和寄生RC模型的網(wǎng)表，并且將該網(wǎng)表轉(zhuǎn)發(fā)到定時和/或調(diào)整工具1010以估計和/或更新電路設(shè)計。作為示例，定時工具例如紐約Armonk的InternationalBusiness Machines Corporation提供的EinsTimer和EinsTLT工具，和/或調(diào)整器件/大小優(yōu)化工具例如International Business MachinesCorporation提供的EinsTuner工具可使用具有該寄生互連估計過程輸出的估計互連和寄生RC模型的更新的網(wǎng)表，以自動提供對于該網(wǎng)表優(yōu)化的定時和器件大小。然后可使用此更新的電路設(shè)計來更新具有網(wǎng)絡(luò)屬性的示意圖200，從而有助于電路設(shè)計過程的完成。
本領(lǐng)域的技術(shù)人員應(yīng)從上述討論中注意到文中公開的估計工具具有很多優(yōu)點。例如，提出的工具除去了設(shè)計者將連線/寄生元件注釋在示意圖中以便對電路設(shè)計建模的費時的工作，并且除去了對設(shè)計者從電路平面圖實現(xiàn)對連線寄生的精確估計的經(jīng)驗的任何依賴。此外，文中公開的自動估計過程提供了在電路設(shè)計中的100％網(wǎng)絡(luò)上的連線寄生估計，而不僅是在選擇的網(wǎng)絡(luò)上的連線寄生估計(當(dāng)人工執(zhí)行時)。處理所有網(wǎng)絡(luò)——長的和短的，從而揭露設(shè)計中的任何延遲定時路徑。
公開的過程在早期的圖示/放置階段期間而不是象傳統(tǒng)的方法中通常那樣在后布圖提取之后，產(chǎn)生電路設(shè)計的用于晚期和早期模式的精確定時模型。在具有放置的電路的布圖與由使用此過程估計生成的寄生創(chuàng)建的定時模型之間的時延對于小的VLSI設(shè)計短至30分鐘，對于非常大的設(shè)計為幾個小時。傳統(tǒng)的從放置電路經(jīng)過布線、檢查和提取到創(chuàng)建提取的定時模型的時延對于小的VLSI設(shè)計通常為1個星期，而對較大的設(shè)計通常為2個月或更長。因此，本發(fā)明使得可在設(shè)計周期中的早期在不同設(shè)計定時選項之間有合適的折衷，這使得電路設(shè)計可及早完成。
另外，文中提出的方法避免了在由于不完全或不精確的人工連線寄生估計而在后設(shè)計提取定時之后發(fā)生定時意外的情況下傳統(tǒng)方法所必需的費時的重新工作。公開的處理方法使得可對在相同電路設(shè)計的不同放置上的連線寄生影響進(jìn)行精確的定時分析，而不需要在對不同布圖重新布線中耗費實際時間和工作。設(shè)計者可以此方式迅速地得到放置拓樸的原型。
文中公開的估計過程還減小了由于對設(shè)計中的寄生負(fù)載的不精確估計而導(dǎo)致出現(xiàn)尺寸過大或過小的器件寬度的可能性。在估計過程中使用網(wǎng)絡(luò)屬性，并且將網(wǎng)絡(luò)屬性居中地存儲在示意圖中以定義用于指定RC寄生的電特性的金屬層、互連寬度和互連間隔。此外，公開的估計過程僅使用具有放置的電路元件和用于示意圖中的非默認(rèn)互連的網(wǎng)絡(luò)屬性的布圖作為輸入?？捎盟惴ㄉ伤幸_位置而不需要用戶干預(yù)。當(dāng)電路中存在多個宿時可從宏的角度考慮為每個I/O引腳考慮多個引腳位置，從而除去了設(shè)計者在早期設(shè)計階段人工設(shè)計引腳位置的需要。
本發(fā)明的一個或多個方面的能力可用軟件、固件、硬件或它們的一些組合實現(xiàn)。
本發(fā)明的一個或多個方面可包含在具有例如計算機(jī)可用介質(zhì)的產(chǎn)品(例如一種或多種計算機(jī)程序產(chǎn)品)內(nèi)。在這里，該介質(zhì)包括例如計算機(jī)可讀程序代碼裝置或邏輯(例如指令、代碼、命令等)以提供和促進(jìn)本發(fā)明的能力。該產(chǎn)品可被包含作為計算機(jī)系統(tǒng)的一部分或者被單獨銷售。
另外，可提供至少一個可被機(jī)器讀取的程序存儲器件，該存儲器件包含至少一個可被該機(jī)器執(zhí)行以實現(xiàn)本發(fā)明的能力的指令程序。
文中公開的流程圖僅是示例。文中說明的這些圖或步驟(或操作)可具有很多變型而不會背離本發(fā)明的精神。例如，步驟可按不同的順序執(zhí)行，或者可添加、刪除或修改步驟。所有這些變型都被認(rèn)為是被要求保護(hù)的本發(fā)明的一部分。
盡管文中已詳細(xì)地描述和說明了優(yōu)選實施例，但是對于相關(guān)領(lǐng)域的技術(shù)人員很明顯，可實現(xiàn)各種修改、添加、替代等而不會背離本發(fā)明的精神，并且因此這些都被認(rèn)為是在如在下面的權(quán)利要求中定義的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種電路設(shè)計方法，其包括自動估計將用于使電路布圖的多個放置的電路元件的至少一些電路元件互連的互連段的長度，該自動估計包括為將與該電路布圖的至少一些電路元件一起使用的多個引腳自動生成引腳位置，并使用布線估計器根據(jù)生成的該多個引腳的引腳位置估計互連段的長度，其中該互連段使該多個引腳互連；以及使用估計的互連段長度自動估計將用于電路布圖的互連段的電阻電容互連寄生。
2.根據(jù)權(quán)利要求1的方法，其特征在于，該使用還包括將從電路的示意圖得到的互連屬性和估計的互連段長度一起使用，以自動估計將用于電路布圖的互連段的電阻電容互連寄生，其中該互連屬性定義了將使用的至少一些互連段的某些電和物理特性。
3.根據(jù)權(quán)利要求1的方法，其特征在于，該方法還包括根據(jù)估計的電阻電容互連寄生自動更新電路的示意性網(wǎng)表。
4.根據(jù)權(quán)利要求3的方法，其特征在于，該示意性網(wǎng)表的自動更新包括考慮到默認(rèn)互連段和非默認(rèn)互連段之間的不同互連屬性。
5.根據(jù)權(quán)利要求3的方法，其特征在于，該自動更新包括當(dāng)布線估計器指示互連方向中的改變時向示意圖添加通路電阻。
6.根據(jù)權(quán)利要求1的方法，其特征在于，該互連段是將用于使多個引腳互連的多個網(wǎng)絡(luò)的一部分，并且每個網(wǎng)絡(luò)包括互連段中的至少一個互連段。
7.根據(jù)權(quán)利要求6的方法，其特征在于，該多個網(wǎng)絡(luò)基本包括使電路布圖的放置的電路元件電互連所需的所有網(wǎng)絡(luò)。
8.根據(jù)權(quán)利要求6的方法，其特征在于，所述自動生成引腳位置包括為每個網(wǎng)絡(luò)定位用于該網(wǎng)絡(luò)的源引腳，并自動選擇與該源引腳的距離最短的至少一個宿引腳。
9.根據(jù)權(quán)利要求1的方法，其特征在于，電路布圖包括多個互連層，并且該方法還包括為電路布圖的最低的層預(yù)先指定引腳位置，并且所述自動生成引腳位置為多個互連層的至少一個其它的更高的互連層中的多個引腳自動生成引腳位置。
10.根據(jù)權(quán)利要求1的方法，其特征在于，所述自動估計互連段的電阻電容互連寄生包括使用公式以為每個互連段自動估計電阻電容寄生值，該公式為該互連段使用估計的互連長度、互連間隔、互連寬度、互連的金屬層和鄰近敵對因素中的至少一些。
11.一種電路設(shè)計系統(tǒng)，其包括用于自動估計將用于使電路布圖的多個放置的電路元件的至少一些電路元件互連的互連段的長度的裝置，該用于自動估計的裝置包括用于為將與該電路布圖的至少一些電路元件一起使用的多個引腳自動生成引腳位置的裝置，和用于使用布線估計器根據(jù)生成的多個引腳的引腳位置估計互連段的長度的裝置，其中該互連段使該多個引腳互連；及用于使用估計的互連段長度自動估計將用于電路布圖的互連段的電阻電容互連寄生的裝置。
12.根據(jù)權(quán)利要求11的系統(tǒng)，其特征在于，該用于使用的裝置還包括用于將從電路的示意圖得到的互連屬性和估計的互連段長度一起使用以自動估計將用于布圖的互連段的電阻電容互連寄生的裝置，其中該互連屬性定義了將使用的至少一些互連段的某些電和物理特性。
13.根據(jù)權(quán)利要求11的系統(tǒng)，其特征在于，該系統(tǒng)還包括用于根據(jù)估計的電阻電容互連寄生自動更新電路的示意性網(wǎng)表的裝置。
14.根據(jù)權(quán)利要求13的系統(tǒng)，其特征在于，該用于自動更新示意性網(wǎng)表的裝置包括用于考慮到默認(rèn)互連段和非默認(rèn)互連段之間的不同互連屬性的裝置。
15.根據(jù)權(quán)利要求13的系統(tǒng)，其特征在于，該用于自動更新的裝置包括用于當(dāng)布線估計器指示互連方向中的改變時向示意圖添加通路電阻的裝置。
16.根據(jù)權(quán)利要求11的系統(tǒng)，其特征在于，該互連段是將用于使多個引腳互連的多個網(wǎng)絡(luò)的一部分，并且每個網(wǎng)絡(luò)包括互連段的至少一個互連段。
17.根據(jù)權(quán)利要求16的系統(tǒng)，其特征在于，該多個網(wǎng)絡(luò)基本包括使電路布圖的放置的電路元件電互連所需的所有網(wǎng)絡(luò)。
18.根據(jù)權(quán)利要求16的系統(tǒng)，其特征在于，該用于自動生成引腳位置的裝置包括用于為每個網(wǎng)絡(luò)定位用于該網(wǎng)絡(luò)的源引腳，并自動選擇與該源引腳的距離最短的至少一個宿引腳的裝置。
19.根據(jù)權(quán)利要求11的系統(tǒng)，其特征在于，電路布圖包括多個互連層，并且該系統(tǒng)還包括用于為電路布圖的較低的層預(yù)先指定引腳位置的裝置，并且該用于自動生成引腳位置的裝置為多個互連層的至少一個其它的更高的互連層中的多個引腳自動生成引腳位置。
20.根據(jù)權(quán)利要求11的系統(tǒng)，其特征在于，該用于自動估計互連段的電阻電容互連寄生的裝置包括用于使用公式以為每個互連段自動估計電阻電容寄生值的裝置，該公式為該互連段使用估計的互連長度、互連間隔、互連寬度、互連的金屬層和鄰近敵對因素中的至少一個。
21.至少一個可被機(jī)器讀取的程序存儲器件，該程序存儲器件包含至少一個可被該機(jī)器執(zhí)行以實現(xiàn)前面任何一個方法權(quán)利要求的電路設(shè)計方法的指令程序。
全文摘要
提供一種自動估計將用于使電路布圖的多個放置的電路元件的至少一些電路元件互連的互連段的長度的電路設(shè)計技術(shù)。該自動估計包括為將與該電路布圖的至少一些電路元件一起使用的分層結(jié)構(gòu)的至少一層中的多個引腳自動生成引腳位置，其中該互連段使該多個引腳互連。使用布線估計器根據(jù)多個引腳的引腳位置估計互連段的長度。然后使用估計的互連段長度自動估計將用于電路布圖的互連段的電阻電容互連寄生。
文檔編號G06F17/50GK1808452SQ20061000641
公開日2006年7月26日 申請日期2006年1月20日 優(yōu)先權(quán)日2005年1月21日
發(fā)明者陳耀慶, 喬納桑·M·邱 申請人:國際商業(yè)機(jī)器公司