專利名稱：高速信號(hào)傳輸電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號(hào)傳輸電路，尤指一種用于主板上的高速信號(hào)傳輸電路。
背景技術(shù)：
隨著半導(dǎo)體工藝的發(fā)展，高速設(shè)計(jì)成為產(chǎn)品設(shè)計(jì)中的一個(gè)重要環(huán)節(jié)，與傳統(tǒng)的設(shè)計(jì)比較，高速設(shè)計(jì)要更多地考慮到信號(hào)完整性問(wèn)題，其主要表現(xiàn)在過(guò)沖(overshoot)、下沖(undershoot)、振鈴(ringing)、延遲(delay)、串?dāng)_(crosstalk)和反射(reflection)等方面。所謂反射是指當(dāng)信號(hào)在高速印刷電路板上沿傳輸線傳輸時(shí)遇到阻抗不匹配，將有部分信號(hào)從阻抗不連續(xù)點(diǎn)沿傳輸線傳回的現(xiàn)象。如果這種情況沒(méi)有被足夠考慮，電路中的電磁干擾(EMI)將顯著增加，造成整個(gè)系統(tǒng)的失敗。
目前北橋芯片與內(nèi)存模組(負(fù)載)通過(guò)總線來(lái)傳輸信息，在多負(fù)載的總線上，串接內(nèi)存模組可以減少北橋芯片的腳位數(shù)目，但是這些負(fù)載分支會(huì)造成總線上信號(hào)的多重反射。如果整個(gè)總線或是各個(gè)負(fù)載分支的阻抗不匹配，信號(hào)多重反射的情況會(huì)更加嚴(yán)重。而多重反射會(huì)降低信號(hào)的品質(zhì)，更有可能造成信號(hào)時(shí)序上的誤判。
圖1為現(xiàn)有技術(shù)中北橋芯片與內(nèi)存模組布局的架構(gòu)示意圖，所述布局架構(gòu)包括一北橋芯片10、一傳輸線12及四個(gè)內(nèi)存模組14。所述傳輸線12為地址線，所述四個(gè)內(nèi)存模組14為DDR2內(nèi)存模組。所述北橋芯片10經(jīng)由所述傳輸線12向所述四個(gè)內(nèi)存模組14傳遞信號(hào)。一般所述四個(gè)內(nèi)存模組14因?yàn)樽杩共黄ヅ?，所以?huì)造成信號(hào)的反射。同時(shí)所述四個(gè)內(nèi)存模組14上串行連接的內(nèi)存芯片也會(huì)造成嚴(yán)重的多重反射。為了吸收整體傳輸線12上的反射信號(hào)，電路的末端串接了一個(gè)與傳輸線12阻抗匹配的終端電阻Rtt，所述終端電阻Rtt又接入一電壓Vtt。所述終端電阻Rtt作為阻抗匹配可以減弱或消除反射信號(hào)，提高信號(hào)傳輸?shù)钠焚|(zhì)。
但是采用終端電阻Rtt消除反射波的設(shè)計(jì)需要提供電壓Vtt，從系統(tǒng)電壓轉(zhuǎn)換為終端電阻Rtt所需的電壓Vtt必須通過(guò)額外的電壓轉(zhuǎn)換電路，這不但要消耗一定的電源電壓、占用主板上大量的布線空間，同時(shí)還會(huì)增加主板的制造成本。

發(fā)明內(nèi)容有鑒于此，有必要提供一種在無(wú)終端電路的情況下仍能保證信號(hào)傳輸品質(zhì)的高速信號(hào)傳輸電路。
一種高速信號(hào)傳輸電路，其包括一驅(qū)動(dòng)電路、一傳輸線及若干接收電路，所述驅(qū)動(dòng)電路經(jīng)由所述傳輸線向所述若干接收電路傳遞信號(hào)，所述高速信號(hào)傳輸電路還包括一補(bǔ)償裝置，其連接在任兩相鄰接收電路之間的傳輸線上。
相較現(xiàn)有技術(shù)，所述高速信號(hào)傳輸電路省去了終端電路，節(jié)省了主板上大量的布線空間、節(jié)約了電源電壓的使用，從而降低了主板的制造成本，同時(shí)，在所述傳輸線上接入補(bǔ)償裝置以消減信號(hào)雜訊，利用濾波特性，將反射信號(hào)濾除掉，從而保證了信號(hào)傳輸品質(zhì)。

下面結(jié)合附圖及具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
圖1是現(xiàn)有技術(shù)中北橋芯片與內(nèi)存模組布局的架構(gòu)示意圖。
圖2是本發(fā)明高速信號(hào)傳輸電路較佳實(shí)施方式的示意圖。
圖3是本發(fā)明高速信號(hào)傳輸電路較佳實(shí)施方式的電路圖。
具體實(shí)施方式請(qǐng)參考圖2，其為本發(fā)明高速信號(hào)傳輸電路較佳實(shí)施方式的示意圖。所述高速信號(hào)傳輸電路包括一驅(qū)動(dòng)電路40、一傳輸線42、四個(gè)接收電路44及連接在相鄰兩接收電路44之間的傳輸線42上的補(bǔ)償裝置46。所述驅(qū)動(dòng)電路40經(jīng)由所述傳輸線42向所述四個(gè)接收電路44傳遞信號(hào)。所述驅(qū)動(dòng)電路40為北橋芯片，所述接收電路44為雙倍速率(DDR2)內(nèi)存模組，所述傳輸線42可為地址線、數(shù)據(jù)線或控制線。
請(qǐng)參考圖3，所述補(bǔ)償裝置46為一電容C，所述電容C的一端連接于相鄰兩接收電路44之間的傳輸線42上，另一端接地。所述補(bǔ)償裝置46亦可為連接于相鄰兩接收電路44之間的傳輸線42上的一電感。
所述高速信號(hào)傳輸電路為在現(xiàn)有的架構(gòu)下省去終端電路，所述補(bǔ)償裝置46可設(shè)置于自驅(qū)動(dòng)電路40算起的第二個(gè)接收電路44、第三個(gè)接收電路44或是第四個(gè)接收電路44附近之處，具體的補(bǔ)償電容C或補(bǔ)償電感放置位置可依實(shí)際布線需求決定。本實(shí)施例亦可在每?jī)上噜徑邮针娐?4之間同時(shí)連接合適取值的一補(bǔ)償電容或一補(bǔ)償電感。利用電容或電感的濾波特性，可濾除所述傳輸線42上的信號(hào)多重反射。所述高速信號(hào)傳輸電路與現(xiàn)有技術(shù)相較之下使用了較少的零件，并且本發(fā)明省去了終端電阻，也減少了電源電壓的功率損耗。
所述高速信號(hào)傳輸電路，無(wú)論補(bǔ)償裝置46是設(shè)置于第二個(gè)接收電路44、第三個(gè)接收電路44或是第四個(gè)接收電路44附近之處，亦或同時(shí)在每?jī)上噜徑邮针娐?4之間連接補(bǔ)償電容或補(bǔ)償電感，都可以得到更為良好的信號(hào)品質(zhì)。因此，所述高速信號(hào)傳輸電路的補(bǔ)償裝置46的布局可根據(jù)需求彈性設(shè)置，確保了信號(hào)完整性，減少了終端組件使用，節(jié)省了成本。
權(quán)利要求
1.一種高速信號(hào)傳輸電路，其包括一驅(qū)動(dòng)電路、一傳輸線及若干接收電路，所述驅(qū)動(dòng)電路經(jīng)由所述傳輸線向所述若干接收電路傳遞信號(hào)，其特征在于所述高速信號(hào)傳輸電路還包括一補(bǔ)償裝置，其連接在任兩相鄰接收電路之間的傳輸線上。
2.如權(quán)利要求1所述的高速信號(hào)傳輸電路，其特征在于所述補(bǔ)償裝置包括一電容，其一端連接于任兩相鄰接收電路之間的傳輸線上，另一端接地。
3.如權(quán)利要求1所述的高速信號(hào)傳輸電路，其特征在于所述補(bǔ)償裝置包括一電感，其串接于任兩相鄰接收電路之間的傳輸線上。
4.如權(quán)利要求1至3項(xiàng)中任意一項(xiàng)所述的高速信號(hào)傳輸電路，其特征在于所述驅(qū)動(dòng)電路為北橋芯片。
5.如權(quán)利要求1至3項(xiàng)中任意一項(xiàng)所述的高速信號(hào)傳輸電路，其特征在于所述若干接收電路為雙倍速率內(nèi)存模組。
6.如權(quán)利要求1、2或3所述的高速信號(hào)傳輸電路，其特征在于所述傳輸線為地址線。
7.如權(quán)利要求1、2或3所述的高速信號(hào)傳輸電路，其特征在于所述傳輸線為數(shù)據(jù)線。
8.如權(quán)利要求1、2或3所述的高速信號(hào)傳輸電路，其特征在于所述傳輸線為控制線。
全文摘要
一種高速信號(hào)傳輸電路，其包括一驅(qū)動(dòng)電路、一傳輸線及若干接收電路。所述驅(qū)動(dòng)電路經(jīng)由所述傳輸線向所述若干接收電路傳遞信號(hào)，所述高速信號(hào)傳輸電路還包括一補(bǔ)償裝置，其連接在任兩相鄰接收電路之間的傳輸線上。所述高速信號(hào)傳輸電路省去了終端電路，節(jié)省了主板上大量的布線空間、節(jié)約了電源電壓的使用，從而降低了主板的制造成本，同時(shí)，在所述傳輸線上接入補(bǔ)償裝置以消減信號(hào)雜訊，從而保證了信號(hào)傳輸品質(zhì)。
文檔編號(hào)G06F13/38GK1996273SQ200610032698
公開(kāi)日2007年7月11日 申請(qǐng)日期2006年1月4日 優(yōu)先權(quán)日2006年1月4日
發(fā)明者賴盈佐, 許壽國(guó) 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司