專利名稱：電源順序控制電路的制作方法
技朮領(lǐng)域本發(fā)明有關(guān)于一種計(jì)算機(jī)服務(wù)器之電源順序控制電路。
背景技朮科學(xué)技術(shù)的進(jìn)步，電子制造業(yè)的高速發(fā)展，使得計(jì)算機(jī)在人們的日常生活和工作中越來越普及。人們在不斷追求計(jì)算機(jī)越來越強(qiáng)大的功能的同時(shí)也希望著計(jì)算機(jī)的價(jià)格越來越偏宜。于是計(jì)算機(jī)的高性價(jià)比成為推動(dòng)電子產(chǎn)業(yè)界工作人員不斷探索改進(jìn)的動(dòng)力。英特爾的Dempsey服務(wù)器系統(tǒng)用于控制諸如處理器、內(nèi)存和外圍接口等各組電源順序之電路采用Xilinx Xc9536XL EPGA編寫控制程序，針對此種情況，本發(fā)明作者提出了一簡單且容易實(shí)現(xiàn)之替換電路，其可簡化電路，節(jié)約成本，提高產(chǎn)品性價(jià)比。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種電源順序控制電路及其方法，其放棄了先前英特爾Dempsey伺服系統(tǒng)通過采用Xilinx Xc9536XL EPGA編寫程序來控制各組電源順序的方法，使用了一些傳統(tǒng)邏輯控制器和小包裝的零件，卻達(dá)到了同樣的效果。
為達(dá)成上述目的，本發(fā)明提供的電源順序控制電路包括一穩(wěn)壓模塊電路、四降壓模塊電路、二延時(shí)模塊電路，其通過使用者按下電源按鈕后，得到一高電平信號，該信號通過該穩(wěn)壓模塊電路，依次啟動(dòng)各模塊電路，由此，該電源順序控制電路依次輸出五組電源信號，并送至服務(wù)器系統(tǒng)北橋芯片、南橋芯片、中央處理器等相應(yīng)部件，作為其工作電源。
包含上述部分之電路可完全替代原先英特爾Dempsey中央處理器伺服系統(tǒng)的各部件電源控制電路。
本發(fā)明所提供的電路所采用的元件為一些小包裝零件，以及一些邏輯控制器，因此減少了該電路所占用PCB(印刷電路板)的面積及降低了成本，具有很大的實(shí)際意義。另，本發(fā)明根據(jù)英特爾關(guān)于電源配送指導(dǎo)以及電源與重置邏輯順序，因此其完全符合英特爾芯片組的使用規(guī)格。


圖1為本發(fā)明電路設(shè)計(jì)的方塊示意圖。
圖2為穩(wěn)壓模塊10核心部分電路。
圖3為第一降壓模塊20核心部分電路。
圖4為第一延時(shí)模塊50核心部分電路。
具體實(shí)施例方式
下面結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)的說明。
參閱圖1所示，其為本發(fā)明電路設(shè)計(jì)的方塊示意圖。所示電路包括五組電源信號，主要由計(jì)算機(jī)電源接頭的電源(PS_PWRGD，Power Surpply_Power Good，電源供應(yīng)良好)信號101控制，由該電源信號101確定服務(wù)器電源是否開啟，其為高電平有效。當(dāng)服務(wù)器電源開啟后，該電源信號101為高電平，其利用此控制電路依次給北橋芯片(MCH)、南橋芯片(ESB2)、全緩沖雙內(nèi)嵌內(nèi)存模塊(FBDIMM，F(xiàn)ully-Buffered-Dual-Inline-Memory-Modules)、前端總線(FSB，F(xiàn)ront Side Bus)以及中央處理器核心電壓(CPU Vcore)提供工作電源。
為避免該電源信號101控制上述多組電源電壓的啟動(dòng)時(shí)產(chǎn)生衰弱現(xiàn)象，該電源信號101須先經(jīng)過一穩(wěn)壓模塊10再輸入下一模塊。該穩(wěn)壓模塊10起到提高該信號101的負(fù)載驅(qū)動(dòng)能力的作用。而第一、第二、第三、第四降壓模塊20、30、40、60起到降壓的作用，分別將各自輸入的電壓轉(zhuǎn)換為所需要的電壓，且各自使能端(Enable，簡稱EN)都為高電平時(shí)動(dòng)作同時(shí)電源良好端(Power Good，簡稱PG)輸出一高電平信號。另，第一、第二延時(shí)模塊50、70起到延時(shí)穩(wěn)定各自輸入信號的作用，該信號經(jīng)過延時(shí)穩(wěn)定后才輸入下一模塊。
當(dāng)使用者接通該計(jì)算機(jī)電源接頭的電源后，該電源信號101就為高電平，其經(jīng)過穩(wěn)壓模塊10后輸出一高電平信號。第一降壓模塊20之使能端(EN)接收到該高電平信號后開始動(dòng)作，其將電源輸入端(IN)電壓P12V_F轉(zhuǎn)化為電源輸出端(OUT)之第一電源信號P1V5，該第一電源信號P1V5再分別送至北橋芯片(MCH)和南橋芯片(ESB2)作為其工作電壓，同時(shí)，第一降壓模塊20還輸出一高電平信號PWRGD_1.5V_MCH給下個(gè)模塊。
由此，第二降壓模塊30接收到該P(yáng)WRGD_1.5V_MCH之高電平信號后開始動(dòng)作，其將電源輸入端電壓P12V轉(zhuǎn)化為第二電源信號P1V8且輸送至全緩沖雙內(nèi)嵌內(nèi)存模塊，同時(shí)還輸出一高電平信號PWRGD_1.8V給第三降壓模塊40之使能端(EN)。
由此該第三降壓模塊40開始動(dòng)作，其將電源輸入端(IN)電壓P1V5轉(zhuǎn)化為第三電源信號P_VTT并輸送至前端總線，其電源良好端(PG)輸出的一高電平信號通過第一延時(shí)模塊50延時(shí)穩(wěn)定作用后輸出一VTT_PWRGD高電平信號，該VTT_PWRGD信號接著輸入到第四降壓模塊60之使能端(EN)。
該第四降壓模塊60輸入為P12V，其輸出第四電源信號P_VCCP并送給中央處理器，且其電源良好端(PG)輸出的高電平信號再送至第二延時(shí)模塊70進(jìn)行延時(shí)穩(wěn)定。
最后，該第二延時(shí)模塊70輸出一第五電源信號SYS_PWRGD給該計(jì)算機(jī)系統(tǒng)之系統(tǒng)時(shí)鐘、電子集成驅(qū)動(dòng)器(IDE，Intergrated Drive Electronics)、外圍部件互連(PCI，Peripheral Component Interconnect)接口等部件。由此，服務(wù)器完成啟動(dòng)時(shí)給各功能部件送電的電源順序控制。
綜上所述，本發(fā)明的實(shí)質(zhì)在于提供三種模塊電路，即穩(wěn)壓、降壓、延時(shí)模塊電路，通過各自依序來臨的致能信號完成各自的功能，進(jìn)行相應(yīng)部件的供電。
以下揭示本發(fā)明的一穩(wěn)壓、降壓、延時(shí)模塊電路，其為實(shí)現(xiàn)本發(fā)明提供了更為具體之實(shí)施技術(shù)支持。
請參閱圖2所示，其為穩(wěn)壓模塊10核心部分電路。電源信號101連接到第一NMOS(n通道絕緣柵場效應(yīng)管)210的柵極，該第一NMOS210源極接地，其漏極通過一電阻220連接電源P12V_F信號。同時(shí)，該第一NMOS210的漏極還連接到一第二NMOS230的柵極。該第二NMOS230的源極接地，且其源極和漏極之間并連一電容240，其漏極為該穩(wěn)壓模塊核心部分電路的輸出端，該輸出端輸出高電平信號2301。
請參閱圖3所示，其為第一降壓模塊20核心部分電路。該電路采用了一整流器300，于本實(shí)施方式中其采用雙路同步PWM(脈寬調(diào)制)控制和驅(qū)動(dòng)集成電路(IRU3146)，該整流器300可180度反相的工作，它能降低輸入和輸出濾波器的要求，由此只需要更少的元件。其使能端(SS1/SD)接收到高電平信號2301后，該整流器300開始工作。其電壓輸入端(VCH1)經(jīng)過一電阻310接到一P5V電源信號上且同時(shí)該輸入端(VCH1)經(jīng)過一電容320接地。其輸出電壓回饋端(FB1)通過一電阻330連接到其電壓輸出端(OCSET1)且回饋端(FB1)通過一電阻340接地，同時(shí)一電容350和一電阻360串連之后并連在該電阻330兩端。由此，調(diào)整電阻330、電阻340的阻值即可調(diào)節(jié)該整流器300的電壓輸出端(OCSET1)的輸出值。于本實(shí)施例中，該電阻330為1.05千歐姆，電阻340為1.2千歐姆，電壓輸出端(OCSET1)輸出為P1V5。同時(shí)，該整流器300的電源良好端(PGOOD)還輸出一信號3001給下個(gè)模塊。另，降壓模塊30、40、60可參照第一降壓模塊20之電路，根據(jù)輸入的P12V、P1V5、P12V電源信號，調(diào)節(jié)其電路中對應(yīng)于降壓模塊20中電阻330、電阻340的電阻之阻值，即可得到所需之電源信號P1V8、P_VTT、P_VCCP。
請參閱圖4所示，其為第一延時(shí)模塊50核心部分電路。該電路信號輸入端信號4001依次串連一電阻410、一電容420后接地，該電阻410并連一二極管430，且該二極管430負(fù)極接該信號4001，正極接該電容420。另，該電容420一端接地，另一端則接到一起隔離內(nèi)外部電路且能穩(wěn)定信號作用的緩沖器440上，該緩沖器440輸出信號4002。該電路中，通過調(diào)節(jié)電阻410和電容420可以調(diào)節(jié)該電路的延時(shí)時(shí)間，電阻410之阻值和電容420之電容值的乘積即為所需的延時(shí)時(shí)間。于本實(shí)施例中，該電阻410電阻為5.6千歐姆，電容420為1微法特，其乘積即為所需的延時(shí)時(shí)間5.6毫秒。另，延時(shí)模塊70也可參照該延時(shí)模塊50的電路，調(diào)整其相應(yīng)于電阻410及電阻420之電阻阻值，得到所需延時(shí)的時(shí)間。
當(dāng)然為突出本發(fā)明的實(shí)質(zhì)重點(diǎn)，故上述開非為實(shí)施本發(fā)明的全部，所涉及的已知常用電路部分以及重復(fù)類似部分均有所略去不作贅述，參照本實(shí)施方式完全可再現(xiàn)本發(fā)明。
權(quán)利要求
1.一種電源順序控制電路，應(yīng)用于計(jì)算機(jī)系統(tǒng)啟動(dòng)時(shí)電源順序控制，其包括一穩(wěn)壓模塊電路，其可提高信號的負(fù)載驅(qū)動(dòng)能力，其信號輸入端為該電源順序控制電路的輸入端；若干降壓模塊電路，該等電路包含有第一、第二、第三、第四降壓模塊電路，其使能端輸入為高電平時(shí)，該等降壓模塊電路可將其電壓輸入端電壓降低為所需電壓，由其輸出端輸出給相應(yīng)計(jì)算機(jī)系統(tǒng)部件作為該系統(tǒng)部件之工作電源，同時(shí)其電源良好端亦輸出一高電平信號給下一個(gè)模塊電路；若干延時(shí)模塊電路，該等電路包含有第一、第二延時(shí)模塊電路，其可將輸入之信號延時(shí)后再輸出，起到延時(shí)穩(wěn)定該輸入信號的作用；其中，該電源順序控制電路由該計(jì)算機(jī)電源接頭的電源信號控制，穩(wěn)壓模塊電路、第一降壓模塊電路、第二降壓模塊電路、第三降壓模塊電路、第一延時(shí)模塊電路、第四降壓模塊電路、第二延時(shí)模塊電路依次電性連接，另，該電源接頭的電源信號輸入時(shí)，該電源順序控制電路依次輸出各電源信號給相應(yīng)計(jì)算機(jī)系統(tǒng)部件。
2.如申請專利范圍第1項(xiàng)所述的電源順序控制電路，其中第一降壓模塊輸出第一電源信號給北橋芯片、南橋芯片，第二降壓模塊輸出第二電源信號給全緩沖雙內(nèi)嵌內(nèi)存模塊，第三降壓模塊輸出第三電源信號給前端總線，第四降壓模塊輸出第四電源信號給中央處理器，第二延時(shí)模塊輸出第五電源信號給系統(tǒng)時(shí)鐘、電子集成驅(qū)動(dòng)器、外圍部件互連接口等部件。
3.如申請專利范圍第1項(xiàng)所述的電源順序控制電路，其中所述穩(wěn)壓模塊電路至少包含一第一NMOS晶體管、一第二NMOS晶體管、一電阻、一電容、及一輔助電源信號，該輔助電源信號通過該電阻后連接該第一NMOS晶體管的漏極以及該第二NMOS晶體管的柵極，另，第一NMOS晶體管的源極接地且其柵極為該穩(wěn)壓模塊電路的輸入端，第二NMOS晶體管的源極接地且其漏極為該穩(wěn)壓模塊電路的輸出端，該電容并連在該第二NMOS晶體管之源極和漏極之間。
4.如申請專利范圍第1項(xiàng)所述的電源順序控制電路，其中該第一降壓模塊電路至少包括一整流器、一第一電阻、一第二電阻、一第三電阻、一第四電阻、一第一電容、一第二電容及一輸入電源，該整流器之電源輸入端通過該第一電阻連接該輸入電源且該電源輸入端通過該第一電容接地；該整流器之回饋端通過該第二電阻接到該整流器之電壓輸出端且該回饋端通過該第三電阻接地；而且，該第二電容和第四電阻串連之后并連到該第二電阻之兩端。
5.如申請專利范圍第4項(xiàng)所述的電源順序控制電路，其中該整流器采用雙路同步PWM(脈寬調(diào)制)控制和驅(qū)動(dòng)集成電路。
6.如申請專利范圍第1項(xiàng)所述的電源順序控制電路，其中，該第一延時(shí)模塊電路至少包括一電阻、一電容、一二極管及一緩沖器，該二極管之負(fù)極為該第一延時(shí)電路的信號輸入端，該緩沖器輸出端為該第一延時(shí)電路的信號輸出端，該二極管之正極通過該電容接地，該二極管正極還接到該緩沖器信號輸入端，另，該二極管兩端并連該電阻。
全文摘要
本發(fā)明揭示了一種電源順序控制電路，其包括穩(wěn)壓模塊電路、降壓模塊電路、延時(shí)模塊電路，其可替代原先計(jì)算機(jī)服務(wù)器系統(tǒng)啟動(dòng)時(shí)之電源順序控制電路。該電源順序控制電路采用一些小包裝零件及邏輯控制器，電路結(jié)構(gòu)簡單且降低了成本，可大大提高該計(jì)算機(jī)服務(wù)器系統(tǒng)的性價(jià)比。
文檔編號G06F1/26GK101042606SQ20061003442
公開日2007年9月26日 申請日期2006年3月20日 優(yōu)先權(quán)日2006年3月20日
發(fā)明者沈瑞隆, 胡毓松 申請人:佛山市順德區(qū)順達(dá)電腦廠有限公司, 神達(dá)電腦股份有限公司