專利名稱：用于圖形存儲器集線器的裝置、系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及將存儲器耦合到圖形處理單元的技術(shù)。更確切地說，本發(fā)明針對于增加圖形處理系統(tǒng)中的存儲器帶寬的技術(shù)。
背景技術(shù)：
圖1說明常規(guī)圖形處理系統(tǒng)100。為了說明的目的，省略某些常規(guī)組件。圖形處理單元(GPU)110包括一存儲器控制器112，其經(jīng)由DRAM總線115耦合到動態(tài)隨機(jī)存取存儲器(DRAM)120。DRAM具有特定接口協(xié)議。因此，GPU 110要求DRAM存儲器總線接口125與DRAM存儲器兼容。
圖形處理系統(tǒng)100的一個缺點在于存儲器帶寬可能小于所需存儲器帶寬。總的存儲器帶寬與可同時由GPU 110利用的DRAM存儲器120的數(shù)目成比例。可耦合到GPU 100的DRAM 110的數(shù)目受幾個因素限制。一個因素在于GPU 100中的輸入/輸出(I/O)接口的總數(shù)目有限。舉例來說，在球-柵陣列封裝方案中，可制造每單位面積中存在有限數(shù)目的球以提供對存儲器的訪問。因此，就給定GPU芯片面積而言，可分配有限數(shù)目的球來為DRAM存儲器服務(wù)。
圖形處理系統(tǒng)100的另一缺點在于要求GPU 110具有與不同版本的DRAM存儲器兼容的DRAM接口125。雙倍數(shù)據(jù)速率(DDR)存儲器(例如)具有幾個不同協(xié)議，例如DDR和DDR2。將GPU 110設(shè)計為與不同DRAM存儲器協(xié)議兼容增加了GPU 110的成本和復(fù)雜性。
圖形處理系統(tǒng)100的另一缺點涉及潛在的專利許可使用費。很多存儲器協(xié)議由標(biāo)準(zhǔn)設(shè)定團(tuán)體設(shè)定。所述標(biāo)準(zhǔn)設(shè)定團(tuán)體通常要求標(biāo)準(zhǔn)設(shè)定團(tuán)體中的參與者許可所需要的必要專利以在合理且無歧視基礎(chǔ)(RAND)上實踐所述標(biāo)準(zhǔn)。此外，第三方可能也持有與實施所述標(biāo)準(zhǔn)的優(yōu)選技術(shù)相關(guān)的專利。因此，設(shè)計一能夠支持若干不同存儲器協(xié)議的GPU110增加了GPU 110上的潛在專利許可使用費。
考慮到上文所述的問題，開發(fā)了本發(fā)明的裝置、系統(tǒng)和方法。

發(fā)明內(nèi)容
一圖形系統(tǒng)包括一存儲器集線器。所述存儲器集線器由一圖形處理單元用來訪問多個存儲器，例如DRAM存儲器。存儲器集線器執(zhí)行存儲器訪問過程。本發(fā)明的存儲器集線器的應(yīng)用包括增加圖形系統(tǒng)的存儲器帶寬；從圖形處理單元卸載存儲器訪問過程；和提供適用功能性以使不同類型的存儲器與圖形處理單元兼容。
本發(fā)明的一個實施例為存儲器集線器。所述存儲器集線器具有一動態(tài)隨機(jī)存取存儲器(DRAM)接口，可操作其以利用至少一個DRAM協(xié)議訪問多個DRAM存儲器。存儲器集線器包括用于訪問圖形處理單元的集線器接口。包括用來橋接集線器接口與DRAM接口之間的信號并執(zhí)行集線器接口與DRAM接口之間信號轉(zhuǎn)換的邏輯。存儲器集線器以利用集線器接口訪問兩個或兩個以上DRAM的方式來為圖形處理單元操作。


結(jié)合考慮以下的詳細(xì)描述并連同附圖，會更全面地了解本發(fā)明，在所述附圖中圖1是直接耦合到隨機(jī)存取存儲器的現(xiàn)有技術(shù)圖像處理單元的方框圖；圖2是根據(jù)本發(fā)明一個實施例的包括存儲器集線器的圖形系統(tǒng)的方框圖；和圖3是根據(jù)本發(fā)明一個實施例的包括光柵操作模塊的存儲器集線器的方框圖。
相同的附圖標(biāo)記在附圖的幾個視圖中始終指代相對應(yīng)的部分。
具體實施例方式
圖2說明根據(jù)本發(fā)明一個實施例的圖形系統(tǒng)200。圖形系統(tǒng)200包括中央處理單元(CPU)205、將CPU 205耦合到圖像處理單元(GPU)220的接口210(例如，一個或一個以上橋接器和相關(guān)總線)、經(jīng)由集線器總線240耦合到GPU 220的存儲器集線器230、和經(jīng)由存儲器輸入/輸出(I/O)總線260耦合到存儲器集線器230的隨機(jī)存取存儲器(RAM)250。
存儲器集線器230包括用于訪問GPU 220的GPU連接部233和用于訪問RAM存儲器的RAM連接部239。集線器邏輯235執(zhí)行RAM連接部239與GPU連接部233之間的信號橋接和任何必要的信號轉(zhuǎn)換。
預(yù)期存儲器集線器230可用于多種不同的RAM存儲器結(jié)構(gòu)。然而動態(tài)隨機(jī)存取存儲器(DRAM)通常用于圖形系統(tǒng)，因此在以下論述中，在示范性實施例中RAM存儲器被描述為DRAM。在圖形技術(shù)中熟知的是，存在可用于實施圖形系統(tǒng)的存儲器的若干不同DRAM協(xié)議。因此應(yīng)了解，存儲器集線器230可適用于支持一個或一個以上不同DRAM協(xié)議，包括尤其適用于圖形系統(tǒng)的DRAM的各種變體。舉例來說，DRAM存儲器250可為單倍數(shù)據(jù)速率(SDR)同步動態(tài)隨機(jī)存取存儲器(SDRAM)或雙倍數(shù)據(jù)速率(DDR)SDRAM，例如DDR和DDR2存儲器。還可使用特別適用于圖形系統(tǒng)的SDRAM的變體來實施DRAM存儲器250，例如圖形雙倍數(shù)據(jù)速率(GDDR)型存儲器。GDDR型存儲器的實例包括GDDR、GDDR2、GDDR3和GDDR4。GDDR存儲器可進(jìn)一步為同步圖形隨機(jī)存取存儲器(SGRAM)存儲器(例如，GDDR SGRAM、GDDR2 SGRAM、GDDR3 SGRAM和GDDR4 SGRAM)。然而，應(yīng)了解，本發(fā)明的存儲器集線器230可適用于支持除上文所述的那些之外的DRAM標(biāo)準(zhǔn)和實施。
根據(jù)實施方案的情況，存儲器集線器230可用于提供幾個不同的益處(單獨或組合)。在一集合實施方案中，存儲器集線器230用于集合兩個或兩個以上DRAM存儲器250，以改進(jìn)GPU 220上每個數(shù)目的I/O連接(例如球柵陣列封裝中的物理插腳或球)的存儲器帶寬。存儲器集線器230還可用于將DRAM存儲器訪問協(xié)議從GPU 220卸載到存儲器集線器230。在適應(yīng)實施方案中，在存儲器集線器230中實施足夠的DRAM接口連接，以使用存儲器集線器230使GPU 220與不同類型的DRAM存儲器250相兼容。
在一個實施例中，存儲器集線器總線240為高速總線，例如在數(shù)據(jù)分組中傳送數(shù)據(jù)和存儲器請求的總線(“分組化”總線)。舉例來說，可使用低電壓差動信號技術(shù)和接口邏輯來構(gòu)建高速I/O總線，以支持分組協(xié)議將數(shù)據(jù)作為數(shù)據(jù)分組來傳輸和接收。在一個實施例中，GPU 220包括集線器接口227和集線器I/O模塊229，且存儲器集線器230包括集線器I/O模塊231和集線器接口232。舉例來說，集線器I/O模塊231和229可包括硬件和用以支持I/O總線的相關(guān)I/O插腳，而集線器接口232和229包括接口連接邏輯以支持總線協(xié)議。然而，應(yīng)了解，I/O硬件的功能性和接口邏輯的功能性均可組合到單個集線器接口227和232中。
作為一個實例，可使用專有總線技術(shù)(例如高速差動總線)構(gòu)建集線器總線240?；蛘?，可使用高速總線標(biāo)準(zhǔn)，例如外設(shè)組件互連高速版(Peripheral Component InterconnectExpress)(PCI-E)總線標(biāo)準(zhǔn)規(guī)范。外設(shè)組件互連專業(yè)組(PCI-SIG)頒布了“PCI-E基本規(guī)范(PCI-E Base Specification)”，其內(nèi)容以引用的方式并入本文中。使用高速集線器總線240的優(yōu)勢在于其允許減少插腳數(shù)。常規(guī)DRAM存儲器250利用比較緩慢的非分組化I/O總線260。因此，通過使用比較小數(shù)目的專用于存儲器訪問的GPU I/O插腳或球(圖2中未展示)，可使用單個高速集線器總線240訪問幾個常規(guī)DRAM存儲器250。此允許針對給定數(shù)目的專用于存儲器訪問的GPU 220的I/O插腳/球增加總存儲器帶寬?；蛘?，換句話說，對于給定的存儲器帶寬，GPU 220上所需的球/插腳數(shù)目減少。GPU 220上的I/O插腳/球數(shù)的減少將與集線器總線240的總線速度對DRAM I/O總線260的總線速度的比率成比例。作為一說明性實例，如果集線器總線240提供比常規(guī)DRAM I/O總線快近似兩倍(每插腳/球)的傳送率，那么使用集線器總線240將使GPU 220上訪問DRAM存儲器所需的插腳數(shù)減少兩倍。然而，預(yù)期存儲器集線器230還可用于將具有寬(但每插腳較慢)集線器總線240的GPU 220耦合到快速差動存儲器(未圖示)。
GPU 220包括圖形流水線222。圖形流水線222的一個級(例如光柵操作(ROP)級224)要求從DRAM存儲器250存取數(shù)據(jù)。GPU 220包括存儲器控制器226，其代表圖形客戶(例如ROP級224)發(fā)出存儲器讀取和存儲器寫入請求。存儲器控制器耦合到集線器接口228。集線器接口228利用集線器總線240向DRAM 250發(fā)送存儲器讀取/寫入請求并接收返回的數(shù)據(jù)。
存儲器集線器230包括DRAM I/O模塊238以支持經(jīng)由I/O總線260與DRAM 250的輸入/輸出操作。如存儲器技術(shù)中所熟知，每一類型的DRAM存儲器通常具有其自己的特定信號協(xié)議和總線終端，例如SDRAM的低電壓晶體管到晶體管邏輯(LVTTL)和DDR存儲器的支持低電壓差動信號(low voltage differential signaling)的殘余連續(xù)終結(jié)邏輯(SSTL)。DRAM接口236支持DRAM存儲器訪問接口過程。可由DRAM接口236支持的示范性DRAM存儲器訪問接口過程包括動態(tài)隨機(jī)存取存儲器(DRAM)初始化序列；模式寄存器命令序列；對在時鐘的上升沿和下降沿上將數(shù)據(jù)傳輸?shù)絼討B(tài)隨機(jī)存取存儲器的支持；對在時鐘的下降沿上將數(shù)據(jù)遮罩提供到動態(tài)隨機(jī)存取存儲器的支持；和用于存儲和檢索DRAM單元內(nèi)容(例如，讀取命令、寫入命令、刷新命令、排/行命令和預(yù)充電命令)的DRAM協(xié)議。更一般地說，DRAM存儲器接口236可用于卸載存儲器標(biāo)準(zhǔn)所要求的DRAM接口過程。所述存儲器標(biāo)準(zhǔn)例如SDR SDRAM存儲器、GDDRSGRAM存儲器、DDR存儲器(即，由聯(lián)合工程設(shè)備工程委員會(JEDEC)創(chuàng)設(shè)的DDR和DDR2標(biāo)準(zhǔn))所要求的那些標(biāo)準(zhǔn)，或其它前述DRAM標(biāo)準(zhǔn)中的任何一者。
存儲器集線器230還包括邏輯235以支持集線器接口232與DRAM接口236之間的信號橋接和任何必要的轉(zhuǎn)換。此可包括(例如)邏輯以支持幾個DRAM存儲器的集合并執(zhí)行所要的任何轉(zhuǎn)換，以解決DRAM接口236的協(xié)議與集線器接口232的協(xié)議之間的差異。
存儲器集線器230優(yōu)選設(shè)計為增加預(yù)選等待時間預(yù)算內(nèi)的總存儲器等待時間。舉例來說，常規(guī)DRAM存儲器通?？删哂屑s20個時鐘周期的等待時間。存儲器集線器230可設(shè)計為將小數(shù)目的附加時鐘周期的等待時間添加到常規(guī)DRAM存儲器等待時間中。在執(zhí)行圖形數(shù)據(jù)的平行處理的GPU 220中，存儲器等待時間中的較小增加通常不會顯著降低總的性能。其原因部分地在于高性能的GPU 220可具有上百個或上千個平行處理線程，其劃分所執(zhí)行的工作以處理圖形幀。結(jié)果，存儲器等待時間中的較小增加不會顯著減少整體平行GPU結(jié)構(gòu)中的性能。相反，具有小數(shù)目的處理線程(例如，一個線程)的GPU 250的性能決定性地取決于較小等待時間以防止無處理被執(zhí)行的空閑時鐘周期。
圖3說明存儲器集線器330的實施例，其中ROP級224包括在存儲器集線器330中。將ROP級224放置在更接近于物理存儲器可為等待時間敏感的ROP過程提供性能優(yōu)勢。此外，將ROP級224放置在更接近于物理存儲器可能對非整體平行的GPU有用。因此，作為設(shè)計低等待時間存儲器集線器的替代方案，ROP級224的部分或所有功能性可轉(zhuǎn)移到存儲器集線器330中。
本發(fā)明的一個應(yīng)用是增加圖形處理器220的存儲器帶寬。存儲器集線器230允許增加存儲器的數(shù)目，所述存儲器可通過使用固定數(shù)目的GPU I/O連接(例如球-柵-陣列封裝中的GPU的球)耦合到GPU 220。本發(fā)明的另一應(yīng)用是提供適應(yīng)功能。存儲器集線器230可設(shè)計為使GPU 220與幾種不同類型的存儲器兼容。本發(fā)明的另一應(yīng)用是將一個或一個以上存儲器訪問協(xié)議卸載到存儲器集線器230。存儲器訪問協(xié)議可從屬于由標(biāo)準(zhǔn)設(shè)定組織設(shè)定的合理且無歧視(RAND)的許可規(guī)定。通過將存儲器存取協(xié)議的功能性放置在存儲器集線器230中，與存儲器存取協(xié)議相關(guān)的許可總費用便在于相對低成本的存儲器集線器230，而不是高價的GPU 220。此外，可制造不同版本的存儲器集線器230，以對于擬以不同類型的存儲器制造的圖形系統(tǒng)200而言最小化需要特定許可證的單元的數(shù)目。舉例來說，一個版本的存儲器集線器230可支持DDR2，另一個版本的存儲器集線器230可支持GDDR SGRAM。存儲器集線器230可(例如)設(shè)計為最小化必須購買的許可證的數(shù)目、最小化需要許可證的單元的數(shù)目或最小化從中計算許可證使用費的單元的價值。
為了達(dá)到闡釋的目的，前文的描述使用特定術(shù)語來提供對本發(fā)明的詳盡理解。然而，所屬領(lǐng)域的技術(shù)人員將明了，不需要特定細(xì)節(jié)以實踐本發(fā)明。因此，本發(fā)明的特定實施例的前文描述是為了說明和描述的目的而呈現(xiàn)。不希望它們?yōu)闊o遺漏的或?qū)⒈景l(fā)明限制于所揭示的精確形式；顯然，鑒于上文的教示，很多修改和改變成為可能。選擇并描述所述實施例以最好地闡釋本發(fā)明的原理和其實際應(yīng)用，因此它們使所屬領(lǐng)域中的其它技術(shù)人員能夠最好地利用本發(fā)明和各種實施例，各種修改適合于所預(yù)期的特定使用。希望所附權(quán)利要求書和其等效物界定本發(fā)明范疇。
權(quán)利要求
1.一種用于一圖形系統(tǒng)的存儲器集線器，其包含一動態(tài)隨機(jī)存取存儲器(DRAM)接口，其操作以利用至少一個DRAM協(xié)議訪問復(fù)數(shù)個DRAM存儲器；一集線器接口；和邏輯，其用于在所述集線器接口與所述DRAM接口之間橋接信號并執(zhí)行所述集線器接口與所述DRAM接口之間的信號轉(zhuǎn)換；所述存儲器集線器利用所述集線器接口訪問兩個或兩個以上DRAM來對一圖形處理單元操作。
2.根據(jù)權(quán)利要求1所述的存儲器集線器，其中所述集線器接口支持一集線器總線，所述集線器總線具有一對應(yīng)于兩個或兩個以上所述DRAM I/O總線接口的帶寬。
3.根據(jù)權(quán)利要求2所述的存儲器集線器，其中所述集線器總線為一高速總線，其具有比所述DRAM I/O總線接口大兩倍的數(shù)據(jù)速率。
4.根據(jù)權(quán)利要求1所述的存儲器集線器，其中所述至少一個DRAM存儲器訪問接口連接操作從所述圖形處理單元卸載到所述存儲器集線器。
5.根據(jù)權(quán)利要求4所述的存儲器集線器，其中一DRAM初始化序列被卸載到所述存儲器集線器。
6.根據(jù)權(quán)利要求4所述的存儲器集線器，其中一模式寄存器命令序列被卸載到所述存儲器集線器。
7.根據(jù)權(quán)利要求4所述的存儲器集線器，其中所述DRAM接口支持在一時鐘的上升沿和下降沿上將數(shù)據(jù)傳輸?shù)紻RAM。
8.根據(jù)權(quán)利要求4所述的存儲器集線器，其中所述DRAM接口支持在一時鐘的一下降沿上將一數(shù)據(jù)遮罩供應(yīng)到動態(tài)隨機(jī)存取存儲器。
9.根據(jù)權(quán)利要求4所述的存儲器集線器，其中用于存儲并檢索DRAM單元內(nèi)容的一DRAM協(xié)議被卸載到所述存儲器集線器。
10.根據(jù)權(quán)利要求9所述的存儲器集線器，其中所述DRAM協(xié)議包括從由一讀取命令、一寫入命令、一刷新命令、一排/行命令和一預(yù)充電命令組成的組中選擇的至少一個存儲。
11.根據(jù)權(quán)利要求1所述的存儲器集線器，其中所述DRAM連接模塊支持來自由SDRSDRAM、DDR SDRAM、DDR2 SDRAM、GDDR SGRAM、GDDR2 SGRAM、GDDR3SGRAM和GDDR4 SGRAM組成的組的至少一個DRAM協(xié)議。
12.根據(jù)權(quán)利要求1所述的存儲器集線器，其中所述存儲器集線器進(jìn)一步包含一光柵操作模塊，以用于代表所述GPU執(zhí)行至少一個光柵操作。
13.根據(jù)權(quán)利要求1所述的存儲器集線器，其中所述集線器總線接口利用一分組化總線協(xié)議，且所述DRAM I/O總線接口利用一非分組化協(xié)議。
14.一種圖形處理系統(tǒng)，其包含一圖形處理單元(GPU)，所述圖形處理器包括一存儲器控制器；和一存儲器集線器接口，其用于經(jīng)由一輸入/輸出(I/O)總線訪問一存儲器集線器；所述GPU操作以經(jīng)由所述存儲器集線器訪問復(fù)數(shù)個動態(tài)隨機(jī)存取存儲器(DRAM)。
15.根據(jù)權(quán)利要求14所述的圖形處理系統(tǒng)，其中所述GPU將DRAM接口連接卸載到所述存儲器集線器。
16.根據(jù)權(quán)利要求14所述的圖形處理系統(tǒng)，其中所述GPU將至少一個DRAM存儲器訪問協(xié)議卸載到所述存儲器集線器。
17.根據(jù)權(quán)利要求14所述的圖形處理系統(tǒng)，其中所述GPU操作以利用所述存儲器集線器集合兩個或兩個以上DRAM以增加存儲器帶寬。
18.根據(jù)權(quán)利要求14所述的圖形處理系統(tǒng)，其中所述I/O總線為一分組化高速總線。
19.根據(jù)權(quán)利要求18所述的圖形處理系統(tǒng)，其中所述I/O總線為一外圍組件互連高速版(PCI-E)總線。
20.一種圖形系統(tǒng)，其包含一圖形處理單元(GPU)，其包括一存儲器控制器和一第一存儲器集線器接口；和一存儲器集線器，其包含一動態(tài)隨機(jī)存取存儲器(DRAM)接口，其操作以利用至少一個DRAM協(xié)議訪問復(fù)數(shù)個DRAM存儲器；一第二存儲器集線器接口；和用于在所述第二集線器接口與所述DRAM接口之間橋接信號的邏輯，并且其用來執(zhí)行所述第二存儲器集線器接口與所述DRAM接口之間的信號轉(zhuǎn)換；所述GPU經(jīng)由一耦合所述第一存儲器集線器接口與所述第二存儲器集線器接口的輸入/輸出總線來通信地耦合到所述存儲器集線器；所述GPU經(jīng)由所述存儲器集線器訪問復(fù)數(shù)個DRAM存儲器，并將至少一個DRAM接口連接操作卸載到所述存儲器集線器。
全文摘要
一種存儲器集線器允許一圖形處理器訪問隨機(jī)存取存儲器，例如動態(tài)隨機(jī)存取存儲器(DRAM)。在一個實施方案中，所述存儲器集線器允許通過集合兩個或兩個以上存儲器的存儲來增加有效存儲器帶寬。在另一實施方案中，所述存儲器集線器允許一圖形處理器將存儲器訪問接口連接操作卸載到所述存儲器集線器。
文檔編號G06F3/06GK1983329SQ20061006635
公開日2007年6月20日 申請日期2006年3月30日 優(yōu)先權(quán)日2005年12月15日
發(fā)明者約瑟夫·戴維·格雷科, 喬納·M·阿爾本, 巴里·A·瓦格納, 安東尼·邁克爾·塔馬西 申請人:輝達(dá)公司