專利名稱：Cpu與邏輯加密雙用智能卡及其數(shù)據(jù)同步方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種智能卡數(shù)據(jù)存儲裝置及內(nèi)部數(shù)據(jù)同步方法，主要是涉及CPU與邏輯加密雙用智能卡及其數(shù)據(jù)同步方法。
技術(shù)背景邏輯加密卡和CPU卡都是IC卡的一種。CPU卡同邏輯加密卡相比具有處理速度快，安全性高，靈活性大等優(yōu)點，正在逐步的取代邏輯加密卡。但是邏輯加密卡已經(jīng)在很多項目中應(yīng)用，如果直接使用CPU卡替換邏輯加密卡，勢必會導(dǎo)致現(xiàn)有的邏輯加密讀卡裝置和終端全部要更換，這樣做的成本過大，難以接受。為了解決這一問題，有些芯片廠商提供了一種新的CPU芯片增加了邏輯加密電路和邏輯加密存儲區(qū)。使用這種芯片封裝成的卡片既可以當(dāng)作 CRJ卡使用，也可以當(dāng)作邏輯加密卡使用。也就是說同一張卡片既可以支持讀CPU卡終端， 也可以支持讀邏輯加密卡終端。解決了硬件問題，還有軟件問題卡片當(dāng)作CPU卡使用時，數(shù)據(jù)保存在cra控制存儲區(qū)；卡片當(dāng)作邏輯加密卡使用時，數(shù)據(jù)保存在邏輯加密存儲區(qū)，這樣實現(xiàn)了邏輯加密卡和CPU卡在硬件表現(xiàn)上是一張卡片， 一個整體，但是二者之間的數(shù)據(jù)是不 一致的。當(dāng)邏輯加密卡和CPU卡作為一個共同應(yīng)用時，要求這兩個存儲區(qū)內(nèi)相應(yīng)的數(shù)據(jù)應(yīng)該 是一致的，從而保證在邏輯加密卡終端環(huán)境和CPU卡終端環(huán)境分別保持一個正確的狀態(tài)，但目前還不能解決二者數(shù)據(jù)同步的問題。 發(fā)明內(nèi)容針對現(xiàn)有技術(shù)存在的缺陷和不足，本發(fā)明提供一種CPU與邏輯加密雙用智能卡及其數(shù)據(jù) 同步方法，能夠保證邏輯加密卡和CPU卡內(nèi)存儲的數(shù)據(jù)與外界通信時保持一致。為了達(dá)到上述發(fā)明目的，本發(fā)明CPU與邏輯加密雙用智能卡，包括用于與CPU讀卡裝置 進(jìn)行通信的CPU卡系統(tǒng)和用于與邏輯加密讀卡裝置進(jìn)行通信的邏輯加密卡系統(tǒng)，所述CPU卡 系統(tǒng)包括用于存儲CPU卡數(shù)據(jù)的CPU控制存儲區(qū)，所述邏輯加密卡系統(tǒng)包括用于存儲邏輯加 密卡數(shù)據(jù)的邏輯加密存儲區(qū)，CPU卡系統(tǒng)還包括用于CPU控制存儲區(qū)和邏輯加密存儲區(qū)進(jìn)行 數(shù)據(jù)同步的數(shù)據(jù)同步裝置，所述數(shù)據(jù)同步裝置分別與CPU控制存儲區(qū)和邏輯加密存儲區(qū)相連。上述的CPU與邏輯加密雙用智能卡中，所述數(shù)據(jù)同步裝置包括-CPU命令處理模塊對邏輯加密存儲區(qū)訪問控制模塊和CPU控制存儲區(qū)進(jìn)行控制，完成CPU控制存儲區(qū)與邏輯加密存儲區(qū)的數(shù)據(jù)交互；數(shù)據(jù)格式轉(zhuǎn)換模塊完成邏輯加密卡數(shù)據(jù)與CPU卡數(shù)據(jù)的格式轉(zhuǎn)換；邏輯加密存儲區(qū)訪問控制模塊完成對邏輯加密存儲區(qū)中的邏輯加密卡數(shù)據(jù)的讀取和寫入；其中，CPU命令處理模塊控制邏輯加密存儲區(qū)訪問控制模塊，讀取邏輯加密存儲區(qū)的數(shù) 據(jù)給數(shù)據(jù)格式轉(zhuǎn)換模塊，所述數(shù)據(jù)格式轉(zhuǎn)換模塊將數(shù)據(jù)轉(zhuǎn)發(fā)給CPU控制存儲區(qū)，CPU命令處 理模塊再控制CPU控制存儲區(qū)，將CPU卡數(shù)據(jù)通過數(shù)據(jù)格式轉(zhuǎn)換模塊發(fā)送給邏輯加密存儲區(qū) 訪問控制模塊，所述邏輯加密存儲區(qū)訪問控制模塊將CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)。本發(fā)明同時提供了一種CPU與邏輯加密雙用智能卡的數(shù)據(jù)同步方法，包括以下歩驟(1) 每次CPU卡系統(tǒng)與CPU讀卡裝置通信前，調(diào)用邏輯加密卡數(shù)據(jù)更新CPU卡數(shù)據(jù)；(2) CPU卡系統(tǒng)與CPU讀卡裝置完成通信，如果通信內(nèi)容為CPU讀卡裝置讀取CPU卡數(shù) 據(jù)，步驟結(jié)束；如果通信內(nèi)容為CPU讀卡裝置修改CPU卡數(shù)據(jù)，進(jìn)入下一步驟；(3) 調(diào)用CPU卡數(shù)據(jù)更新邏輯加密卡數(shù)據(jù)。具體的，步驟(1)包括以下步驟(11) CPU命令處理模塊控制邏輯加密存儲區(qū)訪問控制模塊，讀取邏輯加密存儲區(qū)的數(shù) 據(jù)給數(shù)據(jù)格式轉(zhuǎn)換模塊；(12) 數(shù)據(jù)格式轉(zhuǎn)換模塊將所述數(shù)據(jù)的數(shù)據(jù)格式由邏輯加密卡格式轉(zhuǎn)換為CPU卡格式， 轉(zhuǎn)發(fā)給CPU控制存儲區(qū)，更新CPU控制存儲區(qū)中的數(shù)據(jù)。進(jìn)一步的，步驟(2)中通信內(nèi)容如果是CPU讀卡裝置修改CPU卡數(shù)據(jù)，則通信過程具體 為CPU控制存儲區(qū)備份當(dāng)前數(shù)據(jù)后，接受CPU讀卡裝置對CPU卡數(shù)據(jù)的修改，如果修改成 功，進(jìn)入步驟(3);否則，用備份數(shù)據(jù)還原當(dāng)前數(shù)據(jù)，步驟結(jié)束。具體的，步驟(3)包括以下步驟-(31) CPU命令處理模塊控制CPU控制存儲區(qū)，將CPU卡數(shù)據(jù)發(fā)送給數(shù)據(jù)格式轉(zhuǎn)換模塊;(32) 數(shù)據(jù)格式轉(zhuǎn)換模塊將所述數(shù)據(jù)的數(shù)據(jù)格式由CPU卡格式轉(zhuǎn)換為邏輯加密卡格式， 轉(zhuǎn)發(fā)給邏輯加密存儲區(qū)訪問控制模塊；(33) 邏輯加密存儲區(qū)訪問控制模塊將所述CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)。
作為改進(jìn)，步驟(33)具體為邏輯加密存儲區(qū)訪問控制模塊將所述CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)，如果寫入成功，步驟結(jié)束；如果寫入失敗，CPU控制存儲區(qū)用備份數(shù)據(jù)還原 當(dāng)前數(shù)據(jù)，步驟結(jié)束。本發(fā)明通過分別與CPU控制存儲區(qū)和邏輯加密存儲區(qū)相連的數(shù)據(jù)同步裝置，在CPU卡系 統(tǒng)每次與外界通信前調(diào)用邏輯加密卡數(shù)據(jù)更新CPU卡數(shù)據(jù)，如果CPU卡系統(tǒng)與外界通信后CPU 卡數(shù)據(jù)發(fā)生改變，數(shù)據(jù)同步裝置再調(diào)用CPU卡數(shù)據(jù)更新邏輯加密卡數(shù)據(jù)，這樣，可以保證CPU 卡系統(tǒng)每次與外界通信前后，CPU卡數(shù)據(jù)都與邏輯加密卡數(shù)據(jù)保持一致，進(jìn)而真正實現(xiàn)一卡 雙用。


圖1為本發(fā)明CPU與邏輯加密雙用智能卡結(jié)構(gòu)圖； 圖2為本發(fā)明CPU與邏輯加密雙用智能卡及其數(shù)據(jù)同步流程圖。
具體實施方式
下面結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)說明-如圖1所示，本發(fā)明CPU與邏輯加密雙用智能卡，包括用于與CPU讀卡裝置進(jìn)行通信的 CPU卡系統(tǒng)和用于與邏輯加密讀卡裝置進(jìn)行通信的邏輯加密卡系統(tǒng)，所述CPU卡系統(tǒng)包括用 于存儲CPU卡數(shù)據(jù)的CPU控制存儲區(qū)，所述邏輯加密卡系統(tǒng)包括用于存儲邏輯加密卡數(shù)據(jù)的 邏輯加密存儲區(qū)，本裝置的主要發(fā)明點在于CPU卡系統(tǒng)還包括用于CPU控制存儲區(qū)和邏輯加密存儲區(qū)進(jìn)行數(shù)據(jù)同步的數(shù)據(jù)同步裝置，所述數(shù)據(jù)同步裝置分別與CPU控制存儲區(qū)和邏輯加密存儲區(qū)相連。所述數(shù)據(jù)同步裝置包括CPU命令處理模塊對邏輯加密存儲區(qū)訪問控制模塊和CPU控制存儲區(qū)進(jìn)行控制，完成 CPU控制存儲區(qū)與邏輯加密存儲區(qū)的數(shù)據(jù)交互；數(shù)據(jù)格式轉(zhuǎn)換模塊完成邏輯加密卡數(shù)據(jù)與CPU卡數(shù)據(jù)的格式轉(zhuǎn)換；邏輯加密存儲區(qū)訪問控制模塊完成對邏輯加密存儲區(qū)中的邏輯加密卡數(shù)據(jù)的讀取和寫入；該裝置的工作過程如下CPU命令處理模塊控制邏輯加密存儲區(qū)訪問控制模塊，讀取邏輯加密存儲區(qū)的數(shù)據(jù)給數(shù)據(jù)格式轉(zhuǎn)換模塊，所述數(shù)據(jù)格式轉(zhuǎn)換模塊將數(shù)據(jù)轉(zhuǎn)發(fā)給CPU控制存
儲區(qū)，CPU命令處理模塊再控制CPU控制存儲區(qū)，將CPU卡數(shù)據(jù)通過數(shù)據(jù)格式轉(zhuǎn)換模塊發(fā)送 給邏輯加密存儲區(qū)訪問控制模塊，所述邏輯加密存儲區(qū)訪問控制模塊將CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)。針對上述裝置的CPU卡系統(tǒng)與邏輯加密卡系統(tǒng)的數(shù)據(jù)同步方法，包括以下步驟-(1) 每次CPU卡系統(tǒng)與CPU讀卡裝置通信前，調(diào)用邏輯加密卡數(shù)據(jù)更新CPU卡數(shù)據(jù)。步驟(1)具體包括以下步驟(11 ) CPU命令處理模塊檢測到CPU讀卡裝置，判斷將要進(jìn)行通信，在CPU卡系統(tǒng)與CPU 讀卡裝置通信前，CPU命令處理模塊控制邏輯加密存儲區(qū)訪問控制模塊，讀取邏輯加密存儲 區(qū)的數(shù)據(jù)給數(shù)據(jù)格式轉(zhuǎn)換模塊；(12)數(shù)據(jù)格式轉(zhuǎn)換模塊將所述數(shù)據(jù)的數(shù)據(jù)格式由邏輯加密卡格式轉(zhuǎn)換為CPU卡格式， 轉(zhuǎn)發(fā)給CPU控制存儲區(qū)，更新CPU控制存儲區(qū)中的數(shù)據(jù)。(2) CPU卡系統(tǒng)與CPU讀卡裝置完成通信，如果通信內(nèi)容為CPU讀卡裝置讀取CPU卡數(shù) 據(jù)，步驟結(jié)束；如果通信內(nèi)容為CPU讀卡裝置修改CPU卡數(shù)據(jù)，進(jìn)入下一歩驟。為了提高通信操作的可靠性，步驟(2)中通信內(nèi)容如果是CPU讀卡裝置修改CPU卡數(shù)據(jù)， 則通信過程具體為CPU控制存儲區(qū)備份當(dāng)前數(shù)據(jù)后，接受CPU讀卡裝置對CPU卡數(shù)據(jù)的修改，如果修改成功，進(jìn)入步驟(3);否則，用備份數(shù)據(jù)還原當(dāng)前數(shù)據(jù)，歩驟結(jié)束。(3) 調(diào)用CPU卡數(shù)據(jù)更新邏輯加密卡數(shù)據(jù)。 步驟(3)包括以下步驟(31) CPU命令處理模塊控制CPU控制存儲區(qū)，將CPU卡數(shù)據(jù)發(fā)送給數(shù)據(jù)格式轉(zhuǎn)換模塊；(32) 數(shù)據(jù)格式轉(zhuǎn)換模塊將所述數(shù)據(jù)的數(shù)據(jù)格式由CPU卡格式轉(zhuǎn)換為邏輯加密卡格式， 轉(zhuǎn)發(fā)給邏輯加密存儲區(qū)訪問控制模塊；(33) 邏輯加密存儲區(qū)訪問控制模塊將所述CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)。同樣，為了提高通信操作的可靠性，步驟(33)中，邏輯加密存儲區(qū)訪問控制模塊將所 述CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)，如果寫入成功，步驟結(jié)束；如果寫入失敗，CPU控制存 儲區(qū)用備份數(shù)據(jù)還原當(dāng)前數(shù)據(jù)，步驟結(jié)束。本方法主要是基于下面的思路邏輯加密卡系統(tǒng)由于不具有類似中央處理器的可對系統(tǒng)
進(jìn)行控制操作的控制芯片，所以不具有訪問CPU卡系統(tǒng)的能力，這樣，想達(dá)到CPU卡系統(tǒng)與 邏輯加密卡系統(tǒng)的數(shù)據(jù)同步就必須依靠CPU卡系統(tǒng)來完成。具體的，利用本發(fā)明的裝置，CPU命令處理模塊只在CPU卡系統(tǒng)每次與外界(CPU讀卡裝置)進(jìn)行通信之前，控制邏輯加密存儲區(qū)訪問控制模塊，讀取邏輯加密存儲區(qū)的數(shù)據(jù)給數(shù)據(jù)格式轉(zhuǎn)換模塊，所述數(shù)據(jù)格式轉(zhuǎn)換模塊將數(shù)據(jù)轉(zhuǎn)發(fā)給CPU控制存儲區(qū)，完成CPU卡系統(tǒng)與邏輯加密卡系統(tǒng)的第一次數(shù)據(jù)同步，在本次數(shù)據(jù)同步之前，邏輯加密卡系統(tǒng)可能已經(jīng)數(shù)次與外界(邏輯加密讀卡裝置)進(jìn)行了通信，這期間并不需要進(jìn)行同步操作，因為CPU卡系統(tǒng)與 邏輯加密卡系統(tǒng)的數(shù)據(jù)不統(tǒng)一，只有在CPU卡系統(tǒng)與邏輯加密卡系統(tǒng)都分別與外界通信時才 會產(chǎn)生不良后果(例如造成外界讀卡系統(tǒng)計費不統(tǒng)一)，所以只要在CPU卡系統(tǒng)每次與外界 進(jìn)行通信之前使CPU控制存儲區(qū)的數(shù)據(jù)與邏輯加密存儲區(qū)中的數(shù)據(jù)保持一致即可。日常生活 中，CPU卡系統(tǒng)與外界的通信內(nèi)容分為兩種CPU讀卡裝置讀取CPU卡數(shù)據(jù)和CPU讀卡裝置 修改CPU卡數(shù)據(jù)。所述CPU讀卡裝置讀取CPU卡數(shù)據(jù)可以理解為持卡人只想通過CPU讀卡裝 置或終端査看本卡內(nèi)的數(shù)據(jù)信息(比如卡內(nèi)存有多少錢)，這種操作不會更改CPU控制存儲區(qū) 內(nèi)的數(shù)據(jù)，所以本次通信完成后無需使邏輯加密存儲區(qū)與CPU控制存儲區(qū)數(shù)據(jù)同步。所述CPU 讀卡裝置修改CPU卡數(shù)據(jù)可以理解為持卡人通過CPU讀卡裝置改變了本卡內(nèi)的數(shù)據(jù)信息(比 如刷卡消費，刷卡前后卡內(nèi)金額出現(xiàn)了變化)，由于這種操作改變了 CPU控制存儲區(qū)內(nèi)的數(shù)據(jù)， 使得CPU控制存儲區(qū)和邏輯加密存儲區(qū)的數(shù)據(jù)不再統(tǒng)一，所以本次通信完成后必須使邏輯加 密存儲區(qū)與CPU控制存儲區(qū)數(shù)據(jù)同步。具體過程為在CPU卡系統(tǒng)每次與外界(CPU讀卡裝 置)進(jìn)行通信(CPU讀卡裝置修改CPU卡數(shù)據(jù))之后，CPU命令處理模塊再控制CPU控制存儲 區(qū)，將CPU卡數(shù)據(jù)通過數(shù)據(jù)格式轉(zhuǎn)換模塊發(fā)送給邏輯加密存儲區(qū)訪問控制模塊，所述邏輯加 密存儲區(qū)訪問控制模塊將CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)。這樣，在第二次數(shù)據(jù)同步后，實 現(xiàn)了邏輯加密存儲區(qū)中的數(shù)據(jù)與CPU控制存儲區(qū)的數(shù)據(jù)保持一致，從而完成了本次CPU卡系統(tǒng)與邏輯加密卡系統(tǒng)的數(shù)據(jù)同步。下面以一個錢包應(yīng)用的實施例詳細(xì)介紹本方法的流程如圖2所示，當(dāng)操作CPU控制存儲區(qū)內(nèi)和邏輯加密存儲區(qū)相對應(yīng)的數(shù)據(jù)時(比如一個錢 包應(yīng)用，那么在邏輯加密存儲區(qū)和CPU控制存儲區(qū)都保存著錢的金額，這個金額就是對應(yīng)數(shù) 據(jù))，需要啟動數(shù)據(jù)同步，流程如下1、 本發(fā)明CPU與邏輯加密雙用智能卡與某個計費式的CPU讀卡裝置建立聯(lián)系；2、 CPU命令處理模塊控制邏輯加密存儲區(qū)訪問控制模塊，讀取邏輯加密存儲區(qū)的金額數(shù)
據(jù)給數(shù)據(jù)格式轉(zhuǎn)換模塊，讀取成功，進(jìn)入下一步；否則，向CPU讀卡裝置返回操作失敗信息， 進(jìn)入步驟11;3、 數(shù)據(jù)格式轉(zhuǎn)換模塊將所述金額數(shù)據(jù)的數(shù)據(jù)格式由邏輯加密卡格式轉(zhuǎn)換為CPU卡格式， 轉(zhuǎn)發(fā)給CPU控制存儲區(qū)，如果轉(zhuǎn)化后金額數(shù)據(jù)與CPU控制存儲區(qū)內(nèi)的金額數(shù)據(jù)不一致，進(jìn)入 下一步；否則，進(jìn)入步驟5;4、 使用轉(zhuǎn)化后金額數(shù)據(jù)更新CPU控制存儲區(qū)內(nèi)的金額數(shù)據(jù)，如果更新成功，進(jìn)入下一步； 否則，向CPU讀卡裝置返回操作失敗信息，進(jìn)入步驟ll;5、 CPU卡系統(tǒng)與CPU讀卡裝置完成通信，如果通信內(nèi)容為CPU讀卡裝置讀取CPU卡金額 數(shù)據(jù)，進(jìn)入步驟ll;如果通信內(nèi)容為CPU讀卡裝置修改CPU卡金額數(shù)據(jù)，進(jìn)入下一步；6、 CPU控制存儲區(qū)備份當(dāng)前金額數(shù)據(jù)，備份成功進(jìn)入下一步；否則，向CPU讀卡裝置返 回操作失敗信息，進(jìn)入步驟ll;7、 接受CPU讀卡裝置對CPU卡金額數(shù)據(jù)的修改，如果修改成功，進(jìn)入下一步；否則，用 備份金額數(shù)據(jù)還原CPU控制存儲區(qū)的當(dāng)前金額數(shù)據(jù)，向CPU讀卡裝置返回操作失敗信息，進(jìn) 入步驟11;8、 CPU命令處理模塊控制CPU控制存儲區(qū)，將CPU卡金額數(shù)據(jù)發(fā)送給數(shù)據(jù)格式轉(zhuǎn)換模塊；9、 數(shù)據(jù)格式轉(zhuǎn)換模塊將所述金額數(shù)據(jù)的數(shù)據(jù)格式由CPU卡格式轉(zhuǎn)換為邏輯加密卡格式， 轉(zhuǎn)發(fā)給邏輯加密存儲區(qū)訪問控制模塊；10、 邏輯加密存儲區(qū)訪問控制模塊用所述CPU卡金額數(shù)據(jù)更新邏輯加密存儲區(qū)，如果更 新成功，進(jìn)入下一步；否則，CPU控制存儲區(qū)用備份金額數(shù)據(jù)還原當(dāng)前金額數(shù)據(jù)，向CPU讀 卡裝置返回操作失敗信息，進(jìn)入下一步；11、 步驟結(jié)束。通過本發(fā)明的裝置和方法可以有效保證邏輯加密卡系統(tǒng)和CPU卡系統(tǒng)內(nèi)存儲的數(shù)據(jù)保持 一致，雖然對邏輯加密存儲區(qū)的數(shù)據(jù)操作會暫時的導(dǎo)致兩個存儲區(qū)內(nèi)數(shù)據(jù)不同步，但是通過 對CPU控制存儲區(qū)內(nèi)數(shù)據(jù)的操作總可以使兩個存儲區(qū)內(nèi)數(shù)據(jù)同步，用戶不會感覺到不同步的存在。這里需要指出的是，上面給出的只是本發(fā)明的優(yōu)選實施例，本發(fā)明還可以舉出很多其它 的實施例，比如實施的領(lǐng)域不局限于錢包應(yīng)用，還可以是電表、水表等一切需要一張智能卡
就可與各種不同類型的讀卡裝置進(jìn)行數(shù)據(jù)交互的領(lǐng)域。另外，本發(fā)明中的應(yīng)用也不應(yīng)局限于 邏輯加密卡系統(tǒng)和CPU卡系統(tǒng)之間，也可以是CPU卡系統(tǒng)與其它卡載數(shù)據(jù)讀寫系統(tǒng)(比如只 讀卡系統(tǒng))之間的數(shù)據(jù)同步，其流程與本實施例實質(zhì)相同，也屬于本發(fā)明保護(hù)范疇之內(nèi)。
權(quán)利要求
1. 一種CPU與邏輯加密雙用智能卡，包括用于與CPU讀卡裝置進(jìn)行通信的CPU卡系統(tǒng)和用于與邏輯加密讀卡裝置進(jìn)行通信的邏輯加密卡系統(tǒng)，所述CPU卡系統(tǒng)包括用于存儲CPU卡數(shù)據(jù)的CPU控制存儲區(qū)，所述邏輯加密卡系統(tǒng)包括用于存儲邏輯加密卡數(shù)據(jù)的邏輯加密存儲區(qū)，其特征在于CPU卡系統(tǒng)還包括用于CPU控制存儲區(qū)和邏輯加密存儲區(qū)進(jìn)行數(shù)據(jù)同步的數(shù)據(jù)同步裝置，所述數(shù)據(jù)同步裝置分別與CPU控制存儲區(qū)和邏輯加密存儲區(qū)相連。
2. 根據(jù)權(quán)利要求1所述的CPU與邏輯加密雙用智能卡，其特征在于所述數(shù)據(jù)同步裝 置包括CPU命令處理模塊對邏輯加密存儲區(qū)訪問控制模塊和CPU控制存儲區(qū)進(jìn)行控制，完成 CPU控制存儲區(qū)與邏輯加密存儲區(qū)的數(shù)據(jù)交互；數(shù)據(jù)格式轉(zhuǎn)換模塊完成邏輯加密卡數(shù)據(jù)與CPU卡數(shù)據(jù)的格式轉(zhuǎn)換；邏輯加密存儲區(qū)訪問控制模塊完成對邏輯加密存儲區(qū)中的邏輯加密卡數(shù)據(jù)的讀取和寫入；其中，CPU命令處理模塊控制邏輯加密存儲區(qū)訪問控制模塊，讀取邏輯加密存儲區(qū)的數(shù) 據(jù)給數(shù)據(jù)格式轉(zhuǎn)換模塊，所述數(shù)據(jù)格式轉(zhuǎn)換模塊將數(shù)據(jù)轉(zhuǎn)發(fā)給CPU控制存儲區(qū)，CPU命令處 理模塊再控制CPU控制存儲區(qū)，將CPU卡數(shù)據(jù)通過數(shù)據(jù)格式轉(zhuǎn)換模塊發(fā)送給邏輯加密存儲區(qū) 訪問控制模塊，所述邏輯加密存儲區(qū)訪問控制模塊將CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)。
3. 一種CPU與邏輯加密雙用智能卡的數(shù)據(jù)同步方法，其特征在于包括以下步驟(1) 每次CPU卡系統(tǒng)與CPU讀卡裝置通信前，調(diào)用邏輯加密卡數(shù)據(jù)更新CPU卡數(shù)據(jù)；(2) CPU卡系統(tǒng)與CPU讀卡裝置完成通信，如果通信內(nèi)容為CPU讀卡裝置讀取CPU卡數(shù) 據(jù)，步驟結(jié)束；如果通信內(nèi)容為CPU讀卡裝置修改CPU卡數(shù)據(jù)，進(jìn)入下一步驟；(3) 調(diào)用CPU卡數(shù)據(jù)更新邏輯加密卡數(shù)據(jù)。
4. 根據(jù)權(quán)利要求3所述的CPU與邏輯加密雙用智能卡的數(shù)據(jù)同步方法，其特征在于 步驟(1)包括以下步驟(11) CPU命令處理模塊控制邏輯加密存儲區(qū)訪問控制模塊，讀取邏輯加密存儲區(qū)的數(shù)據(jù)給數(shù)據(jù)格式轉(zhuǎn)換模塊；(12) 數(shù)據(jù)格式轉(zhuǎn)換模塊將所述數(shù)據(jù)的數(shù)據(jù)格式由邏輯加密卡格式轉(zhuǎn)換為CPU卡格式， 轉(zhuǎn)發(fā)給CPU控制存儲區(qū)，更新CPU控制存儲區(qū)中的數(shù)據(jù)。
5、 根據(jù)權(quán)利要求3所述的CPU與邏輯加密雙用智能卡的數(shù)據(jù)同步方法，其特征在于 步驟(2)中通信內(nèi)容如果是CPU讀卡裝置修改CPU卡數(shù)據(jù)，則通信過程具體為CPU控制存 儲區(qū)備份當(dāng)前數(shù)據(jù)后，接受CPU讀卡裝置對CPU卡數(shù)據(jù)的修改，如果修改成功，進(jìn)入步驟(3); 否則，用備份數(shù)據(jù)還原當(dāng)前數(shù)據(jù)，步驟結(jié)束。
6、 根據(jù)權(quán)利要求3所述的CPU與邏輯加密雙用智能卡的數(shù)據(jù)同步方法，其特征在于-步驟(3)包括以下步驟-(31) CPU命令處理模塊控制CPU控制存儲區(qū)，將CPU卡數(shù)據(jù)發(fā)送給數(shù)據(jù)格式轉(zhuǎn)換模塊；(32) 數(shù)據(jù)格式轉(zhuǎn)換模塊將所述數(shù)據(jù)的數(shù)據(jù)格式由CPU卡格式轉(zhuǎn)換為邏輯加密卡格式， 轉(zhuǎn)發(fā)給邏輯加密存儲區(qū)訪問控制模塊；(33) 邏輯加密存儲區(qū)訪問控制模塊將所述CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)。
7、 根據(jù)權(quán)利要求5或6所述的CPU與邏輯加密雙用智能卡的數(shù)據(jù)同步方法，其特征在 于步驟(33)具體為邏輯加密存儲區(qū)訪問控制模塊將所述CPU卡數(shù)據(jù)寫入邏輯加密存儲 區(qū)，如果寫入成功，步驟結(jié)束；如果寫入失敗，CPU控制存儲區(qū)用備份數(shù)據(jù)還原當(dāng)前數(shù)據(jù)， 歩驟結(jié)束。
全文摘要
本發(fā)明公開了一種CPU與邏輯加密雙用智能卡及其數(shù)據(jù)同步方法?，F(xiàn)有CPU與邏輯加密雙用智能卡，不能解決二者數(shù)據(jù)同步的問題。為解決上述問題，本發(fā)明CPU與邏輯加密雙用智能卡及其數(shù)據(jù)同步方法的技術(shù)方案為CPU命令處理模塊控制邏輯加密存儲區(qū)訪問控制模塊，讀取邏輯加密存儲區(qū)的數(shù)據(jù)給數(shù)據(jù)格式轉(zhuǎn)換模塊，所述數(shù)據(jù)格式轉(zhuǎn)化模塊將數(shù)據(jù)轉(zhuǎn)發(fā)給CPU控制存儲區(qū)，CPU命令處理模塊再控制CPU控制存儲區(qū)，將CPU卡數(shù)據(jù)通過數(shù)據(jù)格式轉(zhuǎn)化模塊發(fā)送給邏輯加密存儲區(qū)訪問控制模塊，所述邏輯加密存儲區(qū)訪問控制模塊將CPU卡數(shù)據(jù)寫入邏輯加密存儲區(qū)。本發(fā)明適用于智能卡領(lǐng)域。
文檔編號G06K19/077GK101211423SQ20061016963
公開日2008年7月2日 申請日期2006年12月26日 優(yōu)先權(quán)日2006年12月26日
發(fā)明者徐達(dá)興, 陳大才, 齊同心 申請人:北京握奇數(shù)據(jù)系統(tǒng)有限公司