專利名稱：Flash數(shù)據(jù)保護電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電子信息領(lǐng)域的數(shù)據(jù)保護，尤其是涉及一種Flash (閃 存)數(shù)據(jù)保護電路。
技術(shù)背景目前，在電子信息領(lǐng)域Flash由于其數(shù)據(jù)非易失性的特點，因而得到了 極其廣泛的應用。在一個電子系統(tǒng)內(nèi)部，F(xiàn)lash往往用于存放系統(tǒng)的底層驅(qū) 動程序以及上層的應用軟件，因此其數(shù)據(jù)的可靠性直接關(guān)系到系統(tǒng)是否能 夠可靠的運行，因而其數(shù)據(jù)的保護就顯得尤為重要。數(shù)字電視機頂盒內(nèi)部 的Flash存放的是機頂盒底層各部分的驅(qū)動以及上層的應用程序，通過內(nèi)部 的啟動程序來啟動系統(tǒng)的運行，為了確保系統(tǒng)安全穩(wěn)定的運行，必須要對 Flash進行數(shù)據(jù)保護。與本實用新型相關(guān)的現(xiàn)有技術(shù)在Flash的外部增加數(shù)字 邏輯電路，通過地址線的邏輯運算來選擇需保護的存儲空間；相關(guān)資料可 參考專利文件 一種Flash數(shù)據(jù)保護方法及其Flash電路，公開號CN 1474277A，
公開日期2004年2月11日?，F(xiàn)有技術(shù)方案在功能上是可行的， 但是通過在Flash外部增加處理Flash地址線信號的數(shù)字邏輯電路存儲器，這 樣做一方面是增加了電子線路的復雜程度，另一方面，對于大批量生產(chǎn)來 講，也增加了成本。 發(fā)明內(nèi)容本實用新型所要解決的技術(shù)問題在于提供一種不需要在Flash存儲器外 部增加處理地址線信號的數(shù)字邏輯電路存儲器的Flash數(shù)據(jù)保護電路。為實現(xiàn)上述目的，本實用新型采用如下技術(shù)方案一種Flash數(shù)據(jù)保護電路，包括Flash存儲器，所述Flash存儲器的地 址線接收來自CPU的地址信號，選定需要保護的地址區(qū)域，所述Flash存 儲器的寫使能端和寫保護端接收來自CPU的寫控制信號，其特征在于，還 包括第一電路單元，其用于對CPU輸出的兩路寫控制信號進行或邏輯運 算后送至Flash存儲器的寫使能端；第二電路單元，其用于對上述兩路寫 控制信號中的一者進行非邏輯運算后送至Flash存儲器的寫保護端。
優(yōu)選地，所述第一電路單元包括第一二極管和第二二極管，所述第一、 二二極管的陽極分別接收上述兩路寫控制信號中的一者，所述第一、二二極管共陰極地與Flash存儲器的寫使能端連接，并通過第一電阻接地。優(yōu)選地，所述第二電路單元包括一個晶體三極管，上述兩路寫控制信 號中的一者的輸出端通過第二電阻接所述晶體三極管的基極，并通過與第 二電阻串接的第三電阻連接至所述晶體三極管的發(fā)射極，所述晶體三極管 的集電極接Flash存儲器的寫保護端，并通過第四電阻接地。本實用新型的有益效果在于本實用新型的Flash數(shù)據(jù)保護電路通過 在CPU和Flash芯片之間設置簡單的電子線路，由CPU進行控制來對需 要保護的Flash地址區(qū)域進行數(shù)據(jù)的保護與解除保護，相對于以往數(shù)據(jù)保 護電路來說，該Flash數(shù)據(jù)保護電路省去了對需要保護的地址空間進行地 址選擇的數(shù)字邏輯電路，因而電子線路更加簡單，并能夠大批量生產(chǎn)中節(jié) 約成本。 關(guān)綱

圖1是本實用新型實施例的Flash數(shù)據(jù)保護電路框圖。 圖2是本實用新型實施例的第一電路單元結(jié)構(gòu)示意圖。 圖3是本實用新型實施例的第二電路單元結(jié)構(gòu)示意圖。
具體實施方式
下面通過具體實施方式
并結(jié)合附圖對本實用新型作進一步的描述。 本實用新型實施例的電路圖如圖1所示，在圖1中EMI一A[02:23] 是Flash芯片的地址線，在系統(tǒng)中與CPU (即主芯片)的地址線管腳相連， 同時，F(xiàn)lash芯片的管腳WE、 WP/ACC與CPU控制信號的輸出管腳相連， 通過CPU來對Flash芯片進行操作。數(shù)字信號N一FWE與APPL1由主芯片 產(chǎn)生，并從主芯片的I/O端口輸出，其電平的高低由主芯片進行控制。 N—FWE信號與APPL1信號經(jīng)過控制信號處理單元1的處理變換，輸入到 Flash芯片的寫使能端A5和寫保護端B4。該控制信號處理單元1又包括 第一電路單元11和第二電路單元12。如圖2所示，本實施例第一電路單 元11包括第一、二極管D2和D3，所述二極管D2、 D3的陽極分別接收 來自CPU的控制信號中的一者，所述二極管D2、 D3共陰極與Flash芯片
的寫使能端連接，并通過電阻R14接地。N—FWE信號與APPL1信號經(jīng)第 一電路單元11處理變換后輸入Flash芯片的寫使能端A5,實現(xiàn)對Flash芯 片寫使能管腳的控制；如圖3所示，本實施例第二電路單元12包括晶體三 極管Q5，上述兩路控制信號中的一者的輸出端通過電阻R188接所述晶體 三極管Q5的基極，并通過與電阻R188串接的電阻R187連接至所述晶體 三極管Q5的發(fā)射極，所述晶體三極管Q5的集電極接Flash芯片的寫保護 端，并通過電阻R225接地。APPL1信號同時經(jīng)第二電路單元12處理變換， 輸出VPP信號直接與Flash芯片的寫保護管腳B4相連，由APPL1信號來 控制其電平的高低，從而實現(xiàn)對Flash芯片寫保護的控制。對于需要保護的區(qū)域，由于Flash芯片內(nèi)部具有區(qū)域(Sector)數(shù)據(jù)保 護的功能，可以利用軟件的方法，通過與主芯片相連的地址總線(即 EMI—A[02:23])將需要保護的地址輸入到Flash芯片。也就是在主芯片的 內(nèi)部，將存儲了地址值的寄存器內(nèi)容送到與Flash芯片相連的地址總線上， 將需要保護的區(qū)域起始地址(startaddress)與需要保護的空間大小(Size) 輸入到相關(guān)函數(shù)，由CPU進行控制，控制信號N—FWE與APPLl任何一 個設置為高電平時即可實現(xiàn)Flash芯片的數(shù)據(jù)保護。圖2中，N—FWE信號與APPLl信號從主芯片的控制端口輸出之后進 入第一電路單元11，該第一電路單元11中的二極管D2、 D3以及R14相 當于共同構(gòu)成了一個或單元，只有當N一FWE與APPLl均為低電平時，才 保證Flash數(shù)據(jù)寫使能。如圖3所示，APPLl信號同時還經(jīng)過第二電路單 元12后生成VPP信號，該VPP信號直接送至Flash的寫保護管腳B4。信 號APPLl通過第二電路單元12中的PNP型晶體三極管Q5來控制對Flash 芯片的寫保護。由于Flash芯片的寫保護引腳內(nèi)部具有上拉電阻，當APPLl 為高電平時，三極管Q5截止，VPP為低電平，此時，F(xiàn)lash芯片處于寫保 護狀態(tài)，同時WE端為高電平，此時寫使能無效；當APPLl與N一FWE芯 片為低電平時，WE端為低電平，寫使能有效，與此同時，由于APPLl為 低電平，三極管Q5導通，VPP為高電平，寫保護無效，可以對Flash內(nèi)部 相關(guān)區(qū)域進行寫操作。這樣就有效的防止了意外的錯誤寫操作，從而實現(xiàn) 相應區(qū)域的數(shù)據(jù)保護。
權(quán)利要求1.一種Flash數(shù)據(jù)保護電路，包括Flash存儲器，所述Flash存儲器的地址線接收來自CPU的地址信號，選定需要保護的地址區(qū)域，所述Flash存儲器的寫使能端和寫保護端接收來自CPU的寫控制信號，其特征在于，還包括第一電路單元(11)，其用于對CPU輸出的兩路寫控制信號進行或邏輯運算后送至Flash存儲器的寫使能端；第二電路單元(12)，其用于對上述兩路寫控制信號中的一者進行非邏輯運算后送至Flash存儲器的寫保護端。
2. 如權(quán)利要求1所述的一種Flash數(shù)據(jù)保護電路，其特征在于，所述 第一電路單元(11)包括第一二極管(D2)和第二二極管(D3)，所述第 一、二二極管(D2、 D3)的陽極分別接收上述寫兩路控制信號中的一者， 所述第一、二二極管(D2、 D3)共陰極地與Flash存儲器的寫使能端連接， 并通過第一電阻(R14)接地。
3. 如權(quán)利要求2所述的一種Flash數(shù)據(jù)保護電路，其特征在于，所述 第二電路單元(12)包括一個晶體三極管(Q5)，上述兩路寫控制信號中 的一者的輸出端通過第二電阻(R188)接所述晶體三極管(Q5)的基極， 并通過與所述第二電阻(R188)串接的第三電阻(R187)連接至所述晶體 三極管(Q5)的發(fā)射極，所述晶體三極管(Q5)的集電極接Flash存儲器 的寫保護端，并通過第四電阻(R225)接地。
專利摘要本實用新型公開了一種Flash數(shù)據(jù)保護電路，包括Flash存儲器，F(xiàn)lash存儲器的地址線接收來自CPU的地址信號，選定需要保護的地址區(qū)域，F(xiàn)lash存儲器的寫使能端和寫保護端接收來自CPU的寫控制信號，還包括用于對CPU輸出的兩路寫控制信號進行或邏輯運算后送至Flash存儲器的寫使能端的第一電路單元和用于對上述兩路寫控制信號中的一者進行非邏輯運算后送至Flash存儲器的寫保護端的第二電路單元。本實用新型的Flash數(shù)據(jù)保護電路省去了對需要保護的地址空間進行地址選擇的數(shù)字邏輯電路，節(jié)省了成本，電子線路也更加簡單。
文檔編號G06F12/14GK201035560SQ20062001662
公開日2008年3月12日 申請日期2006年12月20日 優(yōu)先權(quán)日2006年12月20日
發(fā)明者帥先治 申請人:深圳市同洲電子股份有限公司