專利名稱：高速信號傳輸電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種信號傳輸電路，特別是涉及一種用于主板上的高速信號傳輸電路。
背景技術(shù)：
電子技術(shù)的發(fā)展使得IC(Integrated Circuit，集成電路)的工作速度越來越快，工作頻率越來越高，通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ～50MHZ，而且工作在這個頻率之上的電路占到了整個電子系統(tǒng)一定的份量，該電路就稱為高速電路，而且通常約定如果信號的線傳播延時大于信號在驅(qū)動端的上升時間的1/2，則認(rèn)為此類信號是高速信號并產(chǎn)生傳輸線效應(yīng)，即連線不再是顯示集總參數(shù)的單純的導(dǎo)線，而是呈現(xiàn)出分布的參數(shù)效應(yīng)，在此情況下，一條導(dǎo)線已經(jīng)不再是單純的導(dǎo)線，而須當(dāng)作傳輸線看待，按照傳輸線理論來處理，此時，只有通過使用高速電路設(shè)計知識，才能實(shí)現(xiàn)設(shè)計過程的可控性，否則基于傳統(tǒng)方法設(shè)計的印刷電路板將無法工作。
隨著半導(dǎo)體工藝的發(fā)展，高速設(shè)計成為產(chǎn)品設(shè)計中的一個重要環(huán)節(jié)，與傳統(tǒng)的設(shè)計比較，高速設(shè)計要更多地考慮到信號完整性問題，其主要表現(xiàn)在過沖(overshoot)、下沖(undershoot)、振鈴(ringing)、延遲(delay)、串?dāng)_(crosstalk)和反射(reflection)等方面。所謂反射是指當(dāng)信號在高速印刷電路板上沿傳輸線傳輸時遇到阻抗不匹配，將有部分信號沿傳輸線傳回的現(xiàn)象。
南橋芯片(Sourh Brodge)是主板芯片組的重要組成部分，南橋芯片負(fù)責(zé)I/O總線之間的通信，如PCI總線、IDE、USB、音頻控制器、鍵盤控制器、實(shí)時時鐘控制器、高級電源管理等。在南橋芯片向這些組件傳送信號時，通常會產(chǎn)生反射現(xiàn)象，從而影響信號傳送品質(zhì)。如圖1所示，發(fā)送單元1為一南橋芯片，接收單元3為一硬盤，由發(fā)送單元1通過一傳輸線7向接收單元3發(fā)送一復(fù)位信號，所述復(fù)位信號為一高電平為+5V、低電平為0V的脈沖信號，圖2所示為該信號在傳送時在時域中的仿真波形圖，由該波形圖可看到，由于高速信號的反射原因，所述脈沖信號在上升沿時信號會產(chǎn)生明顯的波折，說明所述信號傳送品質(zhì)較差。

發(fā)明內(nèi)容鑒于以上內(nèi)容，有必要提供一種在提高信號傳輸品質(zhì)的高速信號傳輸電路。
一種高速信號傳輸電路，用于主板上高速信號傳輸，其包括發(fā)送單元、傳輸線及接收單元，所述發(fā)送單元經(jīng)由所述傳輸線向所述接收單元傳遞信號，在所述發(fā)送單元與所述接收單元之間的傳輸線上串聯(lián)連接有電阻。
相對于現(xiàn)有技術(shù)，所述的高速信號傳輸電路通過在傳輸線上串聯(lián)連接電阻而達(dá)到阻抗匹配，從而提高了高速信號的傳送品質(zhì)。

圖1是現(xiàn)有技術(shù)中高速信號傳送電路的示意圖。
圖2是圖1中的高速信號傳送電路在傳送信號時信號在時域中的仿真波形圖。
圖3是本實(shí)用新型高速信號傳輸電路較佳具體實(shí)施方式
的示意圖。
圖4是本實(shí)用新型高速信號傳輸電路較佳具體實(shí)施方式
運(yùn)用于南橋芯片及硬盤時的示意圖。
圖5是圖4中信號在時域中的仿真波形圖。
具體實(shí)施方式
以下結(jié)合附圖及較佳具體實(shí)施方式
對本實(shí)用新型作詳細(xì)說明。
請參閱圖3，本實(shí)用新型高速信號傳輸電路的較佳具體實(shí)施方式
包括一發(fā)送單元10、一接收單元30、一電阻50及一傳輸線70。
所述發(fā)送單元10通過所述傳輸線70向所述接收單元30傳送信號，為了使阻抗匹配而減小信號反射對信號品質(zhì)的影響，在所述發(fā)送單元10與所述接收單元30之間的傳輸線70上串聯(lián)一電阻50。
請參閱圖4及圖5，其為圖3中的傳輸電路用于一南橋芯片10’與一硬盤30’時的電路圖。所述南橋芯片10’通過一傳輸線70’向所述硬盤30’傳送一復(fù)位信號，所述復(fù)位信號為一高電平為+5V、低電平為0V的脈沖信號，為了使阻抗匹配而減小信號反射對信號品質(zhì)的影響，在所述發(fā)送單元10’與所述接收單元30’之間的傳輸線70’上串聯(lián)一電阻50’，所述電阻50’的電阻值設(shè)置為33歐姆。由圖5所示的該信號在傳送時在時域中的仿真波形圖可看出，該復(fù)位信號在上升沿時信號過渡平穩(wěn)，信號品質(zhì)較好。
在圖4所示的電路中，電阻50’的電阻值大小與被信號傳送電路的特性相關(guān)，且電阻50’的位置應(yīng)更靠近南橋芯片10’，以達(dá)到更好的阻抗匹配。所述電阻50’為一單個電阻，也可以采用多個阻值較小的電阻在傳輸線70上串聯(lián)連接。
在以上具體實(shí)施方式
中，所述高速信號傳輸電路包括一個發(fā)送單元與一個接收單元，但本實(shí)用新型絕不僅僅限于此，所述高速信號傳輸電路還可以應(yīng)用到其它的單發(fā)送單元到單接收單元、單發(fā)送單元到多接收單元、多發(fā)送單元到單接收單元或多發(fā)送單元到多接收單元中。
權(quán)利要求1.一種高速信號傳輸電路，用于主板上高速信號傳輸，其包括發(fā)送單元、傳輸線及接收單元，所述發(fā)送單元經(jīng)由所述傳輸線向所述接收單元傳遞信號，其特征在于在所述發(fā)送單元與所述接收單元之間的傳輸線上串聯(lián)連接有電阻。
2.如權(quán)利要求1所述的高速信號傳輸電路，其特征在于所述電阻用與所述傳輸線的阻抗匹配。
3.如權(quán)利要求2所述的高速信號傳輸電路，其特征在于所述電阻是單個電阻。
4.如權(quán)利要求2所述的高速信號傳輸電路，其特征在于所述電阻為一組電阻串聯(lián)連接組成。
5.如權(quán)利要求1所述的高速信號傳輸電路，其特征在于所述發(fā)送單元為一南橋芯片，所述接收單元為一硬盤，所述信號為一復(fù)位信號。
6.如權(quán)利要求5所述的高速信號傳輸電路，其特征在于所述復(fù)位信號為一高電平為+5V、低電平為0V的脈沖信號，所述電阻的電阻值為33歐姆。
7.如權(quán)利要求1所述的高速信號傳輸電路，其特征在于所述電阻較靠近所述發(fā)送單元。
專利摘要一種高速信號傳輸電路，用于主板上高速信號傳輸，其包括發(fā)送單元、傳輸線及接收單元，所述發(fā)送單元經(jīng)由所述傳輸線向所述接收單元傳遞信號，在所述發(fā)送單元與所述接收單元之間的傳輸線上串聯(lián)連接有電阻。
文檔編號G06F13/38GK2891084SQ20062005497
公開日2007年4月18日 申請日期2006年2月11日 優(yōu)先權(quán)日2006年2月11日
發(fā)明者張翔 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司