專利名稱：對僅m×n位外圍設(shè)備執(zhí)行n位寫入訪問的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電子計算機(jī)的系統(tǒng)內(nèi)連接，尤其涉及一種在不同 數(shù)據(jù)寬度的總線之間的總線橋的接口結(jié)構(gòu)。
背景技術(shù)：
當(dāng)數(shù)字信號處理器(DSP)是諸如片上系統(tǒng)(System-on-Chip) 的計算機(jī)系統(tǒng)的僅有的處理器時，DSP必須執(zhí)行控制和信號處理功能。 作為其控制功能部分，不時地需要16位DSP來對32位輸入/輸出設(shè) 備或僅允許32位寫入訪問的外圍設(shè)備執(zhí)行寫入訪問。16位DSP通過 橋被耦接到僅32位外圍設(shè)備。在傳統(tǒng)的編程模型中，需要DSP固件 或軟件來對外圍設(shè)備執(zhí)行兩個完整的16位寫入操作，從而正確地將控 制數(shù)據(jù)寫入僅32位外圍設(shè)備。當(dāng)對外圍設(shè)備執(zhí)行應(yīng)用程序代碼時，要 滿足這種需求不利地增加了軟件開銷并降低了 DSP的性能。
通過執(zhí)行a)讀取，b)修改和c)寫入的序列的DSP固件或軟件 實現(xiàn)了這種公知的傳統(tǒng)寫入訪問。不利地是，為了修改在外圍設(shè)備的 單2N位位置處的數(shù)據(jù)，所有公知的方法需要N位DSP來將前述的序 列執(zhí)行兩次，對于兩周期(two-cycle)訪問的DSP來講，這總共是兩個 讀取周期和兩個寫入周期。針對處理器任務(wù)管理，利用現(xiàn)有技術(shù)對外 圍設(shè)備所得到的寫入訪問是低效的，這是因為單次寫入訪問需要四(4 ) 條讀取或?qū)懭氲腄SP指令。使用公知的方法和裝置，每當(dāng)兩周期訪問 的16位DSP對僅32位外圍設(shè)備進(jìn)行寫入時不利地使用了 DSP的至 少八(8)個時鐘周期。
例如，假設(shè)計算機(jī)系統(tǒng)包括兩周期訪問的16位DSP和僅32位外 圍設(shè)備，并且預(yù)先確定具有DSP地址"0，，的數(shù)據(jù)位置與僅32位外圍設(shè) 備的32位數(shù)據(jù)位置的低十六(16 )位一致而具有DSP地址"l，，的數(shù)據(jù)位置與僅32位外圍設(shè)備的32位數(shù)據(jù)位置的高十六(16)位一致。如 果16位DSP向僅32位外圍設(shè)備進(jìn)行寫入以修改諸如外圍設(shè)備地址 "l"處的32位數(shù)據(jù)位置的高十六(16)位，那么將需要下述不利的大 量操作a) DSP在地址"0，，處執(zhí)行16位讀取；然而直到橋完成下一 個操作，這樣讀取的數(shù)據(jù)才被返回到DSP，這使DSP停止，從而有效 地將附加的時鐘周期加到DSP時間的至少八(8)個時鐘周期；b)在 僅32位外圍設(shè)備的地址"0"處，通過橋執(zhí)行從外圍設(shè)備32位讀取；c) DSP在地址"1"處出執(zhí)行16位讀??；d)在DSP的內(nèi)部寄存器中，在 地址"l，，處的16位字的內(nèi)容被修改；e)DSP在地址"0"處執(zhí)行16位寫 入；f) DSP在地址'T，處執(zhí)行16位寫入；以及g )通過在僅32位外 圍設(shè)備上的橋執(zhí)行在地址"O，，處的32位寫入。
在16位DSP修改32位寄存器的十六(16)位的情況下，需要總 共六(6)次的操作，即，兩(2)次DSP讀取、兩(2)次DSP寫入、 一 (1)次橋讀取和一 (1)次橋?qū)懭?。DSP的每次讀取操作需要多個 時鐘周期，這取決于DSP總線的時鐘速度與外圍設(shè)備總線的通常較低 的時鐘速度之間的比率。因為通常將數(shù)據(jù)寫入橋上的臨時緩沖器，所 以以DSP總線的速度來執(zhí)行DSP的每次寫入操作。


圖l是根據(jù)本發(fā)明 一個實施例的片上系統(tǒng)的功能性框圖，其包括系 統(tǒng)橋和寫入合并系統(tǒng)；
圖2是根據(jù)本發(fā)明 一個實施例的寫入合并系統(tǒng)的功能性框圖3是寫入合并系統(tǒng)的從動(slave)狀態(tài)機(jī)的狀態(tài)圖4是寫入合并系統(tǒng)的窺探(snoop)狀態(tài)機(jī)的狀態(tài)圖5是寫入合并系統(tǒng)的讀取狀態(tài)機(jī)的狀態(tài)圖6是寫入合并系統(tǒng)的寫入從動狀態(tài)機(jī)的狀態(tài)圖7是示出寫入合并系統(tǒng)的操作步驟的流程圖；和
圖8是寫入合并系統(tǒng)的時序圖。
具體實施例方式
參考圖1，片上系統(tǒng)(SoC) 100包括至少一個處理器，其包括至 少一個兩周期訪問的16位DSP 102。將注意到，SoC 100不包括32 位處理器。通常使用SoC 100來作為如工業(yè)、科學(xué)與醫(yī)療(ISM)頻段 無線收發(fā)機(jī)的組件。優(yōu)選地，DSP 102是具有ONYX 內(nèi)核的DSP， 其被用于由德克薩斯州的奧斯汀的Freescale Semiconductor(飛思卡 爾半導(dǎo)體)有限公司制造的DSP566xx系列產(chǎn)品的每個中。SoC 100包 括16位DSP總線104、 32位集成外圍設(shè)備(IP)總線106、耦接16 位DSP總線104到32位IP總線106的橋108、以及耦接到IP總線 的至少一個僅32位外圍設(shè)備110。通過術(shù)語"16位DSP"表示這樣的 DSP:其中用于輸入/輸出外圍設(shè)備和數(shù)據(jù)存儲器存取的x和y數(shù)據(jù)通 道的寬度是十六(16)位；然而，主要用于存儲器的指令數(shù)據(jù)通道的 寬度可以不是十六(16)位。通過術(shù)語"僅32位，，表示外圍設(shè)備只接收 32位數(shù)據(jù)而不接收16位數(shù)據(jù)。SoC IOO也可以包括耦接到DSP總線 104的16位外圍設(shè)備112和耦接到IP總線106的另一 16位外圍設(shè)備 114。可以從SoC (未示出)移植(migrate)至少一個僅32位外圍設(shè)備 110,該SoC包括用于信號處理功能的16位DSP和用于控制功能的 32位處理器。有利地，本發(fā)明允許使用這樣移植的僅32位外圍設(shè)備 而不用修改其設(shè)計。在沒有32位處理器的情況下，需要16位DSP 102 來在SoC上執(zhí)行控制以及信號處理功能。作為控制功能的部分，可以 要求DSP 102來向僅32位外圍設(shè)備110寫入16位控制數(shù)據(jù)。為了連 貫地進(jìn)行該操作，且在沒有由軟件控制的多周期寫入的情況下，根據(jù) 本發(fā)明的橋108接受來自DSP 102的16位數(shù)據(jù)并向僅32位外圍設(shè)備 110寫入該16位數(shù)據(jù)，而不會破壞該32位數(shù)據(jù)中沒被DSP訪問的另 一-t"六(16 )位。DSP 102、橋108、 DSP總線104、 IP總線106以及 外圍i殳備110、 112和114在SoC 100的單集成電路101的電路支撐晶 片基板103上。可供選擇地，32位總線的一部分也存在于SoC 100的 集成電路101的外部，并且至少一個僅32位外圍設(shè)備110位于SoC 100 之外。SoC 100也可以包括接受16位數(shù)據(jù)的32位外圍設(shè)備(未示出)。根據(jù)本發(fā)明的橋108包括寫入合并系統(tǒng)200。該寫入合并系統(tǒng)200 包括硬件，且優(yōu)選地由硬件構(gòu)成。在優(yōu)選實施例中，硬件包括硬連線 的、同步的和異步的、組合的和順序的邏輯電路，但不包括處理器。 在優(yōu)選實施例中，寫入合并系統(tǒng)200不包括任何固件或軟件。不使用 任何處理器、固件或軟件作為寫入合并系統(tǒng)200的部分的優(yōu)點(diǎn)是較高 的執(zhí)行速度。在可供選擇的實施例中，寫入合并系統(tǒng)200的硬件包括 處理器(與DSP 102分開)和軟件或固件。在優(yōu)選和可供選擇的實施 例中，寫入合并系統(tǒng)200的另一優(yōu)點(diǎn)包括將DSP 102的工作卸載到寫 入合并系統(tǒng)。在一個實施例中，可以由數(shù)字電路技術(shù)領(lǐng)域的普通技術(shù) 人員使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)邏輯來設(shè)計寫入合并系統(tǒng) 200，并且可以由半導(dǎo)體制造技術(shù)領(lǐng)域的普通技術(shù)人員使用CMOS制 造技術(shù)來制造寫入合并系統(tǒng)200。
寫入合并系統(tǒng)200將由DSP 102進(jìn)行的單次16位寫入轉(zhuǎn)換為針 對僅32位外圍設(shè)備110的單次32位寫入。在16位總線和32位總線 之間的現(xiàn)有技術(shù)的橋(未示出)沒有在此所述的寫入合并系統(tǒng)200, 并且不能將由DSP 102進(jìn)行的單次16位寫入轉(zhuǎn)換為針對僅32位外圍 設(shè)備110的單次32位寫入。橋108還執(zhí)行諸如在32位和16位之間改 變硬件控制信號的功能以及諸如允許16位DSP執(zhí)行從所有外圍設(shè)備 的讀取的功能。優(yōu)選地，當(dāng)外圍設(shè)備的32位位置的高16位部分和低 16位部分都需要修改時，除了寫入合并系統(tǒng)200，使用橋108的一部 分或者多個部分?？晒┻x擇地，使用橋108的寫入合并系統(tǒng)200部分 來修改外圍設(shè)備的32位位置的高16位部分和低16位部分。優(yōu)選地， 當(dāng)需要向耦接到32位總線106的16位外圍設(shè)備114進(jìn)行寫入時，除 了寫入合并系統(tǒng)200外，使用橋108的一部分或者多個部分?？晒┻x 擇地，使用寫入合并系統(tǒng)200來向耦接到32位總線106的16位外圍 設(shè)備114進(jìn)行寫入。
參考圖2，示出了寫入合并系統(tǒng)200的功能框圖。DSP總線104 包括16位DSP數(shù)據(jù)總線202、 7位DSP地址總線204和DSP控制總 線206。為了簡化說明，將地址總線204和控制總線206作為一條示出。IP總線106包括32位IP數(shù)據(jù)總線212、 12位IP地址總線214 和IP控制總線216。為了簡化說明，將IP地址總線214和IP控制總 線216作為一條示出。寫入合并系統(tǒng)200包括存儲器映射220，其是 解碼和存儲器結(jié)構(gòu)，其中預(yù)存儲對應(yīng)于在IP總線106上的所有外圍設(shè) 備(僅32位、32位、16位等)的地址的地址范圍的存儲器映射。寫 入合并系統(tǒng)200包括五(5 )個窗選擇寄存器(window select register) 221，其中預(yù)存儲與每個地址范圍關(guān)聯(lián)的五(5)位。窗選擇寄存器221 的功能為擴(kuò)展DSP 102的可尋址地址范圍。根據(jù)本發(fā)明，五(5)個 窗選擇寄存器221的內(nèi)容成為外圍設(shè)備的12位地址的五(5)個最高 有效位。寫入合并系統(tǒng)200按以下方式來使用窗選擇寄存器221。在 IP總線106的讀取周期的讀取地址階段818 (參看圖8)期間或在IP 總線的寫周期的寫入地址階段822 (參看圖8)期間，將窗選擇寄存器 221的5位輸出直接驅(qū)動到IP地址總線214上。這允許DSP 102將其 地址范圍從十六進(jìn)制"00-7F，，擴(kuò)展到十六進(jìn)制"000-FFF，，，并且允許將 更多的外圍設(shè)備映射進(jìn)入DSP系統(tǒng)地址映射。寫入合并系統(tǒng)200包括 地址隊列222，或者有序的先進(jìn)先出存儲器結(jié)構(gòu)，其順序地提供DSP 102執(zhí)行寫操作的地址。存儲在地址隊列222中的地址具有六(6)位 的寬度，這是7位DSP地址的六(6)個最高有效位。寫入合并系統(tǒng) 200還包括寫入數(shù)據(jù)隊列224,或者有序的先進(jìn)先出存儲器結(jié)構(gòu)，其順 序地提供DSP 102向IP總線106上的外圍設(shè)備進(jìn)行寫入的數(shù)據(jù)。在 寫入數(shù)據(jù)隊列224中存儲的數(shù)據(jù)具有十六(16)位的寬度。
對于在地址隊列222中的每一項來講，存在一 (1)個合并位和一 (1)個字選擇位。合并位的功能將確定在IP總線106的下一個寫周 期期間合并的必要性，如以下更為全面的解釋。如果合并位被設(shè)置為 任意值"1"，那么發(fā)生合并。如果合并位被設(shè)置為任意值"O"，那么不 發(fā)生合并。如果16位字的地址的最低有效位是"0"，那么字選擇位具 有任意值"0"，并且寫入合并系統(tǒng)200致使對32位字的低十六(16) 位進(jìn)行16位寫入。如果16位字的地址的最低有效位是"1"，那么字選 擇位具有任意值"l"，并且寫入合并系統(tǒng)200致使對32位字的高十六(16)位進(jìn)行16位寫入。當(dāng)正對32位IP總線106上的16位外圍該: 備114進(jìn)行寫入時，寫入合并系統(tǒng)200執(zhí)行寫操作而不合并。
寫入合并系統(tǒng)200包括合并位和字選擇位隊列226。對于在地址 隊列222中和在寫入數(shù)據(jù)隊列224中的每一項來講，在合并位和字選 擇位隊列226中存在單項，并且三(3)個隊列一致地前進(jìn)。合并位和 字選擇位隊列226是根據(jù)基于存儲器映射220中的目標(biāo)寄存器的位置 以及是否可以合并目標(biāo)寄存器、并且基于當(dāng)前的DSP寫地址的表(未 示出)形成的2位值的單隊列。
寫入合并系統(tǒng)200包括作為具有十二 (12)位寬的存儲器結(jié)構(gòu)的 IP地址緩沖器228，其保存當(dāng)前被訪問的IP總線106上的外圍設(shè)備的 地址。寫入合并系統(tǒng)200還包括高位讀取數(shù)據(jù)隊列230和低位讀取數(shù) 據(jù)隊列232。高位讀取數(shù)據(jù)隊列230保持32位字的高十六(16)，即， 位16-31。同時，低位讀取數(shù)據(jù)隊列232保持同一 32位字的低十六(16 ) 位，即，位0-15。寫入合并系統(tǒng)200還包括兩個多路復(fù)用器234和236。 寫入合并系統(tǒng)200包括從動狀態(tài)機(jī)240、窺探狀態(tài)才幾242、讀取狀態(tài)機(jī) 244和寫入狀態(tài)才幾246。從動狀態(tài)機(jī)240和窺探狀態(tài)機(jī)242響應(yīng)DSP 總線104上的活動。讀取狀態(tài)才幾244和寫入狀態(tài)才幾246分別啟動IP 總線106上的讀取周期和寫入周期。從動狀態(tài)機(jī)240、窺探狀態(tài)機(jī)242、 讀取狀態(tài)機(jī)244和寫入狀態(tài)機(jī)246被用于控制寫入合并系統(tǒng)200的活 動并對寫入合并系統(tǒng)200的活動定時。
圖3是示出從動狀態(tài)機(jī)的動作和其內(nèi)部短暫狀態(tài)的從動狀態(tài)機(jī) 240的狀態(tài)圖。從動狀態(tài)機(jī)240在狀態(tài)302是空閑的。在DSP總線104 的寫周期的寫入地址階段811 (參看圖8)期間，在狀態(tài)304，從動狀 態(tài)機(jī)240解碼DSP總線上的地址。如果該地址無效，即，如果解碼的 地址沒有與IP總線106上的外圍設(shè)備的地址之一對應(yīng)，那么從動狀態(tài) 才幾240返回空閑狀態(tài)302。另一方面，如果該地址有效，即，如果解 碼的地址與IP總線106上的外圍i殳備的地址之一對應(yīng)，那么在狀態(tài) 306,從動狀態(tài)機(jī)240將該地址加載到地址隊列222、執(zhí)行響應(yīng)向窺探 狀態(tài)機(jī)242窺探請求307該地址的動作、以及在DSP總線104的寫入周期的相關(guān)寫入數(shù)據(jù)階段813 (參看圖8)期間，將相關(guān)的數(shù)據(jù)加栽 (308)到寫數(shù)據(jù)隊列224。然后，從動狀態(tài)機(jī)240返回空閑狀態(tài)302。 當(dāng)DSP102執(zhí)行對窗選擇寄存器221的寫訪問時，在選擇窗寄存器狀 態(tài)310期間，從動狀態(tài)機(jī)240選擇在DSP總線104上的寫入數(shù)據(jù)階段 813期間的窗選擇寄存器的當(dāng)前內(nèi)容。在加栽窗寄存器狀態(tài)312期間， 從動狀態(tài)機(jī)240加載窗選擇寄存器221。然后，從動狀態(tài)機(jī)240返回 空閑狀態(tài)302。在對IP總線106進(jìn)行讀取或?qū)懭胫埃珼SP102首先 預(yù)配置窗映射陣列以指向合適的外圍設(shè)備窗。當(dāng)DSP需要訪問一組外 圍設(shè)備時，DSP 102對窗選擇寄存器221進(jìn)行編程作為配置順序的部 分，該組外圍設(shè)備處于分配給外圍設(shè)備的、超出十六進(jìn)制"00-7F，，的 DSP地址范圍的地址范圍。
圖4是示出宛探狀態(tài)機(jī)的動作和內(nèi)部短暫狀態(tài)的窺探狀態(tài)機(jī)242 的狀態(tài)圖。窺探狀態(tài)機(jī)242在狀態(tài)401處于空閑。窺探請求307作為 窺探狀態(tài)機(jī)242中的短暫狀態(tài)。利用七(7)位DSP地址251向窺探 狀態(tài)機(jī)242發(fā)出窺探請求307。其將窺探狀態(tài)機(jī)從空閑狀態(tài)401轉(zhuǎn)變 成合并地址比較狀態(tài)405。在狀態(tài)405，窺探狀態(tài)才幾將DSP地址總線 204上的當(dāng)前地址與耦接到IP總線106的已知外圍設(shè)備的地址進(jìn)行比 較。這種外圍設(shè)備可以是16位外圍設(shè)備、32位外圍設(shè)備和僅32位外 圍設(shè)備之一，其地址被預(yù)存在存儲器映射220中。
如果所迷地址對應(yīng)于允許合并的僅32位外圍設(shè)備的地址，那么該 地址被認(rèn)為是有效的合并地址407,并且寫入合并系統(tǒng)200構(gòu)建32位 IP地址，并進(jìn)入選擇合并和字狀態(tài)409。窺探狀態(tài)機(jī)242設(shè)置(411)合 并位。窺探狀態(tài)才幾242將合并位設(shè)置(411)為值"1"以表示應(yīng)當(dāng)通過寫 入合并系統(tǒng)200來執(zhí)行(32位字的16位部分的)合并。窺探狀態(tài)機(jī) 242還設(shè)置(411)字選擇位?；贒SP地址的最低有效位的值，字選擇 位的值或是"l"或是"O"。窺探狀態(tài)機(jī)242將字選擇位設(shè)置(411)成為或 是任意值"l，，以表示要改變的數(shù)據(jù)是否在32位字的高十六(16 )位內(nèi)， 或是任意值"0，，以表示要改變的數(shù)據(jù)是否在32位字的低十六(16)位 內(nèi)。如果所述地址是有效合并地址407，那么在進(jìn)入加栽32位IP讀 取地址狀態(tài)413之前，寫入合并系統(tǒng)構(gòu)建IP地址。根據(jù)五(5)個窗 選擇寄存器211輸出位、來自地址隊列222的六(6)位、以及作為合 并位和DSP地址位0的結(jié)果的一 (1)個最低有效位的串接來構(gòu)建該 IP地址。例如，如果DSP地址的最低有效位是"1"，并且如果合并位 是"l，，，那么作為結(jié)果，使IP地址的最低有效位變?yōu)?0"。需要構(gòu)建 IP地址，這是因為僅32位外圍設(shè)備110具有尺寸為十二 (12)位的 地址，而DSP 102試圖利用具有尺寸為七(7)位的地址來訪問外圍 設(shè)備。接著，窺探狀態(tài)機(jī)242進(jìn)入加栽32位讀取地址狀態(tài)413。窺探 狀態(tài)機(jī)242向讀取狀態(tài)才幾244啟動32位讀取請求415。
再次參考合并地址比較狀態(tài)405，如果所述地址對應(yīng)于耦接到32 位IP總線的16位外圍設(shè)備114的地址，那么該地址被認(rèn)為是無效的 合并地址417。接著，窺探狀態(tài)機(jī)242進(jìn)入加載16位IP寫入地址狀 態(tài)419。窺探狀態(tài)機(jī)242清除(423)合并位，即，合并位值成為"O"，從 而表示寫入合并系統(tǒng)200將不執(zhí)行合并，這是因為不需要合并。由于 所述地址是無效的合并地址417,所以不需要合并，并且在加載IP地 址之前不需要構(gòu)建修改后的IP地址。寫入合并系統(tǒng)200加載為進(jìn)行寫 入操作而被訪問的16位外圍設(shè)備114的IP地址。窺探狀態(tài)機(jī)242對 寫入狀態(tài)機(jī)246啟動16位寫入請求。
圖5是示出由讀取狀態(tài)機(jī)產(chǎn)生的動作和讀取狀態(tài)機(jī)的內(nèi)部短暫狀 態(tài)的讀取狀態(tài)機(jī)244的狀態(tài)圖。讀取狀態(tài)機(jī)244在狀態(tài)501處于空閑。
短暫狀態(tài)，并且其在IP總線106的讀取地址階段818期間產(chǎn)生讀取狀 態(tài)機(jī)244的讀取(504 ) DSP 102試圖修改僅十六(16 )位的僅32位 外圍設(shè)備的32位字的地址的動作。其后，在狀態(tài)506，讀取狀態(tài)機(jī)244 在IP總線106的讀取周期的讀取數(shù)據(jù)階段819 (參看圖8)期間執(zhí)行 讀取來自DSP 102試圖修改十六(16)位的僅32位外圍設(shè)備的32位 字的地址的內(nèi)容的動作。在狀態(tài)506，讀取狀態(tài)機(jī)244還執(zhí)行將來自 所述地址的內(nèi)容加載到高位讀取數(shù)據(jù)隊列230和低位讀取數(shù)據(jù)隊列232的動作。該內(nèi)容的高位(位31-16)被加栽到高位讀取數(shù)據(jù)隊列 230。該內(nèi)容的低位(位15-10)被加載到低位讀取數(shù)據(jù)隊列232。讀 取狀態(tài)機(jī)244還對寫入狀態(tài)機(jī)246啟動32位合并寫入請求510。
圖6是示出由寫入狀態(tài)機(jī)執(zhí)行的動作和發(fā)生在其中的短暫狀態(tài)的 寫入狀態(tài)機(jī)246的狀態(tài)圖。寫入狀態(tài)才幾246在狀態(tài)601處于空閑。對 于寫入合并系統(tǒng)200的每個寫入訪問來講，寫入狀態(tài)機(jī)246接收來自 窺探狀態(tài)4幾242的16位寫入請求421或者來自讀取狀態(tài)機(jī)244的32 位合并寫入請求510,其中的每一個在寫入狀態(tài)機(jī)中產(chǎn)生不同的短暫 狀態(tài)。
在寫入狀態(tài)機(jī)246接收來自讀取狀態(tài)機(jī)244的32位合并寫入請求 510的情況下，在狀態(tài)603,寫入狀態(tài)機(jī)執(zhí)行選擇(605)目標(biāo)外圍設(shè) 備(即，寫入所針對的僅32位外圍設(shè)備110)的目標(biāo)寄存器的地址的 動作。在IP總線106的寫入地址階段822期間，寫入狀態(tài)機(jī)246執(zhí)行 驅(qū)動(607)在IP地址總線214上的僅32位外圍設(shè)備110的12位地 址的動作。此時，寫入狀態(tài)機(jī)246還在IP總線106上維持(assert)寫 入控制信號809 (參看圖8 )。此時，寫入狀態(tài)機(jī)246還執(zhí)行選擇讀取 數(shù)據(jù)隊列的動作。來自讀取數(shù)據(jù)隊列230和232的三十二 (32)位輸 出數(shù)據(jù)被置于多路復(fù)用器234和236的輸入端上。來自高位讀取數(shù)據(jù) 隊列230的十六(16)位數(shù)據(jù)被置于多路復(fù)用器234的輸入端上，而 來自低位讀取數(shù)據(jù)隊列232的十六(16)位數(shù)據(jù)被置于多路復(fù)用器236 的輸入端上。此時，寫入狀態(tài)機(jī)246還執(zhí)行選擇寫入數(shù)據(jù)隊列的動作， 并且來自寫入數(shù)據(jù)隊列224的十六(16)位輸出數(shù)據(jù)被置于多路復(fù)用 器234和236的每個的輸入端上。寫入狀態(tài)機(jī)246取消(de-assert)( 609 ) 在IP總線106上的寫入控制信號809，并且在IP總線106的寫入周 期的寫入數(shù)據(jù)階段823 (參看圖8)期間，寫入狀態(tài)機(jī)246將來自多路 復(fù)用器234和236的三十二 (32)位數(shù)據(jù)驅(qū)動在IP數(shù)據(jù)總線212上， 即，來自兩個多路復(fù)用器中每個的十六(16)位數(shù)據(jù)。根據(jù)來自寫入 狀態(tài)機(jī)246的選擇寫入信號250，多路復(fù)用器234的輸出包括來自寫 入數(shù)據(jù)隊列224的十六(16)位數(shù)據(jù)或者來自高位讀取數(shù)據(jù)隊列230的十六(16 )位數(shù)據(jù)。根據(jù)來自寫入狀態(tài)機(jī)246的選擇寫入信號250， 多路復(fù)用器236的輸出包括來自寫入數(shù)據(jù)隊列224的十六(16)位數(shù) 據(jù)或者來自低位讀取數(shù)據(jù)隊列232的十六(16)位數(shù)據(jù)。在僅32位外 圍設(shè)備110由于其未做好準(zhǔn)備而請求等待狀態(tài)的情況下，IP寫入狀態(tài) 機(jī)246等待(611) 32位傳輸完成。
在寫入狀態(tài)機(jī)246接收來自窺探狀態(tài)機(jī)242的16位寫入請求421 的情況下，在狀態(tài)602，寫入狀態(tài)機(jī)執(zhí)行選擇(604 )對其進(jìn)行寫入的 IP總線16位外圍設(shè)備114的地址的動作。在IP總線106的寫入地址 階段822期間，寫入狀態(tài)機(jī)驅(qū)動(606) 16位外圍設(shè)備114的12位地 址到IP地址總線214上。此時，寫入狀態(tài)機(jī)246還執(zhí)行選擇寫入數(shù)據(jù) 隊列的動作，并且來自寫入數(shù)據(jù)隊列224十六(16)位數(shù)據(jù)被置于多 路復(fù)用器234的輸入端上和多路復(fù)用器236的輸入端上。在IP總線 106的寫入數(shù)據(jù)階段823期間，寫入狀態(tài)機(jī)246驅(qū)動(608)來自多路 復(fù)用器234和236之一的十六(16 )位數(shù)據(jù)到IP數(shù)據(jù)總線212上。在 IP總線16位外圍設(shè)備114請求等待狀態(tài)的情況下，寫入狀態(tài)機(jī)246 等待(610) 16位傳輸完成。
圖7是示出寫入合并系統(tǒng)200的操作步驟的流程圖。寫入合并系 統(tǒng)200在狀態(tài)701處于空閑。在步驟702，寫入合并系統(tǒng)200首先解 碼DSP102正在對其進(jìn)行寫入的外圍設(shè)備的地址，即，寫入目標(biāo)。在 步驟704，寫入合并系統(tǒng)200接著判斷作為寫入目標(biāo)的外圍設(shè)備的地 址是否也是IP總線106上的外圍設(shè)備的地址。如果判斷為肯定，那么 在步驟708，寫入合并系統(tǒng)200在地址隊列222中存儲來自DSP 102 的目的地地址。如果在步驟704判斷為否定，那么寫入合并系統(tǒng)200 進(jìn)入空閑狀態(tài)701。在步驟710，寫入合并系統(tǒng)200判斷作為寫入目標(biāo) 的外圍設(shè)備的地址是需要合并的只可以接收32位寫入的外圍設(shè)備(如 外圍設(shè)備IIO)的地址，還是不需要合并的外圍設(shè)備的地址。
如果需要合并，那么在步驟712，寫入合并系統(tǒng)200適當(dāng)?shù)卦O(shè)置 合并位并且適當(dāng)?shù)卦O(shè)置字選擇位，并且根據(jù)目標(biāo)外圍設(shè)備的7位DSP 地址、根據(jù)窗選擇寄存器221的內(nèi)容以及根據(jù)合并位和字選擇位隊列226的內(nèi)容來構(gòu)建用于目標(biāo)外圍設(shè)備的12位IP地址。在步驟714，寫 入合并系統(tǒng)200加栽具有來自DSP數(shù)據(jù)總線202的新的十六(16 )位 數(shù)據(jù)的寫入數(shù)據(jù)隊列224。在步驟716，寫入合并系統(tǒng)200驅(qū)動12位 地址，并運(yùn)行讀取地址階段818。在步驟718，寫入合并系統(tǒng)200從僅 32位外圍設(shè)備110執(zhí)行32位讀取，以及加載具有在讀取數(shù)據(jù)階段819 期間從IP數(shù)據(jù)總線212獲取的32位數(shù)據(jù)的高位讀取數(shù)據(jù)隊列230和 低位讀取數(shù)據(jù)隊列232。在步驟720，對在讀取數(shù)據(jù)隊列230和232 中的32位數(shù)據(jù)的高或低十六(16 )位是否應(yīng)該與存儲在寫入數(shù)據(jù)隊列 224中的新的目的數(shù)據(jù)進(jìn)行合并做出判斷。通過術(shù)語"合并"表示舊數(shù) 據(jù)被新數(shù)據(jù)蓋寫或代替。在本示例實施例中，32位字的一個16位字 被新數(shù)據(jù)的16位字代替。32位字的另一個16位字不被新數(shù)據(jù)代替或 改變，并保持舊數(shù)據(jù)，并且有益地不受合并操作破壞或者其它不利影 響。在狀態(tài)506， 32位讀取包括要修改的來自僅32位外圍設(shè)備110 的十六(16)位加上不被修改的十六(16)位。取決于目的地地址， 不被修改的十六(16)位是低十六(16)位或高十六(16)位。
在步驟722，假設(shè)判斷低十六(16)位要與新的目的數(shù)據(jù)合并， 那么選擇在寫入數(shù)據(jù)隊列中的新的目的數(shù)據(jù)作為用于低位IP字的多 路復(fù)用器236的輸出，而選擇在高位讀取隊列230中獲取的、在僅32 位外圍設(shè)備110中的當(dāng)前數(shù)據(jù)作為用于高位IP字的多路復(fù)用器234 的輸出。由此產(chǎn)生新的32位字。接著，在步驟724，寫入合并系統(tǒng)200 驅(qū)動來自IP地址緩沖器228的12位地址，并且運(yùn)行寫入地址階段822。 在步驟726，寫入合并系統(tǒng)200驅(qū)動來自多路復(fù)用器234和236的數(shù) 據(jù)到IP總線上，該數(shù)據(jù)包括來自寫入數(shù)據(jù)隊列224的16位數(shù)據(jù)，并 且寫入合并系統(tǒng)運(yùn)行寫入數(shù)據(jù)階段823，從而將新的32位字寫到僅32 位外圍設(shè)備IIO。在步驟728，寫入合并系統(tǒng)使32位數(shù)據(jù)從讀取數(shù)據(jù) 隊列230和232出列。然后，寫入合并系統(tǒng)200返回空閑狀態(tài)701。 在該處理中，DSP 102執(zhí)行單次16位寫入周期以訪問僅32位外圍設(shè) 備IIO。所以，寫入合并系統(tǒng)200接收來自DSP102的16位數(shù)據(jù)以修 改僅32位外圍設(shè)備110的16位字，并且作為響應(yīng)，寫入合并系統(tǒng)提供12位地址，并且在沒有通過處理器的進(jìn)一步軟件介入的情況下，將
該數(shù)據(jù)寫到僅32位外圍設(shè)備。
另一方面，如果在步驟720判斷要合并高十六(16)位，那么寫 入合并系統(tǒng)執(zhí)行步驟721、 723、 725和727,如圖7的流程圖所示， 其與已經(jīng)描述的模式類似。
另一方面，如果在步驟710寫入合并系統(tǒng)200判斷作為寫入目標(biāo) 的外圍設(shè)備的地址是不需要合并的外圍設(shè)備的地址，那么在步驟713 寫入合并系統(tǒng)根據(jù)它的7位DSP地址和根據(jù)窗選擇寄存器221的內(nèi)容 來構(gòu)建用于目標(biāo)外圍設(shè)備的12位IP地址。在步驟715，寫入合并系 統(tǒng)200加載具有來自DSP數(shù)據(jù)總線202的新的十六(16)位數(shù)據(jù)的寫 入數(shù)據(jù)隊列224。在步驟717，寫入合并系統(tǒng)200驅(qū)動來自IP地址緩 沖器228的12位地址，并且運(yùn)行IP寫入地址階段。在步驟719，寫 入合并系統(tǒng)200從寫入數(shù)據(jù)隊列224取得16位數(shù)據(jù)，運(yùn)行IP寫入數(shù) 據(jù)階段以及將新的16位字寫到16位外圍設(shè)備114。然后，寫入合并 系統(tǒng)200返回空閑狀態(tài)701 。
圖8是寫入合并系統(tǒng)200的時序圖800。通常，DSP總線104的 時鐘速度801快于IP總線106的時鐘速度805。在SoC 100作為ISM 頻帶無線收發(fā)機(jī)的組件的通常使用中，DSP總線104以133MHz的時 鐘速度工作，而IP總線106以16-32MHz的時鐘速度工作。根據(jù)本發(fā) 明的寫入合并系統(tǒng)200不限于DSP總線104的時鐘速度快于IP總線 106的時鐘速度的情況，而是可以在DSP總線的時鐘速度低于IP總 線的時鐘速度的情況下使用，并且可以在DSP總線的時鐘速度等于IP 總線的時鐘速度的情況下使用。
在16位DSP總線104的寫入地址階段811期間，DSP 102將示 例性7位地址812 (如信號802所示)寫到DSP地址總線204上。該 示例性7位地址是二進(jìn)制的"0000001"(在圖8中以十六進(jìn)制表示為 "01")。為了示教，選擇示例性地址812來對應(yīng)于僅32位外圍設(shè)備的 32位數(shù)據(jù)位置的高十六(16)位。DSP102在DSP控制總線206上維 持寫入控制信號803。在DSP總線104的寫入數(shù)據(jù)階段813期間，DSP102將示例性數(shù)據(jù)814 (如信號804所示)寫到DSP數(shù)據(jù)總線202上。 示例性數(shù)據(jù)814是16位字(十六進(jìn)制的"5555")。
在32位IP總線106的讀取地址階段818期間，寫入合并系統(tǒng)200 將示例性12位地址820 (如信號806在圖8中所示)驅(qū)動到IP地址 總線214上。在圖8中，將示例性地址820表示為十六進(jìn)制的"F00", 并且示例性地址820具有十二 ( 12 )位的寬度。示例性地址820對應(yīng) 于僅32位外圍設(shè)備的32位數(shù)據(jù)位置，其包括示例性7位地址812和 十六進(jìn)制"1E，，的窗選擇寄存器221的當(dāng)前設(shè)置。寫入合并系統(tǒng)200在 IP控制總線216上維持讀取控制信號。在IP總線106的讀取數(shù)據(jù)階 段819期間，寫入合并系統(tǒng)200從IP數(shù)據(jù)總線212讀取示例性數(shù)據(jù) 821 (如信號808所示)。示例性數(shù)據(jù)821是32位字(十六進(jìn)制的 "AAAAAAAA，，)。在32位IP總線106的寫入地址階段822期間， 寫入合并系統(tǒng)200將示例性12位地址820驅(qū)動到IP地址總線214上。 寫入合并系統(tǒng)200在IP控制總線216上維持寫入控制信號809。在IP 總線106的寫入數(shù)據(jù)階段823期間，寫入合并系統(tǒng)200將修改后的示 例性數(shù)據(jù)825 (如信號810所示)寫到IP數(shù)據(jù)總線212上。修改后的 示例性數(shù)據(jù)825是32位字(十六進(jìn)制的"5555AAAA，，)。修改后的示 例性數(shù)據(jù)825是與新的16位字(十六進(jìn)制的"5555")合并的原始32 位字(十六進(jìn)制的"AAAAAAAA")，其中原始的32位字的高十六(16 ) 位由新的16位字代替。
根據(jù)前述的說明，顯而易見，SoC 100包括電路支持基板103和 布置在電路支持基板上的諸如DSP 102的N位DSP。諸如DSP總線 104的第一總線被布置在電路支持基板103上。第一總線包括耦接到 N位DSP的N位寬的數(shù)據(jù)總線。包括至少一個僅MxN位外圍設(shè)備的 諸如僅32位外圍設(shè)備110的至少一個外圍設(shè)備被布置在電路支持基板 103上。諸如IP總線106的第二總線被布置在電路支持基板103上。 該第二總線包括耦接到至少一個僅MxN位外圍設(shè)備的MxN位寬的數(shù) 據(jù)總線。橋108被布置在電路支持基板103上。橋108將第一總線耦 接到第二總線。橋108包括寫入合并系統(tǒng)200。寫入合并系統(tǒng)200包括用于從N位DSP接收N位寬的數(shù)據(jù)和寫入業(yè)務(wù)的第一邏輯電路。 該寫入業(yè)務(wù)用于修改在僅MxN位外圍設(shè)備的數(shù)據(jù)位置處的MxN位字 的N位字，從而創(chuàng)建修改后的MxN位字。寫入合并系統(tǒng)200還包括 用于將包括修改后的N位字的MxN位字寫到僅MxN位外圍設(shè)備的 所述數(shù)據(jù)位置的第二邏輯電路。
寫入合并系統(tǒng)200不限于在SoC中的使用，而是可以用于其中處理 器數(shù)據(jù)總線的寬度小于外圍設(shè)備數(shù)據(jù)總線的寬度的任何計算機(jī)系統(tǒng)。 本發(fā)明不限于處理器是DSP的情況，而是可應(yīng)用到使用任何類型的處 理器的情況。
才艮據(jù)前述的說明，顯而易見，作為諸如SoC IOO的計算機(jī)系統(tǒng)的部 分的寫入合并系統(tǒng)200接收來自諸如DSP 102的兩周期訪問處理器的 寫入業(yè)務(wù)。如本領(lǐng)域技術(shù)人員眾所周知的，作為利用寫入指令對DSP 102編程的結(jié)果而發(fā)生寫入業(yè)務(wù)。該寫入業(yè)務(wù)是用于利用新的16位字修 改僅32位外圍設(shè)備l 10的32位位置的16位字。包括7位地址的寫入業(yè)務(wù) 有利地使用處理器的僅兩(2)個時鐘周期。僅32位外圍設(shè)備110具有 12位地址。寫入合并系統(tǒng)200響應(yīng)于接收寫入業(yè)務(wù)來執(zhí)行以下步驟。在 運(yùn)行外圍設(shè)備訪問周期前，并且作為初始化的部分，處理器在存儲器 映射220中預(yù)存儲對應(yīng)于計算機(jī)系統(tǒng)的所有外圍設(shè)備的地址的地址范 圍。寫入合并系統(tǒng)200判斷所述地址是否是可合并的外圍設(shè)備的地址。 寫入合并系統(tǒng)200根據(jù)7位地址和根據(jù)存儲器映射220形成12位地址。寫 入合并系統(tǒng)200從僅32位外圍設(shè)備110讀取32位字，其包括被修改的16 位字。寫入合并系統(tǒng)200將新的16位字與先前步驟中讀取的32位字合并 以創(chuàng)建修改后的32位字。寫入合并系統(tǒng)200將修改后的32位寫入到僅32 位外圍設(shè)備IIO。
本發(fā)明不限于16位DSP 102需要執(zhí)行寫入訪問以修改僅32位外圍 設(shè)備的16位位置的情況，而是可以被等同地擴(kuò)展到N位DSP需要執(zhí)行 寫入訪問來修改2N位外圍設(shè)備的N位位置的情況。此外，本發(fā)明不限 于N位DSP需要執(zhí)行寫入訪問來修改2N位外圍設(shè)備的N位位置的情況， 而是可以被等同地擴(kuò)展到N位DSP需要執(zhí)行寫入訪問以修改MxN位外圍設(shè)備的N位位置的情況。根據(jù)本發(fā)明的寫入合并系統(tǒng)200使得適應(yīng)處 理器-外圍設(shè)備數(shù)據(jù)寬度失配，其中外圍設(shè)備具有比處理器大的數(shù)據(jù)寬 度。
本發(fā)明不限于由16位DSP使用的地址具有七(7)位的地址寬度的 情況，而是可以被等同地擴(kuò)展到由N位DSP使用的地址具有P位的地址 寬度的情況。本發(fā)明不限于由僅32位外圍設(shè)備使用的地址具有十二 (12)位的地址寬度的情況，而是可以被等同地擴(kuò)展到由僅MxN位外 圍設(shè)備使用的地址具有Q位的地址寬度的情況。優(yōu)選地，Q大于P?？?供選擇地，Q等于P。作為第二種可供選擇的情況，Q小于P。
根據(jù)前述的說明，顯而易見，寫入合并系統(tǒng)200將DSP總線104橋 接到IP總線106 。 DSP總線104包括N位寬的DSP數(shù)據(jù)總線和P位寬的 DSP地址總線。IP總線106包括MxN位寬的IP數(shù)據(jù)總線和Q位寬的IP地 址總線。寫入合并系統(tǒng)200包括用于從DSP總線104接收P位寬的地址 的地址接收裝置；用于從DSP總線接收N位寬的新數(shù)據(jù)的數(shù)據(jù)裝置； 用于將P位寬的地址轉(zhuǎn)換成Q位寬的修改地址的轉(zhuǎn)換裝置；用于從IP 總線106讀取MxN位寬的舊數(shù)據(jù)的讀取裝置；用于將接收的N位寬的新 數(shù)據(jù)與讀取的MxN位寬的舊數(shù)據(jù)進(jìn)行合并以創(chuàng)建修改后的MxN位寬 的數(shù)據(jù)的合并裝置；以及用于向IP總線寫入修改后的Q位寬的地址和 修改后的MxN位寬的數(shù)據(jù)的寫入裝置。
在示例性實施例中，地址接收裝置包括從動狀態(tài)機(jī)240和地址隊列 222。在示例性實施例中，數(shù)據(jù)接收裝置包括從動狀態(tài)機(jī)240和寫入數(shù) 據(jù)隊列224。在示例性實施例中，轉(zhuǎn)換裝置包括窺探狀態(tài)機(jī)242、存儲 器映射220、窗選擇寄存器221、合并位和字選擇位隊列226以及IP地址 緩沖器228。在示例性實施例中，讀取裝置包括讀取狀態(tài)機(jī)224、高位 讀取數(shù)據(jù)隊列230和低位讀取數(shù)據(jù)隊列232。在示例性實施例中，寫入 裝置包括寫入狀態(tài)機(jī)246，而合并裝置包括多路復(fù)用器234和236。然而， 根據(jù)本發(fā)明的說明，對于本領(lǐng)域的技術(shù)人員來講，顯而易見，地址接 收裝置、數(shù)據(jù)接收裝置、轉(zhuǎn)換裝置、讀取裝置和寫入裝置不限于在示 例性實施例中說明的結(jié)構(gòu)，而是可以代替地包括其它結(jié)構(gòu)。利用寫入合并系統(tǒng)200，當(dāng)僅修改十六(16)位時，對僅32位外圍 設(shè)備110的每次寫入訪問有益地僅需要兩周期訪問DSP 102的兩(2) 個時鐘周期，其中一個時鐘周期用于讀取地址階段， 一個時鐘周期用 于讀取數(shù)據(jù)階段。例如，假設(shè)兩周期訪問的16位DSP 102對僅32位外 圍設(shè)備110進(jìn)行寫入以修改諸如地址"1"的32位地址的高十六(16 )位， 需要以下有益地少量總線操作a)DSP總線執(zhí)行對地址"l，，的16位寫 入，然后DSP總線是有益地自由執(zhí)行其它不相關(guān)的任務(wù)；b)橋108在 地址"0"處執(zhí)行32位讀??；以及c)橋108在地址"0"處執(zhí)行32位寫入。 通過術(shù)語"總線操作"來表示涉及總線以及對DSP 102和寫入合并系統(tǒng) 200都在外部發(fā)生的操作，而不包括僅在DSP內(nèi)或僅在寫入合并系統(tǒng)內(nèi) 發(fā)生的操作。本發(fā)明不限于使用兩周期訪問的DSP 102。當(dāng)使用具有 其它類型的處理器例如單周期訪問的DSP或四周期訪問的DSP的本發(fā) 明時，獲得相稱的優(yōu)點(diǎn)。
寫入合并系統(tǒng)200的優(yōu)點(diǎn)可以包括a)提高了DSP 102的性能；b) 減少了DSP的寫入工作負(fù)荷；c)針對其它應(yīng)用任務(wù)，提高了每秒可用 上百萬條指令；d)減少了控制固件的指令只讀存儲器；以及e)減少 了DSP集成電路的電流消耗。更具體地，使用寫入合并系統(tǒng)200可以使 得電流消耗降低75。/。，將需要來支持單個外圍設(shè)備寫入任務(wù)的多次訪 問的指令存儲器減少75% 。
橋108的結(jié)構(gòu)可以允許DSP 102編程的人員使用單個16位輸入/輸 出寫入指令來修改在僅32位外圍設(shè)備110中的32位寄存器的十六(16) 位。橋108的結(jié)構(gòu)的優(yōu)點(diǎn)包括減少代碼數(shù)量以及在16位DSP結(jié)構(gòu)的限制 中使用僅32位外圍設(shè)備l 10的能力。
寫入合并系統(tǒng)200的優(yōu)選實施例使用作為完成其主要功能的單元 的地址和數(shù)據(jù)寫入隊列、地址窺探和數(shù)據(jù)合并的系統(tǒng)。本發(fā)明對來自 DSP 102的數(shù)據(jù)與由地址合并映射預(yù)先確定的位置的外圍設(shè)備進(jìn)行合 并，并且基于對外圍設(shè)備的地址的窺探結(jié)果來執(zhí)行讀取和合并的寫入 訪問。
盡管上面已經(jīng)結(jié)合具體的裝置說明了本發(fā)明的原理，但是容易理 解，僅僅作為示例做出了該說明，而不對本發(fā)明的范圍進(jìn)行限制。
權(quán)利要求
1. 一種計算機(jī)系統(tǒng)，包括 N位數(shù)字信號處理器(DSP);包括N位寬的數(shù)據(jù)總線的第 一總線，其被耦接到N位DSP; 至少一個外圍設(shè)備，其包括至少一個僅MxN位外圍設(shè)備； 包括MxN位寬的數(shù)據(jù)總線的第二總線，其被耦接到所述至少 一個 僅MxN位外圍設(shè)備；以及耦接在所迷第一總線和所述第二總線之間的橋，該橋包括寫入合 并系統(tǒng)，該寫入合并系統(tǒng)包括第一邏輯電路，其用于接收新的N位寬的數(shù)據(jù)和來自N位DSP 的寫入業(yè)務(wù)，該寫入業(yè)務(wù)用于修改在所述僅MxN位外圍設(shè)備的數(shù)據(jù)位 置處的MxN位字的N位字，以及第二邏輯電路，其用于向所述僅MxN位外圍設(shè)備的所述數(shù)據(jù) 位置寫入包括由所述新的N位寬的數(shù)據(jù)修改的所述N位字的MxN位字。
2. 如權(quán)利要求l所述的計算機(jī)系統(tǒng)，其中，在接收所述寫入業(yè)務(wù) 之后，在沒有通過N位DSP的任何軟件介入的情況下，所述寫入合并 系統(tǒng)向所述僅MxN位外圍設(shè)備的所述數(shù)據(jù)位置寫入所述MxN位字。
3. 如權(quán)利要求l所述的計算機(jī)系統(tǒng)，其中，在所述MxN位外圍設(shè) 備的所述數(shù)據(jù)位置處的所述MxN位字包括高N位字和低N位字，并且 其中所述第二邏輯電路向所述MxN位字的所述高N位字和所述低N位 字中的一個寫入修改后的N位字而不破壞所述高N位字和所述低N位 字中的另一個。
4. 如權(quán)利要求l所述的計算機(jī)系統(tǒng)，其中，所述寫入合并系統(tǒng)包 括其中預(yù)存儲外圍設(shè)備的地址范圍的存儲器映射以及其中預(yù)存儲與每 個地址范圍關(guān)聯(lián)的最高有效位的窗選擇寄存器。
5. 如權(quán)利要求4所述的計算機(jī)系統(tǒng)，其中，所述寫入業(yè)務(wù)包括P 位寬的地址，并且其中，所述僅MxN位外圍設(shè)備的所述數(shù)據(jù)位置具有Q位寬的地址，并且其中，所述第一邏輯電路根據(jù)P位寬的地址、根據(jù) 所述存儲器映射和根據(jù)所述窗選擇寄存器來產(chǎn)生Q位寬的地址。
6. 如權(quán)利要求l所述的計算機(jī)系統(tǒng)，其中，所述第一邏輯電路包括從動狀態(tài)才幾；耦接到所述從動狀態(tài)機(jī)的地址隊列； 耦接到所述從動狀態(tài)機(jī)的窺探狀態(tài)機(jī)； 耦接到所述從動狀態(tài)機(jī)的存儲器映射結(jié)構(gòu)； 耦接到所述從動狀態(tài)機(jī)的窗選擇寄存器； 耦接到所述窺探狀態(tài)機(jī)的合并位和字選擇位隊列；以及 耦接到所述窺探狀態(tài)機(jī)的集成外圍設(shè)備地址緩沖器。
7. 如權(quán)利要求6所述的計算機(jī)系統(tǒng)，其中，外圍設(shè)備的地址的存 儲器映射被預(yù)存儲在所述存儲器映射結(jié)構(gòu)中。
8. 如權(quán)利要求l所述的計算機(jī)系統(tǒng)，包括電路支持基板，并且其 中所述計算機(jī)系統(tǒng)是片上系統(tǒng)，并且其中所述DSP、所述第一總線的 至少一部分、所述第二總線的至少一部分、所述橋和所述至少一個外 圍設(shè)備被安置在所述電路支持基板上。
9. 如權(quán)利要求l所述的計算機(jī)系統(tǒng)，其中，所述第二邏輯電路包括試，狀態(tài)機(jī)；耦接到所述讀取狀態(tài)機(jī)的高位讀取數(shù)據(jù)隊列； 耦接到所述讀取狀態(tài)機(jī)的低位讀取數(shù)據(jù)隊列； 耦接到所述讀取狀態(tài)機(jī)的至少一個多路復(fù)用器；以及 耦接到所述至少一個多路復(fù)用器的寫入狀態(tài)機(jī)。
10. 如權(quán)利要求l所述的計算機(jī)系統(tǒng)，其中，所述第一邏輯電路從所述僅MxN位外圍設(shè)備讀取所述MxN位字，并且其中，所述被讀取的 MxN位字包括被修改的N位字。
11. 如權(quán)利要求10所述的計算機(jī)系統(tǒng)，其中，所述被讀取的MxN 位字包括高16位字和低16位字，并且其中，所述高16位字被存儲在所述高位讀取數(shù)據(jù)隊列，而所述低16位字被存儲在所述低位讀取數(shù)據(jù)隊 列。
12. 如權(quán)利要求11所述的計算機(jī)系統(tǒng)，其中，所述至少一個多路復(fù) 用器將所述新的N位寬的數(shù)據(jù)與所述被讀取的MxN位字合并，從而在 至少一個多路復(fù)用器的輸出端形成修改后的MxN位字。
13. 如權(quán)利要求12所述的計算機(jī)系統(tǒng)，其中，所述第二邏輯電路向 所述僅MxN位外圍設(shè)備的所述數(shù)據(jù)位置寫入所述修改后的MxN位字。
14. 一種用于使第一總線與第二總線橋接的寫入合并系統(tǒng)，該第一 總線包括N位寬的第一數(shù)據(jù)總線和P位寬的第一地址總線，該第二總線 包括MxN位寬的第二數(shù)據(jù)總線和Q位寬的第二地址總線，該寫入合并 系統(tǒng)包括用于從所述第一總線接收P位寬的地址的裝置；用于從所述第一總線接收N位寬的新的數(shù)據(jù)的裝置；用于將所述P位寬的地址轉(zhuǎn)換成修改后的Q位寬的地址的裝置；用于從所述第二總線讀取MxN位寬的舊數(shù)據(jù)的裝置；用于將所接收的N位寬的新數(shù)據(jù)與所讀取的MxN位寬的舊數(shù)據(jù)合并以創(chuàng)建修改后的MxN位寬的數(shù)據(jù)的裝置；以及用于向所述第二總線寫入所述修改后的Q位寬的地址和所述修改后的MxN位寬的數(shù)據(jù)。
15. 如權(quán)利要求14所述的寫入合并系統(tǒng)，包括耦接到所述第 一數(shù)據(jù) 總線的N位處理器和耦接到所述第二數(shù)據(jù)總線的至少一個僅P位外圍 設(shè)備。
16. —種在計算機(jī)系統(tǒng)中使用兩周期訪問的N位處理器的僅兩個 時鐘周期來修改僅MxN位外圍設(shè)備的MxN位數(shù)據(jù)位置的N位字的方 法，該計算機(jī)系統(tǒng)包括所述兩周期訪問的N位處理器、所述至少一個 僅MxN位外圍設(shè)備、以及耦接到所述兩周期訪問的N位處理器和耦接 到所述至少一個僅MxN位外圍設(shè)備的寫入合并系統(tǒng)，該方法包括在所 述寫入合并系統(tǒng)執(zhí)行的以下步驟a)預(yù)存儲外圍設(shè)備的地址的存儲器映射；b) 在兩周期訪問的N位處理器的第一時鐘周期期間接收包括P位 地址的寫入業(yè)務(wù)以利用新的N位字來修改僅MxN位外圍設(shè)備的MxN 位數(shù)據(jù)位置的N位字；c) 在所述兩周期訪問的N位處理器的第二時鐘周期期間接收用于 所述新的N位字的數(shù)據(jù)；d) 根據(jù)所述P位地址和根據(jù)所述存儲器映射來形成Q位地址；e) 根據(jù)所述僅MxN位外圍設(shè)備的所述MxN位數(shù)據(jù)位置來讀取 MxN位字；f) 將所述新的N位字與在步驟e讀取的所述MxN位字合并以創(chuàng)建 l務(wù)改后的MxN位字；以及g) 向所述僅MxN位外圍設(shè)備的所述MxN位數(shù)據(jù)位置寫入所述修 改后的MxN位字。
17. 如權(quán)利要求16所述的方法，其中，N=16。
18. 如權(quán)利要求16所述的方法，其中，M=2。
19. 如權(quán)利要求16所述的方法，其中，P<Q。
20. 如權(quán)利要求19所述的方法，其中，P=7，而Q-12。
全文摘要
一種片上系統(tǒng)(100)包括16位DSP(102)、耦接到DSP的16位數(shù)據(jù)總線(202)、至少一個僅32位的外圍設(shè)備(110)、耦接到該外圍設(shè)備的32位數(shù)據(jù)總線(212)和耦接在16位和32位總線之間的橋(108)，該橋包括寫入合并系統(tǒng)(200)。一種寫入合并系統(tǒng)的方法包括在存儲器映射結(jié)構(gòu)(220和221)中預(yù)存儲外圍設(shè)備的地址；從DSP接收16位數(shù)據(jù)和用于修改外圍設(shè)備的32位數(shù)據(jù)位置的16位的寫入業(yè)務(wù)；讀取外圍設(shè)備的數(shù)據(jù)位置的32位內(nèi)容；復(fù)用所接收的16位數(shù)據(jù)和所讀取的32位內(nèi)容；以及向外圍設(shè)備的數(shù)據(jù)位置寫入包括修改后的16位和未修改的16位的新的32位字，而在接收寫入業(yè)務(wù)之后沒有來自DSP的任何介入。
文檔編號G06F13/36GK101313290SQ200680043572
公開日2008年11月26日 申請日期2006年9月6日 優(yōu)先權(quán)日2005年9月23日
發(fā)明者C·K·克菲, E·哈圖恩 申請人:飛思卡爾半導(dǎo)體公司