專利名稱：：一種電阻隨機存儲器及其存儲操作方法
技術(shù)領(lǐng)域：
：本發(fā)明屬于集成電路
技術(shù)領(lǐng)域：
，具體涉及一種電阻隨機存儲器及對這種存儲器進行存儲操作的方法。更具體地說，本發(fā)明涉及以二元或者二元以上的多元金屬氧化物作為存儲介質(zhì)并且存儲單元中有1個以上存儲電阻共享同一個選通器件的電阻隨機存儲器及其存儲操作方法。
背景技術(shù)：
：存儲器在半導體市場中占有重要的地位。由于便攜式電子設(shè)備的不斷普及，不揮發(fā)存儲器在整個存儲器市場中的份額也越來越大，其中90％以上的份額被FLASH占據(jù)。但是由于存儲電荷的要求，F(xiàn)LASH的浮柵不能隨技術(shù)代發(fā)展無限制減薄，有報道預(yù)測FLASH技術(shù)的極限在32nm左右，這就迫使人們尋找性能更為優(yōu)越的下一代不揮發(fā)存儲器。最近電阻隨機存儲器(resistiverandomaccessmemory，簡稱為RRAM)因為其高密度、低成本、可突破技術(shù)代發(fā)展限制的特點引起高度關(guān)注，所使用的材料有相變材料[1]、摻雜的SrZrO3[2]、鐵電材料PbZrTiO3[3]、鐵磁材料Pr1-xCaxMnO3[4]、二元金屬氧化物材料[5]、有機材料[6]等。二元金屬氧化物(如銅的氧化物[7]、鈦的氧化物、鎳的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物等)由于在組份精確控制、與集成電路工藝兼容性及成本方面的潛在優(yōu)勢格外受關(guān)注。圖1是已被報道的電阻存儲單元的I-V特性曲線的示意圖[7]，(a)是采用極性不同的電壓進行高阻和低阻間轉(zhuǎn)換情形，曲線101表示起始態(tài)為高阻的IV曲線，電壓掃描方向如箭頭所示，當電壓從0開始向正向逐漸增大到VT1時，電流會突然迅速增大，表明存儲電阻從高阻突變成低阻狀態(tài)，示意圖中電流增大不是無限制的，而是受回路中電流限制元件的約束，到達最大值(以下稱為鉗制值)后不再隨電壓增加而增加。曲線100表示起始態(tài)為低阻的狀態(tài)，當電壓由0向負向逐漸增大到VT2時，電流會突然迅速減小，表明存儲電阻從低阻突變成高阻狀態(tài)。高阻和低阻分別代表不同的數(shù)據(jù)狀態(tài)，這種改變是多次可逆的，由此可實現(xiàn)數(shù)據(jù)存儲。(b)是采用極性相同的電壓來進行高阻和低阻轉(zhuǎn)換的情形，曲線101和100分別表示采用正向電壓使存儲電阻由高阻向低阻轉(zhuǎn)換和由低阻向高阻轉(zhuǎn)換的過程，而103和102分別表示采用負向電壓使存儲電阻由高阻向低阻轉(zhuǎn)換和由低阻向高阻轉(zhuǎn)換的過程。圖2是目前報道的CuxO電阻在高阻或電阻間來回轉(zhuǎn)換的次數(shù)(以下稱為可擦寫次數(shù))的結(jié)果[7]，可以看到只有600次左右，耐受特性(ENDURANCE)是比較差的。文獻中認為這有可能是因為當在CuxO電阻上施加電信號進行寫操作時，電場會推動銅離子進入CuxO導致的[7]。目前報道的二元金屬氧化物存儲器主要采用兩種結(jié)構(gòu)[5][7]一種為傳統(tǒng)的一個選通器件加一個存儲電阻(1T1R)的結(jié)構(gòu)，另一種為交叉陣列(cross-point)結(jié)構(gòu)。圖3(a)(b)分別示出了傳統(tǒng)的1T1R存儲單元的電路結(jié)構(gòu)圖和物理結(jié)構(gòu)剖面示意圖。每個存儲單元320中有一個存儲電阻304和一個選通器件300，存儲電阻304與選通器件300的一端302直接連接，圖b中TE和BE分別代表電阻304的上電極和下電極。在示意圖中選通器件300采用MOSFET(金屬氧化物場效應(yīng)晶體管)器件，304的另一端303與位線BL0相連接，選通器件300通過控制端301與字線WL0連接。位線BL0與字線WL0共同作用就選中交叉處的單個電阻304進行存儲操作。選通器件300使得電信號只對耦合在字線-位線交叉對之間的單個電阻進行操作，而不會對其它的存儲單元產(chǎn)生串擾。這種結(jié)構(gòu)的特點是不同存儲單元之間，在存儲操作中的相互干擾小，但是選通器件必須制作在硅片襯底上，消耗硅片面積。而1個選通器件只能控制一個存儲電阻。圖4為包含多個1T1R存儲單元的存儲器的陣列的一部分的結(jié)構(gòu)示意圖，多個存儲單元重復排列，其中虛線框320中是一個典型的存儲單元，含有一個選通器件300和一個與之相連的存儲電阻304，但于同一行的不同存儲單元中的選通器件與同一條字線WL相連，例如，第一行中的不同存儲單元中的選通器件均與WL0相連，其它行依次類推，而位于同一列上不同存儲單元中的電阻的一端均與同一條位線相連，例如，第一列中不同存儲單元中的存儲電阻的一端均與位線BL0相連，其它列依次類推。字線與行譯碼器501和502相連，行譯碼器的作用是選中一行，位線與列譯碼器601和602相連，列譯碼器的作用是選中一列，行和列交叉處的存儲單元就是選中要進行操作的單元，每一列都與相應(yīng)的靈敏放大器/驅(qū)動701或靈敏放大器/驅(qū)動702相連。靈敏放大器/驅(qū)動的作用是對所選擇的存儲電阻的邏輯狀態(tài)進行讀出和提供對存儲電阻進行操作的電信號。圖5(a)(b)示出了以二元金屬氧化物作為存儲介質(zhì)的交叉(cross-point)存儲陣列示意圖，M1、M2、M3表示第一、二、三層金屬線，相鄰兩層金屬線通過金屬塞相連，金屬塞同時作為存儲電阻的下電極。交叉存儲陣列的特征在于存儲單元之間沒有用作隔離的選通器件，存儲電阻直接耦接到相互垂直的兩條金屬線上[8]。這兩條金屬線對的交叉點和一個存儲單元相關(guān)聯(lián)。交叉存儲陣列的缺點在于由于存儲單元之間沒有隔離，所以漏電流較大，單元之間干擾嚴重。這個缺點降低了可靠性，增加了電路設(shè)計的復雜度，導致了存儲器讀取速度下降。但是交叉存儲陣列的優(yōu)點也很明顯，它可以大大提高集成密度，并且由于減少了需要占用硅面積的選通器件，因而可以在垂直方向上進行層疊，形成三維的存儲陣列。
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種以二元或者二元以上的多元金屬氧化物為存儲電阻介質(zhì)的，而且多個存儲電阻共享一個選通器件的電阻隨機存儲器件來提高存儲集成密度，并提出相應(yīng)的存儲操作方法。本發(fā)明提出的電阻隨機存儲器件，以二元或者二元以上的多元金屬氧化物作為存儲電阻，包括數(shù)個存儲單元，每個存儲單元中都包括兩個或兩個以上上述的存儲電阻，這些存儲電阻的第一電極都與同一個選通器件連接，該選通器件可以是雙極型晶體管(bipolartransistor)或者是金屬氧化物半導體場效應(yīng)晶體管(MOSFET)或者是二極管，并通過該選通器件與稱為字線的導線耦連；這些存儲電阻的第二電極與不同的稱為位線的導線耦連，形成在同一個存儲單元中若干個存儲電阻共享同一個選通器件的結(jié)構(gòu)。上述結(jié)構(gòu)中，同一存儲單元中的不同存儲電阻可以位于不同的互連金屬線層上，每一層互連金屬線層和與之連接的存儲介質(zhì)所在的層構(gòu)成一個復合層，不同復合層在垂直方向進行層疊，相鄰復合層間通過位于通孔中的金屬塞連接，形成三維的存儲陣列。本發(fā)明結(jié)構(gòu)中，同一存儲單元中，第一電極與同一選通器件相連的不同存儲電阻，其第二電極與多路選擇器中的不同選通器件連接，這些選通器件可以是雙極型晶體管(bipolartransistor)或者金屬氧化物半導體場效應(yīng)晶體管(MOSFET)，并通過這些與之連接的選通器件進一步與不同的位線連接，從而實現(xiàn)存儲電阻第二電極與不同位線的耦連。本發(fā)明所述的二元或者二元以上的多元金屬氧化物可以是銅的氧化物、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅的氧化物、SrZrO3、PbZrTiO3、Pr1-xCaxMnO3。需要指出的是，對于以上存儲介質(zhì)材料，由于制備工藝以及性能需求，在化學計量比上會有所變化，這不應(yīng)視作對本發(fā)明的限制。還應(yīng)該指出的是，以氧化物材料為主要成份，在其中進行少量雜質(zhì)元素摻雜以改善性能，如在鉬的氧化物或者鋁的氧化物或者鋯的氧化物中摻入微量銅，不應(yīng)視作對本發(fā)明的限制。本發(fā)明中，每個存儲單元中的存儲電阻的個數(shù)等于2n(n為自然數(shù)，為1，2，3，.......)，其中n的具體值由金屬層數(shù)和存儲單元中位于每層金屬上的存儲電阻的個數(shù)決定，例如，每個存儲單元中，位于每層金屬上的存儲電阻有2個，共有8層金屬，那么每個存儲單元中有16個存儲電阻，n＝4。又比如，每個存儲單元中，位于每層金屬上的存儲電阻有4個，共有8層金屬，那么每個存儲單元中有32個存儲電阻，n＝5。本發(fā)明提出對以上存儲器進行寫操作的方法。寫操作前將存儲單元中的數(shù)據(jù)與輸入數(shù)據(jù)緩沖器中的擬寫入數(shù)據(jù)進行比較，若存儲單元中的數(shù)據(jù)與擬寫入數(shù)據(jù)相同，不進行寫操作，若存儲單元中的數(shù)據(jù)與擬寫入數(shù)據(jù)不同，則將這些存儲單元中的數(shù)據(jù)編程為相反狀態(tài)。改變上述存儲單元中的數(shù)據(jù)狀態(tài)的具體方法，低阻態(tài)和高阻態(tài)都有分布范圍的。在要使電阻由低阻變成高阻的時候，當目標存儲電阻的值大于高阻分布范圍的最小值，則認為寫操作成功，在要使電阻由高阻變?yōu)榈妥璧臅r候，當目標存儲電阻的值小于低阻分布范圍的最大值，則認為寫操作成功。在采用電信號進行寫操作的同時，同步輸出存儲單元的數(shù)據(jù)狀態(tài)；當數(shù)據(jù)狀態(tài)到達設(shè)定狀態(tài)時，立即停止操作，否則持續(xù)操作直至到達需要的數(shù)據(jù)狀態(tài)為止。本發(fā)明提出對以上存儲器件進行讀操作的方法。限制讀操作時通過存儲單元的電流能夠到達的最大值(即設(shè)置鉗制電流)，這樣存儲單元的數(shù)據(jù)不會在讀信號的作用下被改變，這可以避免讀出時造成誤寫入。在上述存儲器中，存儲電阻為兩端器件，其中一端與金屬連線的阻擋層材料相連。在進行寫操作時，采用相同極性的電信號進行數(shù)據(jù)操作，即無論對于要使電阻由低阻變成高阻的情況，或是要使電阻由高阻變?yōu)榈妥璧那闆r，總是在與阻擋層相連的存儲電阻一端上接高電平，另一端接低電平，可使金屬離子在電場作用下向存儲介質(zhì)中的擴散受到阻擋層的阻擋?；蛘唠娦盘柕臉O性反過來，總是在連向阻擋層的一端上接低電平，另一端接高電平，可使金屬離子在電子撞擊作用下向存儲介質(zhì)中的運動受到阻擋層的阻擋。以上存儲操作方法，涉及到寫操作的方法、改變存儲單元數(shù)據(jù)狀態(tài)的方法、讀操作的方法以及寫操作時寫信號極性的選擇方法，可以選擇其中一項或者幾項的組合。本發(fā)明還提供一種包含本發(fā)明所述電阻隨機存儲器的系統(tǒng)，它包括一處理器，以及與所述處理器通信的輸入和輸出，以及耦連到該處理器的存儲器件；所說存儲器件為本發(fā)明提供的電阻隨機存儲器件。包括數(shù)個存儲單元，每個存儲單元中都包括兩個或兩個以上存儲電阻，這些存儲電阻的第一電極都與同一個選通器件連接，這些選通器件可以是雙極型晶體管(bipolartransistor)或者是金屬氧化物半導體場效應(yīng)晶體管(MOSFET)或者是二極管，并通過該選通器件與稱為字線的導線耦連，存儲電阻的第二電極與不同的稱為位線的導線耦連，形成若干個存儲電阻共享同一個選通器件的結(jié)構(gòu)，等等。所提供的系統(tǒng)，還可以包括耦連到該處理器的無線接口。圖1目前報道的電阻隨機存儲器的I-V特性曲線。圖2目前報道的CuxO電阻隨機存儲器的可擦寫次數(shù)的數(shù)量級在600次左右。圖3目前報道的電阻隨機存儲器是基于傳統(tǒng)的1T1R存儲單元，其等效電路圖(a)和結(jié)構(gòu)剖面圖(b)。圖4傳統(tǒng)的基于1T1R存儲單元的存儲器陣列體系結(jié)構(gòu)。圖5二元金屬氧化物存儲器的交叉點(Cross-Point)存儲陣列。圖6為本發(fā)明的電阻隨機存儲器的一個實施例圖示。圖7為1TKR存儲單元實施例的結(jié)構(gòu)剖面。圖8為1TKR存儲單元形成的存儲陣列的部分電路圖。圖9對本發(fā)明提出的電阻隨機存儲器件進行尋址操作的一個實施例。圖10為電阻隨機存儲器件進行寫操作的實施例。圖11為改變存儲數(shù)據(jù)狀態(tài)的實施例的邏輯框圖。圖12為寫操作過程中判斷存儲的數(shù)據(jù)狀態(tài)的實施例圖示。圖13為采用不同極性電信號進行編程操作的寫驅(qū)動電路的實施例圖示。圖14為讀出放大器輸入級的設(shè)計的實施例圖示。圖15為寫操作的時序圖示。圖16為采用相同極性電信號進行編程操作的寫驅(qū)動電路的一個實施例。圖17為鉗制電流對存儲電阻狀態(tài)改變的電信號的實驗曲線。圖18為讀操作方法的實施例圖示。圖19為存儲電阻與通孔和互連線的相對的兩個實施例((a)、(b))。圖20為根據(jù)本發(fā)明的一個實施例的系統(tǒng)的一部分圖示。圖21為根據(jù)本發(fā)明的又一個實施例的系統(tǒng)的一部分圖示。圖中標號100、101、102、103分別為不同狀態(tài)下的電壓掃描曲線，300為選通器件，301為選通器件控制端，302為選通器件的另一端，303為電阻304的一端，304、305、306、307、308、309、310、311為存儲電阻，320為存儲單元，501、502為行譯碼器，601、602為列譯碼器，701、702為靈敏放大器/驅(qū)動器，800、810、820為多路選擇器，801為譯碼器，802、803、804、805為選通管，900為層地址，901為列地址，902為行地址，910，920，930為信號線，1100、1101、1102為選通器件，1401、1402為PMOS管，1404、1405、1406、1407、1408為NMOS管，1410、1411為節(jié)點，1500為編程使能信號，1501讀出放大器使能信號，1502為放大器平衡信號，1503為寫操作完成信號，1504為編程信號，1505為讀出放大器輸出信號，1600、1601、1603為PMOS管，1608為多路選擇器，1613為D觸發(fā)器，1614為與非門，1800、1801、1802為PMOS管，191a、191b、191c分別為絕緣介質(zhì)層，193+為上層銅引線，193-為下層銅引線，195a和195b為蓋帽介質(zhì)層，197為通孔，198為下栓塞，199為阻擋層，2000為系統(tǒng)，2001為控制器，2003為存儲器，2004為I/O(輸入/輸出)、2005為總線，001為數(shù)據(jù)緩沖，002為編程控制模塊，003為邏輯控制，004為緩沖器，005為讀出放大器，006為參考電壓，007為列譯碼器輸出信號，008為行譯碼器輸出信號。具體實施例方式下文結(jié)合圖示及參考實施例更具體地描述本發(fā)明，本發(fā)明提供優(yōu)選實施例，但不應(yīng)該被認為僅限于在此闡述的實施例。在此參考圖是本發(fā)明的理想化實施例的示意圖，本發(fā)明所示的實施例不應(yīng)該被認為僅限于圖中所示的區(qū)域的特定形狀。應(yīng)當理解，當稱一個元件在“另一個元件上”或“在另一個元件上延伸”時，這個元件可以直接在“另一個元件上”或直接“在另一個元件上延伸”，或也可能存在插入元件。相反，當稱一個元件直接在“另一個元件上”或直接“在另一個元件上延伸”時，不存在插入元件。當稱一個元件與“另一個元件連接”或“與另一個元件耦接”時，這個元件可以直接連接或耦接到另一個元件，也可以存在插入元件。相反，當稱一個元件直接與“另一個元件連接”或直接“與另一個元件耦接”時，不存在插入元件。本發(fā)明涉及以二元或者二元以上的多元金屬氧化物作為存儲介質(zhì)并且存儲單元中1個以上存儲電阻共享同一個選通器件的電阻隨機存儲器及其存儲操作方法。。這里所述的存儲單元的概念是指選通器件和與之連接的存儲電阻所構(gòu)成的復式存儲單元。為便于闡述，約定存儲單元是指該復式結(jié)構(gòu)。附圖(1～5)在發(fā)明技術(shù)背景中進行了解釋。下面參考圖6來說明本發(fā)明提出的電阻隨機存儲器件的1個實施例。圖6給出了存儲單元320的等效電路圖，包括1個選通器件300和k個存儲電阻，存儲電阻依此為304、305、306......、k，在圖示中選通器件300采用金屬氧化物半導體場效應(yīng)晶體管(MOSFET)，該選通器件也可以是雙極型晶體管(bipolartransistor)或者二極管。k個存儲電阻的第一電極均與選通器件300的同一端302直接相連，第二電極則分別與不同的位線BL0、BL1、BL2、......、BLk耦連。選通器件300與字線WL0耦連，在本實施例中是通過MOSFET的控制端301與字線WL0連接。字線-位線的每個交叉與一個單獨的存儲單元相關(guān)聯(lián)。這樣形成了k個存儲電阻共享同一個選通器件300的結(jié)構(gòu)，相應(yīng)于傳統(tǒng)的1T1R結(jié)構(gòu)，以下我們簡稱這個結(jié)構(gòu)為1TkR結(jié)構(gòu)。注意，這里T代表選通器件，而不是專指晶體管。選通器件的種類的變化不應(yīng)視作對本發(fā)明的限制。采用這種結(jié)構(gòu)，可以在相同硅片面積情形下，提高存儲器的密度。上述的二元或者二元以上的多元金屬氧化物可以是銅的氧化物CuxO[7]、鎳的氧化物NiO[5]/NiOx[9]、鈦的氧化物TiO2[5]/TiOx[9]、鋯的氧化物ZrO2[5]/ZrOx[10]、鋁的氧化物Al2O3[11][12]、鈮的氧化物Nb2O5[10]、鉭的氧化物Ta2O5[12]、鉿的氧化物HfO2[5]、鉬的氧化物MoOx[11][12]、鋅的氧化物ZnO[11][12]、SrZrO3[2]、PbZrTiO3[3]、Pr1-xCaxMnO3[4]。需要指出的是，對于以上存儲介質(zhì)材料，由于制備工藝以及性能需求，在元素的化學計量比上會有所變化，這不應(yīng)視作對本發(fā)明的限制。還應(yīng)該指出的是，以氧化物材料為主體成份，在其中進行少量雜質(zhì)元素摻雜以改善性能，如在鉬的氧化物或者鋁的氧化物或者鋯的氧化物中摻入微量銅[11]，在鋅的氧化物中摻入鋁[11]，在SrZrO3中摻Cr[2]，又如在PbZrTiO3中摻入La[13]，這不應(yīng)視作對本發(fā)明的限制。圖7給出了1TkR存儲單元的兩個實施例的結(jié)構(gòu)剖面圖，通過該圖闡述一個存儲單元中的多個存儲電阻可以位于不同的互連線金屬平面上。圖7(a)中示出1個存儲單元中4個存儲電阻304、305、306、307共享同一選通器件300(圖中為MOSFET)的情形，存儲電阻位于通孔的頂部并與上層金屬線直接連接，分列于通孔的兩側(cè)，存儲電阻所在層及與其連接的金屬線所在的層定義為一個復合層，同一存儲單元中的存儲電阻可位于不同的復合層上，圖中4個電阻位于兩個復合層上，例如存儲電阻306和307所在的層與其連接的上層金屬引線層構(gòu)成第二復合層，而存儲電阻304、305所在的平面與其連接的上層金屬引線層構(gòu)成第一復合層。復合層在垂直方向上層疊，構(gòu)成三維結(jié)構(gòu)。不同復合層間通過通孔中的金屬塞連接。圖7(b)示出了1個存儲單元中8個存儲電阻304至311共享同一個選通器件300的情形，存儲電阻位于通孔的底部并與下層金屬線直接連接，列于通孔的單側(cè)，存儲電阻所在層及與其直接連接的金屬線所在的層定義為一個復合層。存儲電阻304、305、306、307所在層和與其連接的下層金屬引線層構(gòu)成第一復合層，存儲電阻308、309、310、311所在層和與其連接的下層金屬引線層構(gòu)成第二復合層，8個電阻每4個1組，分列于兩個復合層上，構(gòu)成三維結(jié)構(gòu)，8個存儲電阻的一端均通過通孔和金屬線與選通器件300連接(本實施例中選通器件采用MOSFET)，8個存儲電阻另一端則分別與8條不同的位線BL0至BL7連接。應(yīng)該指出的是，存儲電阻數(shù)目以及相對于通孔的幾何排列位置的變化不應(yīng)視作對本發(fā)明的限制。采用本發(fā)明所述的三維結(jié)構(gòu)可以進一步提高存儲器的密度。圖8給出了本發(fā)明存儲器一個實施例中采用1TkR結(jié)構(gòu)存儲單元所形成存儲陣列的一部分的電路圖。實施例中k＝4。圖中示出存儲單元320，存儲單元中的不同存儲電阻與不同的位線連接，其中存儲電阻304至307的一端均與選通器件300連接，并通過選通器件300與字線WL0連接。存儲電阻304至307的另一端則分別與多路選擇器800中的選通管802至805連接，選通管802至805與多路選擇器800中的譯碼器801連接。這樣存儲電阻304至307通過多路選擇器800中的選通管802至805分別與不同位線BL0至BL3連接。每個字線-位線交叉對對應(yīng)一個存儲電阻。多路選擇器確保只對字線-位線交叉對選中的存儲電阻進行操作而不會對其它電阻產(chǎn)生干擾。以對存儲電阻304進行操作為例來進行說明，選通器件300在行譯碼驅(qū)動501輸出信號的控制之下導通，譯碼器801進行譯碼，801的輸出使選通器件802打開，選通器件803、804、805均關(guān)斷，從而操作電流的通路為選通器件802，目標存儲電阻304，選通器件300。這樣就選中字線WL0和位線BL0交叉點對應(yīng)的電阻304進行操作。未選中的電阻上不會受到干擾，讀寫的可靠性都得到了提高。位于同一位線上的存儲電阻可共享多路選擇器中的選通管，例如，在位線BL0上的存儲電阻可共享多路選擇器800中的選通管802，位于同一字線上或稱位于同一行上的存儲單元可共享多路選擇器中的譯碼器，例如，在字線WL0上的存儲單元可共享多路選擇器800中的譯碼器801。圖9給出采用1TkR存儲單元的存儲器系統(tǒng)尋址的一個實施例。這里將存儲電阻所在層及與其直接連接的金屬互連線所在的層定義為一個復合層，圖中層的概念是指一個復合層。如圖所示，三個地址信號的作用分別為信號900為層地址，信號901為列地址，信號902為行地址。這三個信號分別連接到多路選擇器件820、800、810上。地址信號通過這三個多路選擇器件耦連到每一個存儲電阻上。通過層地址900和多路選擇器件820來進行尋址，確定要進行操作的層，例如，信號線910、920、930有效，分別選中層1、層2、層3進行操作，進一步選中與列地址和行地址耦連的位線和字線的交叉點處對應(yīng)的存儲電阻進行操作。在同一層上，還可以結(jié)合塊(block)地址來進行存儲陣列塊的選擇，圖中未示出。應(yīng)該指出的是，本實施例中，被選中同時操作的不同電阻是位于同一層上，但是這不是對本發(fā)明的限制，被選中同時操作的不同電阻也可以位于不同的層上。圖10給出了對上述存儲器進行寫操作的方法。左圖(a)給出了流程，右圖(b)給出了一個實施例。圖示中以字長32位為例，首先將目標存儲單元中的數(shù)據(jù)輸出到到輸出SRAM數(shù)據(jù)緩沖器中，將擬寫入數(shù)據(jù)輸入到輸入SRAM數(shù)據(jù)緩沖器中，然后將目標存儲單元的數(shù)據(jù)和擬寫入數(shù)據(jù)逐位進行比較，若存儲單元中的數(shù)據(jù)與擬輸入數(shù)據(jù)相同，不進行寫操作，若存儲單元中的數(shù)據(jù)與擬輸入數(shù)據(jù)不同，則對這些存儲單元中的存儲電阻進行編程，使其數(shù)據(jù)狀態(tài)改變?yōu)橄喾礌顟B(tài)。這種操作方法減少了對存儲單元進行操作的幾率，可以提高使用穩(wěn)定性。將存儲電阻翻轉(zhuǎn)為相反數(shù)據(jù)狀態(tài)的具體編程方法將在圖11的實施例中進一步詳細說明。圖11給出對于選定的存儲電阻，改變其存儲數(shù)據(jù)狀態(tài)的寫操作方法的一個實施例的邏輯功能框圖。其特征在于被操作的存儲電阻的電阻狀態(tài)可以耦合到邏輯控制單元003上，從而控制編程操作是否停止。下面簡述實施實例的工作原理首先，需要寫入的數(shù)據(jù)從數(shù)據(jù)線上存入到輸入數(shù)據(jù)緩沖001中，數(shù)據(jù)緩沖器中的數(shù)據(jù)作為編程控制模塊002的輸入信號，編程控制模塊的輸出作為多路選擇器件830、800的輸入，根據(jù)輸入的不同，選擇不同的編程信號。列譯碼的輸出信號007使選通器件1100和1101導通，行譯碼輸出信號008使選通器件300導通，于是形成了加在存儲電阻304兩端的一個通路。整個寫操作實際上包括預(yù)讀和寫兩個過程，如圖所示，在預(yù)讀階段，施加讀信號在存儲電阻304上，讀信號是小的電信號，不會改變存儲電阻的數(shù)據(jù)狀態(tài)。讀出放大器005的輸出即為存儲單元當前的數(shù)據(jù)狀態(tài)，存入數(shù)據(jù)輸出緩沖器004中，然后與存入在數(shù)據(jù)輸入緩沖001中的擬寫入數(shù)據(jù)狀態(tài)進行比較，如果相同則通過邏輯控制003的輸出使選通器件1102截至，從而寫操作停止，如果不同，則施加寫電壓在存儲電阻304上，相對于讀出電壓，寫電壓是大的電信號，會改變存儲電阻的數(shù)據(jù)狀態(tài)。在寫的同時讀出放大器005同步輸出存儲單元的數(shù)據(jù)狀態(tài)，寫操作持續(xù)到當存儲電阻的數(shù)據(jù)狀態(tài)與數(shù)據(jù)緩沖001中的一致時，通過邏輯控制003的輸出使選通器件1102截至，從而寫操作停止。這種方法可以避免對存儲電阻過度操作(over-programming)而導致可擦寫次數(shù)下降。寫操作過程中判斷存儲電阻的數(shù)據(jù)狀態(tài)的具體方法的一個實施例如圖12所示，在實際應(yīng)用中，存儲電阻在低阻或高阻狀態(tài)時，其阻值都會有一定的分布范圍，圖12中A’A、B’B分別表示低阻和高阻的阻值分布范圍，A和B分別代表低阻和高阻分布范圍的最大值和最小值。寫入的時候需要將目標存儲單元的阻值能夠?qū)懭氲礁咦钁B(tài)或低阻態(tài)分布的范圍之內(nèi)，同時又要避免對存儲電阻過度操作。在實施例中，在寫入高阻態(tài)的時候，當目標存儲電阻的值大于B值，則認為寫操作成功，在寫入低阻態(tài)的時候，當目標存儲電阻的值小于A值，，則認為寫操作成功。根據(jù)設(shè)定的B和A值，可以確定圖11中讀出放大器005的參考電壓。圖13給出了根據(jù)圖11和圖12采用不同極性電信號進行編程操作的寫驅(qū)動電路的一個具體實施例，這只是為了更充分地闡述本發(fā)明提出的操作方法，不應(yīng)被認為具體電路僅限于此實施例。為闡述其工作原理，分兩種情況討論(1)寫入數(shù)據(jù)“1”，即將存儲電阻編程到低阻態(tài)；(2)寫入數(shù)據(jù)為“0”，即將存儲編程到高阻態(tài)。在寫數(shù)據(jù)“1”的時候，P-Control信號為低電平，n-Control信號為高電平，此時晶體管Mp0導通，Mp3關(guān)斷。信號Wpsigx為高電平，信號Wnsig為低電平，此時Mn5導通，Mn2截止?？梢钥吹竭@時形成一條正向的回路，如圖13所示的通路1。在寫數(shù)據(jù)“0”的時候，P-Control信號為高電平，n-Control信號為低電平，此時晶體管Mp3導通，Mp0關(guān)斷。信號Wnsig為高電平，信號Wpsigx為低電平，此時Mn2導通，Mn5截止?？梢钥吹竭@時形成一條逆向的回路，如圖13所示的通路2。當寫操作開始時，首先施加讀信號，此時EQ有效，讀出目標存儲電阻的當前數(shù)據(jù)狀態(tài)，如果目標存儲電阻所處的初始邏輯狀態(tài)恰好與輸入數(shù)據(jù)緩沖中的數(shù)據(jù)一致，則會產(chǎn)生WFinish信號，這個信號將D觸發(fā)器異步清零，即使EN變?yōu)榈碗娖?，寫操作停止。若存儲單元狀態(tài)和待寫入的數(shù)據(jù)不同，則施加寫信號進行寫操作，直至存儲單元狀態(tài)發(fā)生轉(zhuǎn)變，這個狀態(tài)翻轉(zhuǎn)信號耦連到WFinish信號線，使WFinish信號有效，通過關(guān)斷Mp0或MP3停止寫操作。下面分析WFinish信號如何產(chǎn)生。本實施例中WFinish信號是高電平有效的。在進行存儲電阻狀態(tài)讀出的時候，如果待寫入的數(shù)據(jù)為1，則選取低阻的參考電阻作為基準，根據(jù)分析可知，如果目標存儲電阻的阻值小于該基準電阻，則讀出放大器的輸出為邏輯1，反之為邏輯0。因此如果目標存儲電阻的狀態(tài)已經(jīng)為待寫入數(shù)據(jù)的狀態(tài)，則兩者相異或，輸出為0，這時WFinish就會變?yōu)楦唠娖?，標志寫操作完成。同理可以分析待寫入?shù)據(jù)為0時，選擇高阻的參考電阻作為基準，如果目標存儲電阻的阻值大于該基準電阻，則讀出放大器的輸出為0，反之為1。因此如果目標存儲電阻的狀態(tài)已經(jīng)為待寫入數(shù)據(jù)的狀態(tài)，則兩者相異或，輸出為0，產(chǎn)生高電平有效的WFinish信號。通過實施例中的電路，不需要在寫操作之前，將存儲單元都擦除到同一個狀態(tài)，可以提高存儲電阻的可擦寫次數(shù)。同時該電路不需要進行寫操作后的驗證，它是通過實時監(jiān)視存儲電阻狀態(tài)所產(chǎn)生的反饋信號來自動停止寫操作過程的。在該實施例中放大器XsenseAmp沒有示出其晶體管級的設(shè)計，但是可以分析出該放大器設(shè)計需要注意的幾點地方(1)采用電壓讀出，讀出放大器輸入電阻要大，免對ampos和Outneg兩個節(jié)點電位造成影響；(2)讀出放大器輸出電壓的擺幅要大，高電平輸出要在CMOS邏輯高電平范圍低電平輸出要在CMOS邏輯低電平范圍。圖14給出了讀出放大器輸入級的設(shè)計的一個實施例。PMOS管1401，1402，NMOS管1404、1405形成交叉耦合對，這是一個正反饋的電路，當節(jié)點1410，1411的電位有較小的差異后，通過交叉耦合對的正反饋作用，這個差異被迅速拉大，于是產(chǎn)生SO，SON兩個互補的輸出。NMOS管1406，1407是一對差分對管，INN和INP為輸入，當INN與INP不相等時(即有差模信號輸入時)通過NMOS管1406和1407的電流會產(chǎn)生一個差異，從而導致節(jié)點1410、1411的電位不平衡，最終產(chǎn)生有效的輸出。NMOS管1408提供差分放大器的電流源偏置，其柵端接使能信號，當使能信號有效時，放大器開始工作。圖15給出了寫操作的時序圖。該圖是將數(shù)據(jù)1寫入到初始狀態(tài)為“0”的存儲電阻中的實施例。首先編程使能信號1500有效(變?yōu)楦唠娖?，然后讀出放大器使能信號1501有效，接著放大器平衡信號(EQ)1502有效，放大器開始工作。寫操作完成信號1503變?yōu)榈碗娖?即WFinish信號)，編程信號1504逐漸增大。曲線1505表示了放大器輸出的變化。最后放大器輸出變?yōu)?，寫操作完成信號1503變?yōu)楦唠娖?，寫操作終止。圖16給出了根據(jù)圖11和圖12采用相同極性電信號進行編程操作的寫驅(qū)動電路的一個具體實施例。首先數(shù)據(jù)信號DataIn在時鐘信號clk的作用下，鎖存到D觸發(fā)器1613中，產(chǎn)生兩個輸出，分別為與寫入數(shù)據(jù)信號相同的DataQ，和與寫入數(shù)據(jù)信號相反的NegDateQ。這兩個信號通過與非門1613，1614產(chǎn)生兩個控制信號，分別為p_control和n_Control.根據(jù)分析可知當DataIn為“1”時，p_control信號為高電平，n_Control信號為低電平，反之，當DataIn為“0”時，p_control信號為低電平，n_Control信號為高電平。這兩個信號，可以控制PMOS管1600、1601導通還是關(guān)斷。當寫入數(shù)據(jù)“1”時，相應(yīng)的電壓信號”Write1”通過MOS管1600、1603、多路選擇器1608加在所尋址的存儲電阻上。而當寫入數(shù)據(jù)”0”時，相應(yīng)的寫電壓信號”Write0”通過MOS管1601，1603，多路選擇器1608加在所尋址的存儲電阻上。因為采用的是同極性的電壓進行寫入，所以寫電壓信號”Write1”和”Write0”極性相同，但幅度不同。根據(jù)圖11所示的寫操作邏輯框圖，因為在寫操作的同時可以監(jiān)視目標存儲電阻狀態(tài)的變化，所以編程的時間是自適應(yīng)控制的，所以僅僅需要選擇同極性寫信號的幅度即可。圖17給出了鉗制電流對使存儲電阻狀態(tài)改變的電信號的影響的典型實驗曲線。曲線100為未加電流鉗制情況下的I-V特性曲線圖，存儲器件初始態(tài)為低阻態(tài)，當掃描電壓為1V時，存儲器件由低阻態(tài)變?yōu)楦咦钁B(tài)。曲線111是將電流鉗制在較小值的情形，可以看到電流被鉗制于1mA左右，存儲單元的狀態(tài)在電壓為4V時仍未發(fā)生翻轉(zhuǎn)。對比曲線100，表明電流被嵌制在較低的水平，要使存儲單元狀態(tài)改變需要的電壓較高。通過這個現(xiàn)象可以說明，如果流過存儲器件的電流較大，則在電壓較小的情況下，存儲器件就可能發(fā)生狀態(tài)的翻轉(zhuǎn)，這對于讀出是不利的，很容易造成讀出時的誤寫入。應(yīng)該指出的是，圖17中的數(shù)據(jù)值是相應(yīng)于具體的器件尺寸和工藝條件的，但是在不同的工藝尺寸和條件下，都具有與圖17相同的規(guī)律。根據(jù)圖17的結(jié)果，圖18中提供了讀操作方法的一個實施例，在讀操作時設(shè)置較小的鉗制電流，可以防止讀的過程中，在較低的讀電壓下，發(fā)生誤操作。應(yīng)當指出的是，設(shè)置鉗制電流的具體電路不應(yīng)該僅限于實施例中采用的電路。圖18中，通過比較相同電流流過參考存儲器件和目標存儲器件產(chǎn)生的電壓降來區(qū)分邏輯狀態(tài)。PMOS管1800的柵端接讀出使能信號EN，當EN信號為低電平時，讀出放大器開始工作。PMOS管1801和1802構(gòu)成電流鏡，使流過存儲電阻304和參考電阻104的電流ID1和ID2相等，從而產(chǎn)生不同的電壓降，放大器005可以將這個電位差進行放大，產(chǎn)生表示存儲單元邏輯狀態(tài)的輸出。在讀出電路的設(shè)計中，晶體管1807其柵極接一鉗位電壓，可以用來限定通過存儲單元的最大電流，避免讀操作時造成狀態(tài)的誤翻轉(zhuǎn)。應(yīng)該指出的是，如圖11所描述的，在寫操作中也需要實時讀出存儲單元的狀態(tài)，所以寫驅(qū)動電路和讀出電路可以共享讀出放大器。圖19(a)，以CuxO存儲介質(zhì)為例，給出了存儲電阻與通孔和互連線的相對位置的一個實施例。銅引線193-上方是位于通孔197中的銅栓塞，銅栓塞起到連接上層銅引線193+和下層銅引線193-的作用，CuxO存儲介質(zhì)304位于通孔197的頂部和上層銅引線193+的下方，通過阻擋層金屬199與作為上電極的銅引線193+連接，通過金屬塞與作為下電極的銅引線193-連接。下層銅引線193-、通孔197、上層銅引線193+周圍分別是絕緣介質(zhì)層191a、191b和191c，191a與191b之間、191b與191c之間分別是用于抑制電遷移提高可靠性的蓋帽層介質(zhì)(caplayer)195a和195b。圖中示出了第一層銅引線193-通過下栓塞198與襯底連接的情形，如本專利所描述的多層金屬線在垂直方向上層疊形成三維結(jié)構(gòu)的情況，存儲電阻所在層及與其連接的金屬線所在的層定義為一個復合層，每相鄰的兩層復合層間通過銅金屬塞連接，圖中未示出。圖19(b)，以CuxO存儲介質(zhì)為例，給出了存儲電阻與通孔和互連線的相對位置的又一個實施例。銅引線193-上方是位于通孔197中的銅栓塞，銅栓塞起到連接上層銅引線193+和下層銅引線193-的作用，CuxO存儲介質(zhì)304位于通孔197的底部并深入下層銅引線193-，一端通過阻擋層金屬199與作為上電極的銅栓塞和上層銅引線193+連接，另一端與作為下電極的下層銅引線193-連接。下層銅引線193-、通孔197、上層銅引線193+周圍分別是絕緣介質(zhì)層191a、191b和191c，191a與191b之間、191b與191c之間分別是用于抑制電遷移提高可靠性的蓋帽層介質(zhì)(caplayer)195a和195b。圖中給出了第一層銅引線193-通過下栓塞198與襯底連接的情形，如本專利所描述的多層金屬線在垂直方向上層疊形成三維結(jié)構(gòu)的情況，存儲電阻所在層及與其連接的金屬線所在的層定義為一個復合層，每相鄰的兩層復合層間通過銅金屬塞連接，圖中未示出。以上兩個實施例中存儲電阻的幾何位置的共同特征是存儲電阻一端是通過阻擋層金屬與作為一個電極的金屬引線材料連接，另一端則直接與作為另一個電極的金屬引線材料連接。在大電場或大電流作用下，有兩種效應(yīng)會發(fā)生，一是金屬離子會在電子撞擊作用下向電子運動方向遷移，另一種是金屬離子會在大電場作用下向電場力作用方向遷移，兩種效應(yīng)共存，但視具體情況其中的一種效應(yīng)會占優(yōu)勢。存儲電阻上的電信號極性有兩種接法，一種是在與阻擋層連接的存儲電阻一端上接高電平，另一端接低電平，另一種是反過來在與阻擋層連接的存儲電阻一端上接低電平，另一端接高電平。在前一種接法下，金屬離子在電場作用下向存儲介質(zhì)中的遷移受到阻擋層阻擋，在后一種接法下，金屬離子在電子撞擊作用下向存儲介質(zhì)中的遷移受到阻擋層阻擋。本發(fā)明實施例中，總是采用相同極性的電信號進行存儲操作，無論對于要使電阻由低阻變成高阻的情況，或是要使電阻由高阻變?yōu)榈妥璧那闆r，根據(jù)占優(yōu)勢的效應(yīng)，總是在與阻擋層相連的存儲電阻一端上接高電平，另一端接低電平，或者電信號的極性反過來，總是在連向阻擋層的一端上接低電平，另一端接高電平，可使金屬離子在電場作用向氧化層中的擴散受到阻擋層的阻擋或是金屬離子在電子撞擊作用下的運動受到阻擋層的阻擋。采用這種方法，可以提高存儲電阻的耐受特性。應(yīng)當指出的是，當采用鋁金屬作為互連線時，存儲電阻也是通過阻擋層金屬與作為一個電極的金屬引線材料連接，本發(fā)明提出的操作電信號的極性選擇方法也適用，互連線材料的改變以及互連線材料與何種存儲電阻組合不應(yīng)視作對本發(fā)明的限制。還應(yīng)該指出的是，圖19中示出的1TkR中的選通器件是MOSFET，選通器件也可以是二極管或雙極型晶體管，圖中未示出。圖19中示出的襯底可以是單晶硅片襯底，也可以是SOI(silicononinsulator)襯底，還可以是薄膜半導體襯底，例如非晶硅半導體薄膜或是多晶硅半導體薄膜。以上描述的存儲操作方法，涉及到寫操作的方法、改變存儲單元數(shù)據(jù)狀態(tài)的方法、讀操作的方法以及寫操作時寫信號極性的選擇方法，可以選擇其中一項或者幾項的組合。這不應(yīng)該被認為是對本發(fā)明的限制。現(xiàn)在參考圖8討論在1TkR結(jié)構(gòu)的存儲單元中，k取值所受的限制。如圖6所示同一存儲單元中，共享同一選通器件的存儲電阻下電極是相互連接的。如圖7所示，復合層可以通過金屬插塞在垂直方向進行層疊，形成三維的存儲陣列。每個存儲單元中的總電阻個數(shù)可以由下式確定k＝NLLtotal(1)其中NL表示同一存儲單元中，位于每層互連金屬線層上的與同一選通器件相連接的存儲電阻個數(shù)，Ltotal表示總共的互連金屬線層數(shù)。在單個選通器件面積上，每層所安排的存儲單元個數(shù)NL，是由版圖設(shè)計的規(guī)則決定。要使芯片面積的利用率達到最高，應(yīng)該遵循這樣的原則即在符合設(shè)計規(guī)則的條件下，在單個選通器件的面積上安排盡可能多的存儲單元。根據(jù)式(1)可以決定k值的有兩個因素第一是每層互連金屬線層上共享同一選通器件的存儲電阻的個數(shù)；第二是金屬的層數(shù)?？紤]到局部位線的譯碼方式，共享同一選通器件的存儲電阻的個數(shù)應(yīng)符合2n(n為自然數(shù)，等于1，2，3，.......)，這樣可以最充分的利用地址線。n的具體值由金屬層數(shù)和存儲單元中位于每層金屬上的存儲電阻的個數(shù)決定，例如，每個存儲單元中，位于每層金屬上的存儲電阻有2個，共有8層金屬，那么每個存儲單元中有16個存儲電阻，n＝4。又比如，每個存儲單元中，位于每層金屬上的存儲電阻有4個，共有8層金屬，那么每個存儲單元中有32個存儲電阻，n＝5。參考圖20，本發(fā)明提供的系統(tǒng)的一個實施例，系統(tǒng)2000，可包括一控制器2001，輸入輸出(I/O)裝置2004、存儲器2003、總線2005。參考圖21，本發(fā)明提供的系統(tǒng)的又一個實施例，系統(tǒng)2000，可包括一控制器2001，輸入輸出(I/O)裝置2004、存儲器2003、總線2005，還包括通過總線2005彼此耦合的無線接口2002。應(yīng)當注意，本發(fā)明的范圍并不限于具有這些部件的任何一種或具有所有這些部件的實施例?？刂破?001可包括一個或多個微處理器、數(shù)字信號處理器、微控制器等。存儲器2003可用存儲傳輸?shù)较到y(tǒng)2000或由系統(tǒng)2000傳送的信息，還可用于存儲指令。存儲器2003可以由一種或多種不同類型的存儲器組成，例如快閃存儲器和/或包含一種如本發(fā)明所說明的存儲器件，其結(jié)構(gòu)特征為采用二元或者二元以上的多元金屬氧化物作為存儲電阻；以及數(shù)個存儲單元，每個存儲單元中都包括兩個或兩個以上存儲電阻，每個存儲電阻的第一電極都與同一個選通器件連接，第二電極與不同的位線耦連，形成若干個存儲電阻共享同一個選通器件的結(jié)構(gòu)。摻雜的SrZrO3[2]、鐵電材料PbZrTiO3[3]、鐵磁材料Pr1-xCaxMnO3[4]、二元金屬氧化物材料[5]、有機材料[6]等。二元金屬氧化物(如銅的氧化物[7]、鈦的氧化物、鎳的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物等)A.Beck，J.G.Bednorz，Ch.Gerber，C.Rossel，andD.Widmer，“Reproducibleswitchingeffectinthinoxidefilmsformemoryapplications”，Appl.Phys.Lett.Vol.77，p.139，2000；參考文獻[1]J.Maimon，E.Spall，R.Quinn，S.Schnur，″Chalcogenide-basednonvolatilememorytechnology″，IEEEProceedingsofAerospaceConference，p.2289，2001.C.Y.Liu，P.H.Wu，A.Wang，W.Y.Jang，J.C.Young，K.Y.Chiu，andT.YTseng，“Bistableresistiveswitchingofasputter-depositedCr-dopedSrZrO3memoryfilm”，IEEEEDLvol.26，p.351，2005.J.R.Contreras，H.Kohlstedt，U.Pooppe，R.Waser，C.Buchal，andN.A.Pertsev，“Resistiveswitchinginmetal-ferroelectric-metaljunctions”，Appl.Phys.Lett.vol.83，p.4595，2003.A.Asamitsu，Y.Tomioka，H.Kuwahara，andY.Tokura，“Currentswitchingofresistivestatesinmagnetoresistivemanganites”，Nature(London)vol.388，p.50，1997.I.G.Baek，M.S.Lee，S.Seo，M.J.Lee，D.H.Seo，.S.Suh，J.C.Park，S.O.Park，H.S.Kim，I.K.Yoo，U-InChung，andJ.T.Moon，“Highlyscalablenon-volatileresistivememoryusingsimplebinaryoxidedrivenbyasymmetricunipolarvoltagepulses”，IEDMTech.Dig.p.587(2004).L.P.Ma，J.Liu，andY.Yang，“Organicelectricalbistabledevicesandrewriteablememorycells”，Appl.Phys.Lett.vol.80，p.2997，2002；L.D.Bozano，B.W.Kean，V.R.Deline，J.R.Salem，andJ.C.Scott，“Mechanismforbistabilityinorganicmemoryelements”，Appl.Phys.Lett.vol.84，p.607，2004.A.Chen，S.Haddad，Y.-C.Wu，”Non-VolatileResistiveSwitchingforAdvancedMemoryApplications”inNVSMW，2006[8]I.G.Baek，D.C.Kim，M.J.Lee*，H.-J.Kim，E.K.“Multi-layerCross-pointBinaryOxideResistiveMemory(OxRRAM)forPost-NANDStorageApplication”，ElectronDevicesMeeting，2005.IEDMTechnicalDigest.IEEEInternational.p.750.K.Kinoshita，C.Yoshida，H.Aso，M.Aoki，andY.Sugiyama，ThermalpropertiesofNiOyresistorpracticallyfreefromthe‘forming’process，ExtendedAbstractsofthe2006InternationalConferenceonSolidStateDevicesandMaterials，Yokohama，2006，570-571[10]HyunjunSim，HyejungChoi，DongsooLee，ManChang，DoohoChoi，YunikSon，Eun-HongLee*，WonjooKim*，YoondongPark*，In-KyeongYoo*andHyunsangHwang，ExcellentResistanceSwitchingCharacteristicsofPt/SrTiO3SchottkyJunctionforMulti-bitNonvolatileMemoryApplication，IEDM2005[11]DongsooLee，DongjunSeong，HyeJungChoi，InhwaJo，R.Dong，W.Xiang，SeokjoonOh，MyeongbumPyun，Sun-okSeo，SeonghoHeo，etal.Excellentuniformityandreproducibleresistanceswitchingcharacteristicsofdopedbinarymetaloxidesfornon-volatileresistancememoryapplications.IEDM2006[12]S.Seo，M.J.Lee，D.H.Seo，E.J.Jeoung，D.-S.Suh，Y.S.Joung，andI.K.Yoo，ReproducibleresistanceswitchinginpolycrystallineNiOfilms，APPLIEDPHYSICSLETTERSVOLUME85，NUMBER236DECEMBER2004[13]Y.Watanabe，Phys.Rev.B59，11257，1999.權(quán)利要求1.一種電阻隨機存儲器件，采用二元或者二元以上的多元金屬氧化物作為存儲電阻，其特征在于包括數(shù)個存儲單元，每個存儲單元中都包括兩個或兩個以上的上述存儲電阻，每個存儲電阻的第一電極都與同一個選通器件連接，并通過該選通器件與字線耦連；每個存儲電阻的第二電極與不同的位線耦連，形成若干個存儲電阻共享同一個選通器件的結(jié)構(gòu)。2.根據(jù)權(quán)利要求1所述的電阻隨機存儲器件，其特征在于同一存儲單元中的不同存儲電阻位于不同的互連金屬線層上，每一層互連金屬線層和與之連接的存儲介質(zhì)所在的層構(gòu)成一個復合層，不同復合層在垂直方向進行層疊，相鄰復合層間通過位于通孔中的金屬塞連接，形成三維的存儲陣列。3.根據(jù)權(quán)利要求1所述的電阻隨機存儲器件，其特征在于所述的每個存儲電阻的第二電極與不同的位線耦連是由存儲電阻的第二電極與多路選擇器中的不同選通器件連接，并通過這些與之連接的選通器件進一步與不同的位線連接實現(xiàn)。4.根據(jù)權(quán)利要求1電阻隨機存儲器件，其特征在于所述的選通器件是雙極型晶體管或者是金屬氧化物半導體場效應(yīng)晶體管或者是二極管。5.根據(jù)權(quán)利要求3電阻隨機存儲器件，其特征在于所述的選通器件是雙極型晶體管或者是金屬氧化物半導體場效應(yīng)晶體管。6.根據(jù)權(quán)利要求1所述的電阻隨機存儲器件，其特征在于所述的二元或者二元以上的多元金屬氧化物可以是銅的氧化物、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅的氧化物、SrZrO3、PbZrTiO3、Pr1-xCaxMnO3。7.一種對權(quán)利要求1所述的電阻隨機存儲器件進行存儲操作的方法，包括寫操作、改變存儲單元數(shù)據(jù)狀態(tài)的方法、讀操作方法和寫操作時寫信號極性的選擇方法的一種或幾種，其特征在于寫操作寫操作前將存儲單元中的數(shù)據(jù)與輸入數(shù)據(jù)緩沖器中的擬寫入數(shù)據(jù)進行比較，若存儲單元中的數(shù)據(jù)與擬寫入數(shù)據(jù)相同，不進行寫操作，若存儲單元中的數(shù)據(jù)與擬寫入數(shù)據(jù)不同，則將這些存儲單元中的數(shù)據(jù)編程為相反狀態(tài)；改變存儲單元中的數(shù)據(jù)狀態(tài)在采用電信號進行寫操作的同時，同步輸出存儲單元的數(shù)據(jù)狀態(tài)；當數(shù)據(jù)狀態(tài)到達設(shè)定狀態(tài)時，立即停止操作，否則持續(xù)操作直至到達到需要的數(shù)據(jù)狀態(tài)為止；在要使電阻由低阻變成高阻的時候，當目標存儲電阻的值大于高阻分布范圍的最小值，則認為寫操作成功，在要使電阻由高阻變?yōu)榈妥璧臅r候，當目標存儲電阻的值小于低阻分布范圍的最大值，則認為寫操作成功；讀操作限制讀操作時通過存儲單元的電流能夠到達的最大值；寫操作時寫信號極性的選擇在進行寫操作時，采用相同極性的電壓對存儲電阻進行操作，無論對于要使電阻由低阻變成高阻的情況，或是要使電阻由高阻變?yōu)榈妥璧那闆r，總是在與阻擋層相連的存儲電阻一端上接高電平，另一端接低電平；或者電信號的極性反過來，總是在連向阻擋層的一端上接低電平，另一端接高電平。8.一種權(quán)利要求1所述的電阻隨機存儲器在系統(tǒng)中的應(yīng)用，該系統(tǒng)包括一處理器，以及與所述處理器通信的輸入和輸出，以及耦連到該處理器的存儲器件；所述存儲器件為權(quán)利要求1所述的電阻隨機存儲器件。全文摘要本發(fā)明屬于集成電路
技術(shù)領(lǐng)域：
，具體為一種電阻隨機存儲器及對這種存儲器進行存儲操作的方法。采用二元或者二元以上的多元金屬氧化物作為存儲電阻，每個存儲單元中都包括兩個或兩個以上存儲電阻，每個存儲電阻的第一電極都與同一個選通器件連接，第二電極與不同的位線耦連，形成若干個存儲電阻共享同一個選通器件的結(jié)構(gòu)。本發(fā)明可大大提高存儲集成密度。文檔編號G06F13/00GK101013597SQ200710036818公開日2007年8月8日申請日期2007年1月25日優(yōu)先權(quán)日2007年1月25日發(fā)明者林殷茵,陳邦明申請人:林殷茵,陳邦明