專利名稱：動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)處理器及實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)處理器及實(shí)現(xiàn)方法，尤其涉及一種計(jì)算 機(jī)指令可動(dòng)態(tài)變化的計(jì)算機(jī)處理器。
二背景技術(shù)：
現(xiàn)在的計(jì)算機(jī)指令集是固定的。如，X86的處理器，X86處理器 是一種復(fù)雜指令集處理器(CISC處理器)，其處理器指令越來(lái)越多， 越來(lái)越復(fù)雜；再如ARM、 MIPS、 PowerPC處理器是一種精簡(jiǎn)指令集處 理器(RISC處理器)，其指令數(shù)不多，尋址方式簡(jiǎn)單，主要通過(guò)多 道流水線來(lái)提高處理器的速度。
隨著集成電路的工藝的不斷進(jìn)步，集成電路的線寬的不斷減小， 特別是量子器件的不斷發(fā)展，其單位面積上集成電路的門(mén)數(shù)不斷增 力口，為可重構(gòu)指令計(jì)算機(jī)提供了物質(zhì)條件。
動(dòng)態(tài)可編程集成電路工作原理為了避免實(shí)現(xiàn)動(dòng)態(tài)可編程電路 在電路部分或全部配置時(shí)電路的相互影響，在電路中增加了輸出控 制電路。當(dāng)部分重新配置電路時(shí)，帶允許輸出端的同步緩存寄存器 保存上一次的結(jié)果，在配置同步時(shí)鐘的作用下重新配置。未配置的 電路仍能正常工作。對(duì)本單元的電路是否重新配置受允許配置寄存 器的控制。所有的允許配置位均有效，可對(duì)整個(gè)動(dòng)態(tài)可編程集成電 路所有的電路在配置時(shí)鐘的同步作用下重新配置，配置前本單元輸 出的中間結(jié)果可保存在D觸發(fā)器中，供電路配置完成后使用這個(gè)中
間結(jié)果。
以上內(nèi)容是我申請(qǐng)的專利，可編程指令集計(jì)算機(jī)集成電路(動(dòng)
態(tài)可編程集成電路)，專利號(hào)為200610155427.4中的內(nèi)容，申請(qǐng)?jiān)?2006年12月25曰，實(shí)審員可參考附件的實(shí)審參考資料，專利號(hào)為 200610155427. 4的完整資料。普通讀者可E-mail向我索取 g14835)126. com， 或者到http: //www, sipo. gov, cn上查詢。
頻率是處理器發(fā)展的瓶頸，計(jì)算機(jī)處理器由"頻率至上"，逐漸 發(fā)展到現(xiàn)在的"并行至上"?，F(xiàn)在是計(jì)算機(jī)體系結(jié)構(gòu)的"戰(zhàn)國(guó)時(shí)代"， 超標(biāo)量、VLIW(超長(zhǎng)指令字)、EPIC(顯式并行指令集計(jì)算機(jī))、多CELL 處理器、同構(gòu)多核并行、異構(gòu)多核并行、可重構(gòu)計(jì)算、DNA生物并行 計(jì)算、量子計(jì)算等。
隨著集成電路技術(shù)的發(fā)展，超大規(guī)模"動(dòng)態(tài)可重構(gòu)集成電路"完 全能實(shí)現(xiàn)。本課題研究開(kāi)拓了一個(gè)新領(lǐng)域，動(dòng)態(tài)可重構(gòu)指令，實(shí)現(xiàn)可 重構(gòu)指令、實(shí)現(xiàn)可重構(gòu)線程級(jí)指令、可重構(gòu)進(jìn)程級(jí)指令，實(shí)現(xiàn)芯片的 動(dòng)態(tài)可重用。
動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)具有RISC(精簡(jiǎn)指令集計(jì)算機(jī))和 CISC(復(fù)雜指令集計(jì)算機(jī))優(yōu)點(diǎn)，克服了 RISC和CISC缺點(diǎn)；可實(shí)現(xiàn)異 構(gòu)多核并行處理，也可實(shí)現(xiàn)同構(gòu)多核并行處理，混合多核并行處理； 利用芯片面積換速度，通過(guò)流水線、并行流水線提高計(jì)算機(jī)的處理速 度；利用動(dòng)態(tài)可重構(gòu)集成電路實(shí)現(xiàn)了芯片的動(dòng)態(tài)可重用，提高芯片的 使用率。實(shí)現(xiàn)了多處理器、芯片面積、運(yùn)算速度、功耗的和諧統(tǒng)一； 動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)實(shí)現(xiàn)了 CISC(復(fù)雜指令集計(jì)算機(jī))與RISC(精
簡(jiǎn)指令集計(jì)算機(jī))的統(tǒng)一；同構(gòu)并行與異構(gòu)并行的統(tǒng)一；功耗與速率統(tǒng)一；實(shí)現(xiàn)線程級(jí)、進(jìn)程級(jí)指令。
本項(xiàng)目可廣泛應(yīng)用在PC機(jī)、普適計(jì)算、嵌入式處理器、通信處理器、網(wǎng)絡(luò)處理機(jī)尤其是網(wǎng)格計(jì)算的處理器；可從指令層次實(shí)現(xiàn)可信計(jì)算，應(yīng)用于可信網(wǎng)絡(luò)處理器、可信處理器等。動(dòng)態(tài)可重構(gòu)計(jì)算機(jī)具有速度更快、效率高、功耗低、體積小、價(jià)格低、功能多、多核并行處理，具有廣泛的應(yīng)用前景。
三
發(fā)明內(nèi)容
要解決的問(wèn)題
(1) 解決現(xiàn)有計(jì)算機(jī)指令集效率低下的問(wèn)題； (2 ) 解決現(xiàn)有計(jì)算機(jī)處理速度慢的問(wèn)題；
(3) 解決現(xiàn)有計(jì)算機(jī)功率大，降低計(jì)算機(jī)處理器的功耗；
(4) 提高芯片的資源利用率； 技術(shù)方案為了實(shí)現(xiàn)上述的目的，本發(fā)明提供由動(dòng)態(tài)可重構(gòu)集成電路 組成的動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)處理器，動(dòng)態(tài)可重構(gòu)集成電路連 接動(dòng)態(tài)可重構(gòu)集成電路的配置電路、用戶數(shù)據(jù)輸入/輸出電路、 隨機(jī)存儲(chǔ)器、鍵盤(pán)、鼠標(biāo)、顯示器；動(dòng)態(tài)可重構(gòu)集成電路包括 多個(gè)可重構(gòu)單元，每個(gè)可重構(gòu)單元由帶配置隊(duì)列的SRAM可重 構(gòu)電路和配置時(shí)鐘構(gòu)成；當(dāng)對(duì)應(yīng)的配置單元的配置時(shí)鐘控制允 許時(shí)對(duì)配置單元進(jìn)行配置，即更新對(duì)應(yīng)的指令；當(dāng)配置時(shí)鐘控 制電路禁止時(shí)，不對(duì)配置單元配置數(shù)據(jù)進(jìn)行更新，保留原有的
配置，即保留原有的可重構(gòu)指令。
上述裝置中可重構(gòu)單元由帶配置隊(duì)列的SRAM組成的可重 構(gòu)指令電路配置電路；當(dāng)配置時(shí)鐘控制電路允許時(shí)在配置時(shí)鐘 的作用下配置數(shù)據(jù)隊(duì)列依次向前移動(dòng)一個(gè)單元，原隊(duì)列的第二 個(gè)單元的數(shù)據(jù)移動(dòng)到隊(duì)首單元，隊(duì)首單元數(shù)據(jù)即是新的配置數(shù) 據(jù)；當(dāng)配置時(shí)鐘控制電路禁止時(shí)，即使有配置時(shí)鐘來(lái)到，但控 制電路不允許將其傳送到配置電路上，其本單元的配置隊(duì)列的 數(shù)據(jù)不變。
上述裝置中配置時(shí)鐘可以是上升沿有效；也可以是下降沿 有效；也可以是高電平有效；也可以是低電平有效；也可以上 升沿、下降沿、高電平、低電平的組合有效。
上述裝置中時(shí)鐘允許控制器采用帶允許控制端的控制器， 控制器的允許輸入端連接到本配置單元的允許輸出線上，控制 器的輸入端連接整個(gè)可重構(gòu)集成電路的配置時(shí)鐘，輸出端連接 配置隊(duì)列上的配置時(shí)鐘。
上述裝置中配置隊(duì)列的隊(duì)首單元數(shù)據(jù)可不直接作為配置 數(shù)據(jù)，需要再配置到每個(gè)動(dòng)態(tài)可重構(gòu)邏輯單元的配置位中才有 效。
本發(fā)明提供可重構(gòu)指令計(jì)算機(jī)包括以下步驟 步驟401,動(dòng)態(tài)可重構(gòu)指令處理器上電或復(fù)位； 步驟402,通過(guò)下載接口對(duì)動(dòng)態(tài)可重構(gòu)集成電路配置隊(duì) 列下載配置數(shù)據(jù)；
步驟403，對(duì)每個(gè)配置單元隊(duì)列的隊(duì)首進(jìn)行配置，生成 一個(gè)可重構(gòu)指令或多個(gè)可重構(gòu)指令；
步驟404，根據(jù)程序的需要對(duì)隊(duì)列的其它單元進(jìn)行配
置；
步驟405，根據(jù)程序的需要，打開(kāi)對(duì)應(yīng)的控制單元對(duì)配 置單元進(jìn)行重新配置，生成相應(yīng)新指令，其它部分不變；
步驟406，有新的需要重新配置嗎？ 如果是則轉(zhuǎn)到步 驟404，如果否則轉(zhuǎn)到步驟406。
上述方法中一條可重構(gòu)指令完成一個(gè)完整的功能，指令 配置完成后，數(shù)據(jù)從輸入端流入動(dòng)態(tài)可重構(gòu)指令處理器處理 好的結(jié)果從輸出端輸出。
上述方法中可重構(gòu)指令能通過(guò)配置電路不斷動(dòng)態(tài)重新 配置、更新。
上述方法中在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu)為一條 可重構(gòu)指令；在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu)為多條相同 的可重構(gòu)指令；在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu)為多條不 同的可重構(gòu)指令；在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu)為幾條 相同幾條不同的可重構(gòu)指令。
上述方法中多條動(dòng)態(tài)可重構(gòu)指令可組合成新的指令。
有益效果
(1) 計(jì)算機(jī)指令集效率低下的問(wèn)題現(xiàn)在計(jì)算機(jī)的指令是 固定的，需要通過(guò)成千上萬(wàn)條指令才能完成一個(gè)功 能，為了解決現(xiàn)有計(jì)算機(jī)處理器固定指令處理效率低 下的問(wèn)題，本發(fā)明采用動(dòng)態(tài)可重構(gòu)指令處理器。
(2) 計(jì)算機(jī)處理速度慢的問(wèn)題由于采用可重構(gòu)指令，每 條指令完成一個(gè)完整的功能，實(shí)際上是用面積換速度 來(lái)提高計(jì)算機(jī)處理器的速度，增加電路的流水線、并 行流水線。
(3 ) 降低計(jì)算機(jī)處理器的功耗現(xiàn)在的計(jì)算機(jī)因?yàn)橹噶畹?效率低，為提高計(jì)算機(jī)處理器的處理速度，采用提高 頻率的方法，頻率越高，器件的漏電流越大，功耗也 越大；采用動(dòng)態(tài)可重構(gòu)指令處理器后，達(dá)到同樣的處 理性能，系統(tǒng)的主頻可大大降低，從而處理器的功耗 也大大降低。
(4) 提高芯片的資源利用率現(xiàn)有的FPGA(現(xiàn)場(chǎng)可編程集 成電路)也可以實(shí)現(xiàn)電路的可重新編程，大家知道， 計(jì)算機(jī)處理器實(shí)際上通過(guò)指令的組合成可構(gòu)成一個(gè) 無(wú)限個(gè)"有限狀態(tài)機(jī)"，從而能實(shí)現(xiàn)各種處理，而FPGA 在一次編程中可構(gòu)成一種"有限狀態(tài)機(jī)"，需要重新 編程可構(gòu)成另外一種狀態(tài)機(jī)，本發(fā)明通過(guò)動(dòng)態(tài)可重構(gòu) 電路，實(shí)現(xiàn)動(dòng)態(tài)重新構(gòu)建指令，可實(shí)現(xiàn)快速的重新可 編程，從而可構(gòu)成無(wú)限種"有限狀態(tài)機(jī)，，，從而實(shí)現(xiàn) 了動(dòng)態(tài)可重構(gòu)計(jì)算機(jī)處理器，而現(xiàn)有帶SRAM配置的
FPGA需要幾秒鐘才能變換一種狀態(tài)，即變換一種"有 限狀態(tài)機(jī)"，顯然不能應(yīng)用在處理器上。
四

圖l,動(dòng)態(tài)可重構(gòu)計(jì)算機(jī)原理框圖2,動(dòng)態(tài)可重構(gòu)集成電路配置單元的配置隊(duì)列原理框圖； 圖3,動(dòng)態(tài)可重構(gòu)集成電路配置為多個(gè)動(dòng)態(tài)指令的原理框圖； 圖4，動(dòng)態(tài)可重構(gòu)指令處理器配置流程圖。
五具體實(shí)施例方式
功能指令 一條指令完成一個(gè)完整的功能，如進(jìn)行一條指令完成 TCP網(wǎng)絡(luò)處理。
進(jìn)程級(jí)指令 一條可重構(gòu)指令完成程序的一個(gè)進(jìn)程，叫進(jìn)程級(jí)指令。
線程級(jí)指令可重構(gòu)指令完成程序的一個(gè)線程，叫線程級(jí)指令， 一條進(jìn)程級(jí)指令下可開(kāi)多個(gè)線程指令。
可重構(gòu)指令利用動(dòng)態(tài)可重構(gòu)集成電路，不同的配置程序可將動(dòng) 態(tài)可重構(gòu)集成電路配置為不同的指令，視動(dòng)態(tài)可重構(gòu)集成電路規(guī)模的 大小，可將動(dòng)態(tài)可重構(gòu)集成電路配置為一條可重構(gòu)指令，多條可重構(gòu) 指令，多條可重構(gòu)指令可以相同也可以不同。
可重構(gòu)指令計(jì)算機(jī)理論現(xiàn)有的計(jì)算機(jī)處理器實(shí)際上通過(guò)指令的 排列可構(gòu)成無(wú)限個(gè)不同的"有限狀態(tài)機(jī)"，從而能實(shí)現(xiàn)計(jì)算機(jī)的數(shù)值 計(jì)算與非數(shù)值計(jì)算。而現(xiàn)有的FPGA在一次編程中可構(gòu)成一種"有限狀 態(tài)機(jī)"，需要重新編程可構(gòu)成另外一種"有限狀態(tài)機(jī)"，而現(xiàn)有帶SRAM
配置的FPGA需要幾秒鐘才能配置一次，即需要幾秒鐘才能由一種"有 限狀態(tài)機(jī)"變換為另一種"有限狀態(tài)機(jī)"，顯然不能應(yīng)用在動(dòng)態(tài)配置 的處理器上。動(dòng)態(tài)可重構(gòu)集成電路，可實(shí)現(xiàn)快速的重新可編程，可動(dòng) 態(tài)重構(gòu)電^^的一部分電^各或全部可重構(gòu)電^^， ^v而可構(gòu)成無(wú)限種"有 限狀態(tài)機(jī)"，因而能處理世界上的任何問(wèn)題，從而實(shí)現(xiàn)了動(dòng)態(tài)可重構(gòu) 計(jì)算機(jī)處理器，它是一種圖靈機(jī)。
動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)原理可重構(gòu)指令計(jì)算機(jī)的由于采用進(jìn)程 級(jí)或線程級(jí)指令，因此其執(zhí)行程序的速度大大提高，利用長(zhǎng)流水線處 理，并行流水線，利用面積換速度，執(zhí)行速度能提高幾個(gè)數(shù)量級(jí)。因 為指令是動(dòng)態(tài)可編程的(即是動(dòng)態(tài)可重構(gòu)的)，前一條指令完成后其 可編程邏輯電路又可重新編程為另一條可編程功能指令，因此提高了 芯片的資源利用率，實(shí)現(xiàn)了硬件動(dòng)態(tài)可重用。因?yàn)檎麄€(gè)電路內(nèi)電路是 可重構(gòu)的，電路的利用率高，基本無(wú)"閑置電路"，因此電路的利用 率高。我們知道數(shù)字電路的頻率越高，其電路開(kāi)關(guān)切換時(shí)的漏電流越 大，電源損耗也越多，數(shù)字集成電路的功耗與其工作頻率成指數(shù)關(guān)系 成正比。由于本發(fā)明采用進(jìn)程級(jí)、線程級(jí)指令，計(jì)算機(jī)的處理速度大 大加快，因此計(jì)算機(jī)處理器的工作頻率也無(wú)需太高，因此可大大節(jié)省 電能。
具體實(shí)現(xiàn)方法
動(dòng)態(tài)可重構(gòu)集成電^^由若干個(gè)動(dòng)態(tài)可重構(gòu)邏輯單元、局部可編程 1/0線、全局可編程I/0線、配置時(shí)鐘電5^、配置時(shí)鐘控制電i 各、鎖 相環(huán)(PLL)、多條全局時(shí)鐘線構(gòu)成。
每塊動(dòng)態(tài)可重構(gòu)邏輯電路中可以是一個(gè)動(dòng)態(tài)可重構(gòu)邏輯單元，也 可以是成千上萬(wàn)個(gè)重構(gòu)邏輯單元，特別是量子器件在集成電路應(yīng)用， 集成電路的將規(guī)^莫越來(lái)越大，動(dòng)態(tài)可重構(gòu)電路的動(dòng)態(tài)可重構(gòu)邏輯單元 數(shù)將越來(lái)越多。
下面結(jié)合附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)描述 如圖1所述為一種利用動(dòng)態(tài)可重構(gòu)集成電路組成可重構(gòu)計(jì)算機(jī)的 一種電路，101為配置電路，102為動(dòng)態(tài)可重構(gòu)集成電路，103為用 戶數(shù)據(jù)輸入電路，104為用戶數(shù)據(jù)輸出電路，105為隨機(jī)存儲(chǔ)器。這 種電路典型的應(yīng)用是通信處理器、移動(dòng)通信處理器、網(wǎng)絡(luò)處理器、嵌 入式處理器、PC處理器、網(wǎng)絡(luò)服務(wù)器、網(wǎng)格服務(wù)器等。
如圖2所示為配置隊(duì)列棧，210為單元內(nèi)配置時(shí)鐘，201至205 為配置隊(duì)列，211為本單元允許配置控制線，212為本集成電路配置 時(shí)鐘(本時(shí)鐘由集成電路通過(guò)時(shí)鐘樹(shù)送到每個(gè)配置單元的控制器的輸 入端)，213為本配置單元的允許配置控制電路，本實(shí)例中采用的是 D觸發(fā)器，還可以使用其它控制電路，如帶允許控制端的三態(tài)門(mén)，帶 允許控制端的移位寄存器?？芍貥?gòu)集成電路的每個(gè)可編程單元均有一 個(gè)配置隊(duì)列，上電時(shí)直接將第一條配置指令的配置數(shù)據(jù);改置到201單 元中，第二條配置指令數(shù)據(jù)放置在202中，第三條配置指令數(shù)據(jù)放置 在203中，依次類(lèi)推。第一條指令執(zhí)行完成后如果需要新的指令，在 210配置時(shí)鐘的作用下，配置隊(duì)列的數(shù)據(jù)依次向上移動(dòng)一個(gè)單元，即 202配置單元中的內(nèi)容移動(dòng)到201中，203的配置單元中的內(nèi)容移動(dòng) 到202中，依此類(lèi)推。在這個(gè)可重構(gòu)集成電路中有成千上萬(wàn)個(gè)配置單
元，圖中只示了一個(gè)配置單元，成千上萬(wàn)個(gè)配置隊(duì)列在同一配置時(shí)鐘
的作用下同時(shí)配置，動(dòng)態(tài)可重構(gòu)集成電路就由一個(gè)可重構(gòu)指令變換為 另一個(gè)可重構(gòu)指令。
在圖2中如果有210時(shí)鐘輸入可以是上升沿有效；也可以是下降 沿有效；也可以是高電平有效；也可以是低電平有效；也可以上升沿、 下降沿、高電平、低電平的組合有效。當(dāng)時(shí)鐘有效時(shí)同時(shí)配置控制電 路允許時(shí)配置隊(duì)列依次向上移動(dòng)一個(gè)單元，201單元(隊(duì)首單元)就 是當(dāng)前本可重構(gòu)單元的有效配置值。
在成千上萬(wàn)個(gè)可重構(gòu)邏輯單元中，所有的配置信號(hào)均步調(diào)一致同 時(shí)移動(dòng)對(duì)所有可重構(gòu)單元配置隊(duì)列，則整個(gè)可重構(gòu)集成電路同時(shí)更新 實(shí)現(xiàn)一條或多條可重構(gòu)指令。
在成千上萬(wàn)個(gè)可重構(gòu)單元中，部分可重構(gòu)配置控制單元的配置允 許時(shí)，則對(duì)這部分可重構(gòu)單元重新配置；其它可重構(gòu)單元的配置時(shí)鐘 處于不允許配置狀態(tài)，則全局配置時(shí)鐘不能傳遞到局部配置時(shí)鐘電路 上，則未可重新配置的電^各保持不變，保留上一次的邏輯功能，即保 持上一次的指令。本實(shí)施例實(shí)現(xiàn)了對(duì)部分可重構(gòu)指令更新，部分可重 構(gòu)指令不變。
圖3為多條并行可重構(gòu)指令的實(shí)施例，302為動(dòng)態(tài)可重構(gòu)集成電 路，301為第一條動(dòng)態(tài)可重構(gòu)指令的用戶輸入通道，303為動(dòng)態(tài)可重 構(gòu)指令l, 304為動(dòng)態(tài)可重構(gòu)指令1處理好的輸出通道；305為第n 條動(dòng)態(tài)可重構(gòu)指令的用戶輸入通道，306為動(dòng)態(tài)可重構(gòu)指令n, 307 為第n條可重構(gòu)指令的輸出通道。在本實(shí)施例中可對(duì)每一條指令進(jìn)行
單獨(dú)動(dòng)態(tài)可重構(gòu)，就是當(dāng)本動(dòng)態(tài)可重構(gòu)指令同時(shí)進(jìn)行重新配置時(shí)，本 動(dòng)態(tài)指令的配置電路隊(duì)列的每一個(gè)配置隊(duì)列單元的值向上移動(dòng)一個(gè)
單元，見(jiàn)圖2所示，202單元中的數(shù)據(jù)即移動(dòng)至201單元中，實(shí)現(xiàn)對(duì) 本條動(dòng)態(tài)指令的重新配置。若第n條指令這次無(wú)需更新只要控制配置 時(shí)鐘(圖2中的211),讓控制信號(hào)211無(wú)效，即可保留第n條可重 構(gòu)指令不更新。在這n條動(dòng)態(tài)可重構(gòu)指令中，n條指令可以都相同； n條指令也可以都不同；或者部分指令相同，部分指令不同。
本實(shí)施例為兩條或多條可重構(gòu)指令級(jí)連起來(lái)實(shí)現(xiàn)更多的、更復(fù)雜 的功能實(shí)施例，如圖3所示第一條可重構(gòu)指令輸出通道1經(jīng)可重構(gòu)電 路的輸出線連接到可重構(gòu)指令2的輸入通道2，這樣即可以將第一條 可重構(gòu)指令與第二條可重構(gòu)指令串連為一條新的可重構(gòu)指令，完成新 的功能。
也可以將更多條動(dòng)態(tài)可重構(gòu)指令組合起來(lái)形成一條新的可重構(gòu) 指令，實(shí)現(xiàn)新的可重構(gòu)功能。
配置隊(duì)列的隊(duì)首單元數(shù)據(jù)不直接作為配置數(shù)據(jù)，需要再配置到每 個(gè)動(dòng)態(tài)可重構(gòu)邏輯單元的配置位中才有效如圖2所述的配置隊(duì)列， 在動(dòng)態(tài)可重構(gòu)邏輯單元中增加一個(gè)配置位，配置隊(duì)列的隊(duì)首數(shù)據(jù)直接 傳遞到動(dòng)態(tài)可重構(gòu)邏輯單元的配置電路中。
本發(fā)明提供由動(dòng)態(tài)可重構(gòu)集成電路組成的動(dòng)態(tài)可重構(gòu)指令計(jì)算 機(jī)處理器，動(dòng)態(tài)可重構(gòu)集成電路連接動(dòng)態(tài)可重構(gòu)集成電路的配置電 路、用戶數(shù)據(jù)輸入/輸出電路、隨機(jī)存儲(chǔ)器、鍵盤(pán)、鼠標(biāo)、顯示器； 動(dòng)態(tài)可重構(gòu)集成電路包括多個(gè)可重構(gòu)單元，每個(gè)可重構(gòu)單元由帶配置
隊(duì)列的SRAM可重構(gòu)電路和配置時(shí)4中構(gòu)成。
當(dāng)對(duì)應(yīng)的配置單元的配置時(shí)鐘控制允許時(shí)對(duì)配置單元進(jìn)行配置，
即更新對(duì)應(yīng)的指令。
當(dāng)配置時(shí)鐘控制電路禁止時(shí)，不對(duì)配置單元配置數(shù)據(jù)進(jìn)行更新， 保留原有的配置，即保留原有的可重構(gòu)指令。
可重構(gòu)單元由帶配置隊(duì)列的SRAM組成的可重構(gòu)指令電路配置電 路；當(dāng)配置時(shí)鐘控制電路允許時(shí)在配置時(shí)鐘的作用下配置數(shù)據(jù)隊(duì)列依 次向前移動(dòng)一個(gè)單元，原隊(duì)列的第二個(gè)單元的數(shù)據(jù)移動(dòng)到隊(duì)首單元， 隊(duì)首單元數(shù)據(jù)即是新的配置數(shù)據(jù)。
當(dāng)配置時(shí)鐘控制電路禁止時(shí)，即使有配置時(shí)鐘來(lái)到，但控制電路 不允許將其傳送到配置電路上，其本單元的配置隊(duì)列中的數(shù)據(jù)不變。
配置時(shí)鐘可以是上升沿有效；也可以是下降沿有效；也可以是高 電平有效；也可以是低電平有效；也可以上升沿、下降沿、高電平、 低電平的組合有效。
時(shí)鐘允許控制器采用帶允許控制端的控制器，控制器的允許輸入 端連接到本配置單元的允許輸出線上，控制器的輸入端連"l妄整個(gè)可重 構(gòu)集成電路的配置時(shí)鐘，輸出端連接配置隊(duì)列上的配置時(shí)鐘。
配置隊(duì)列的隊(duì)首單元數(shù)據(jù)可不直接作為配置數(shù)據(jù)，需要再配置到 每個(gè)動(dòng)態(tài)可重構(gòu)邏輯單元的配置位中才有效。
圖4所示為動(dòng)態(tài)可重構(gòu)指令處理器的流程圖
步驟401,動(dòng)態(tài)可重構(gòu)指令處理器上電或復(fù)位，當(dāng)本處理器上電或 按下復(fù)位開(kāi)關(guān)按鈕時(shí)，復(fù)位電路產(chǎn)生一個(gè)復(fù)位信號(hào)(復(fù)位信號(hào)可以是
低電平有效；或高電平有效；或上升沿有效；或下降沿有效；或組合 有效)。
步驟402，通過(guò)下載接口對(duì)動(dòng)態(tài)可重構(gòu)集成電路配置隊(duì)列下載配 置數(shù)據(jù)，在可重構(gòu)集成電路上配置電路是一個(gè)專用配置電路，當(dāng)接收 到復(fù)位信號(hào)后，可重構(gòu)集成電路配置隊(duì)列將處于等待配置狀態(tài)，整個(gè) 動(dòng)態(tài)可重構(gòu)集成電路中的每個(gè)邏輯單元配置隊(duì)列分配一個(gè)唯一的地 址，按地址對(duì)每一個(gè)配置隊(duì)列進(jìn)行下載數(shù)據(jù)。
步驟403，對(duì)每個(gè)配置單元隊(duì)列的隊(duì)首即為可重構(gòu)集成電路的配 置數(shù)據(jù)，生成一個(gè)可重構(gòu)指令或多個(gè)可重構(gòu)指令隊(duì)首配置數(shù)據(jù)控制 其可重構(gòu)邏輯單元的邏輯狀態(tài)，實(shí)現(xiàn)其功能，將可重構(gòu)集成電路配置 為 一條可重構(gòu)指令或多條可重構(gòu)指令。
配置數(shù)據(jù)有效有兩種實(shí)現(xiàn)方法第一種方法動(dòng)態(tài)可重構(gòu)邏輯單 元輸出端有一個(gè)允許輸出控制器，當(dāng)允許輸出控制端允許時(shí)，動(dòng)態(tài)可 重構(gòu)邏輯單元輸出信號(hào)才能輸出，這樣當(dāng)正在配置時(shí)關(guān)斷輸出信號(hào)，
這樣能保護(hù)因可能配置產(chǎn)生不定態(tài)而損壞邏輯電路，但缺點(diǎn)是產(chǎn)生的 數(shù)據(jù)不會(huì)立即出現(xiàn)的輸出電路上；第二種方法動(dòng)態(tài)可重構(gòu)邏輯單元 輸出端無(wú)輸出控制電路，這樣配置好的數(shù)據(jù)立即出現(xiàn)在輸出電路上， 速度快，因?yàn)楸緦?shí)施例中采用的是等長(zhǎng)的時(shí)鐘樹(shù)來(lái)配置的，因而能保 證輸出數(shù)據(jù)同時(shí)到達(dá)。
步驟404,根據(jù)程序的需要對(duì)隊(duì)列的其它單元進(jìn)行配置、更新 隨著程序不斷執(zhí)行，當(dāng)程序執(zhí)行中需要新的指令時(shí)，系統(tǒng)自動(dòng)配置將 新的配置數(shù)據(jù)配置到各個(gè)配置隊(duì)列中。
步驟405，才艮據(jù)程序的需要，打開(kāi)對(duì)應(yīng)的控制單元對(duì)配置單元進(jìn) 行重新配置，生成相應(yīng)新指令，其它部分不變本實(shí)施需要重新配置 的單元只要允許配置控制端有效，在配置時(shí)鐘的作用下即可對(duì)本單元 進(jìn)行新配置，需要保留原有配置狀態(tài)的單元只需允許配置控制端置于 不允許控制狀態(tài)即可。
步驟406,有新的需要重新配置嗎？ 如果是則轉(zhuǎn)到步驟404，如 果否則轉(zhuǎn)到步驟406。
一條可重構(gòu)指令完成一個(gè)完整的功能，指令配置完成后，數(shù)據(jù)從 輸入端輸入經(jīng)可重構(gòu)指令處理器處理好的結(jié)果從輸出端輸出配置后 的動(dòng)態(tài)可重構(gòu)集成電路就是一個(gè)電路流水線，從輸入端流入需要處理 的數(shù)據(jù)，輸出端流出的就是加工處理好的結(jié)果。
可重構(gòu)指令能通過(guò)配置電路不斷動(dòng)態(tài)重新配置本實(shí)施例中采用 了配置隊(duì)列，在配置時(shí)鐘的作用下可對(duì)整個(gè)動(dòng)態(tài)可重構(gòu)集成電路進(jìn)行 不斷重新配置。
在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu)為一條可重構(gòu)指令；在動(dòng)態(tài)可 重構(gòu)指令處理器中可重構(gòu)為多條相同的可重構(gòu)指令；在動(dòng)態(tài)可重構(gòu)指 令處理器中可重構(gòu)為多條不同的可重構(gòu)指令；在動(dòng)態(tài)可重構(gòu)指令處理 器中可重構(gòu)為幾條相同幾條不同的可重構(gòu)指令。本實(shí)施例在整個(gè)動(dòng)態(tài) 可重構(gòu)集成電路中，某些部分電路配置為一個(gè)指令，這樣可在動(dòng)態(tài)可 重構(gòu)集成電路中配置若干個(gè)指令，這些指令可以同時(shí)運(yùn)行，從而實(shí)現(xiàn) 了真正的指令并行。對(duì)于不再使用的指令的邏輯電路，可配置為另外 一條指令。
多條可重構(gòu)指令可組合成不同功能的可重構(gòu)指令，在本實(shí)施例中
利用將第一條指令的輸出通過(guò)可編程I/O將其輸出連接到另外一條
可重構(gòu)指令的輸入端，從而可構(gòu)成一條更長(zhǎng)的指令流水線，從新的功 能。依此類(lèi)推，可將更多個(gè)可重構(gòu)指令的級(jí)連形成新的功能。
雖然結(jié)合附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明，但本領(lǐng)域普通技術(shù) 人員可以在所附權(quán)利要求的范圍內(nèi)作出各種變形或修改。
權(quán)利要求
1、 一種動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)處理器，包括由動(dòng)態(tài)可重構(gòu)集成電路組成的動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)處理器，動(dòng)態(tài)可重構(gòu)集成電路連接動(dòng)態(tài)可重構(gòu)集成電路的配置電路、用戶數(shù)據(jù)輸入/輸出電路、隨機(jī)存儲(chǔ)器、鍵盤(pán)、鼠標(biāo)、顯示器；其特征包括是動(dòng)態(tài)可重構(gòu)集成電路包括多個(gè)可重構(gòu)單元，每個(gè)可重構(gòu)單元由帶配置隊(duì)列的可重構(gòu)電路和配置時(shí)鐘構(gòu)成；當(dāng)對(duì)應(yīng)的配置單元的配置時(shí)鐘控制器允許時(shí)對(duì)配置單元進(jìn)行配置，即更新對(duì)應(yīng)的指令；當(dāng)控制配置時(shí)鐘控制電路禁止時(shí)，不對(duì)配置單元配置數(shù)據(jù)進(jìn)行更新，保留原有的配置，即保留原有的可重構(gòu)指令。
2、 根據(jù)權(quán)利要求1所述的一種動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)處理器， 其特征包括可重構(gòu)單元由帶配置隊(duì)列的組成的可重構(gòu)指 令電路配置電路；當(dāng)配置時(shí)鐘控制電路允許時(shí)在配置時(shí)鐘的作用下配置數(shù)據(jù)隊(duì)列依次向前移動(dòng)一個(gè)單元，原隊(duì)列的 第二個(gè)單元的數(shù)據(jù)移動(dòng)到隊(duì)首單元，隊(duì)首單元數(shù)據(jù)即是新的配置數(shù)據(jù)；當(dāng)配置時(shí)鐘控制電路禁止時(shí)，即使有配置時(shí) 鐘來(lái)到，但控制電路不允許將其傳送到配置電路上，其本 單元的配置隊(duì)列的數(shù)據(jù)不變。
3、 根據(jù)權(quán)利要求1或權(quán)利要求2所述的一種動(dòng)態(tài)可重構(gòu)指令 計(jì)算機(jī)處理器，其特征包括配置時(shí)鐘可以是上升沿有效； 也可以是下降沿有效；也可以是高電平有效；也可以是低電平有效；也可以上升沿、下降沿、高電平、低電平的組合有效。
4、 根據(jù)權(quán)利要求1或權(quán)利要求2所述的一種動(dòng)態(tài)可重構(gòu)指令 計(jì)算機(jī)處理器，其特征包括時(shí)鐘允許控制器采用帶允許 控制端的控制器，控制器的允許輸入端連接到本配置單元 的允許輸出線上，控制器的輸入端連接整個(gè)可重構(gòu)集成電 路的配置時(shí)鐘，輸出端連接配置隊(duì)列上的配置時(shí)鐘。
5、 根據(jù)權(quán)利要求1所述的一種動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)處理器， 其特征還包括配置隊(duì)列的隊(duì)首單元數(shù)據(jù)可不直接作為配 置數(shù)據(jù)，需要再配置到每個(gè)動(dòng)態(tài)可重構(gòu)邏輯單元的配置位 中才有效。
6、 一種動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)包括動(dòng)態(tài)可重構(gòu)指令處理器 由動(dòng)態(tài)可重構(gòu)集成電^^構(gòu)成，動(dòng)態(tài)可重構(gòu)集成電^各連接動(dòng) 態(tài)可重構(gòu)集成電路的配置電路、用戶數(shù)據(jù)輸入/輸出電路、 隨機(jī)存儲(chǔ)器、鍵盤(pán)、鼠標(biāo)、顯示器；所述可重構(gòu)指令計(jì)算機(jī)包括以下步驟步驟401,動(dòng)態(tài)可重構(gòu)指令處理器上電或復(fù)位； 步-驟402，通過(guò)下載接口對(duì)動(dòng)態(tài)可重構(gòu)集成電路配置隊(duì)列下載配置數(shù)據(jù)；步驟403,對(duì)每個(gè)配置單元隊(duì)列的隊(duì)首進(jìn)行配置，生成一個(gè)可重構(gòu)指令或多個(gè)可重構(gòu)指令；步驟404,根據(jù)程序的需要對(duì)隊(duì)列的其它單元進(jìn)行配置； 步驟405，根據(jù)程序的需要，打開(kāi)對(duì)應(yīng)的控制單元對(duì)配 置單元進(jìn)行重新配置，生成相應(yīng)新指令，其它部分不變；步驟406，有新的需要重新配置嗎？ 如果是則轉(zhuǎn)到步 驟404，如果否則轉(zhuǎn)到步驟406。
7、 根據(jù)權(quán)利要求6所述的動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)，其特征是 一條可重構(gòu)指令完成一個(gè)完整的功能，指令配置完成后， 數(shù)據(jù)從輸入端流入動(dòng)態(tài)可重構(gòu)指令處理器處理好的結(jié)果從 輸出端輸出。
8、 根據(jù)權(quán)利要求6或權(quán)利要求7所述的動(dòng)態(tài)可重構(gòu)指令計(jì)算 機(jī)，其特征是可重構(gòu)指令能通過(guò)配置電路不斷動(dòng)態(tài)重新 配置、更新。
9.構(gòu)指令處理器中可重構(gòu)為多 條不同的可重構(gòu)指令；在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu) 為幾條相同幾條不同的可重構(gòu)指令。
10、 根據(jù)權(quán)利要求6或權(quán)利要求7所述的動(dòng)態(tài)可重構(gòu)指令計(jì)算 機(jī)，其特征是多條動(dòng)態(tài)可重構(gòu)指令可組合成新的指令。
全文摘要
本發(fā)明動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)處理器及實(shí)現(xiàn)方法，涉及一種由動(dòng)態(tài)可重構(gòu)集成電路組成的動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)處理器，動(dòng)態(tài)可重構(gòu)集成電路連接動(dòng)態(tài)可重構(gòu)集成電路的配置電路、用戶數(shù)據(jù)輸入/輸出電路、隨機(jī)存儲(chǔ)器、鍵盤(pán)、鼠標(biāo)、顯示器；動(dòng)態(tài)可重構(gòu)集成電路包括多個(gè)可重構(gòu)單元，每個(gè)可重構(gòu)單元由帶配置隊(duì)列的SRAM可重構(gòu)電路和配置時(shí)鐘構(gòu)成；當(dāng)對(duì)應(yīng)的配置單元的配置時(shí)鐘允許時(shí)對(duì)配置單元進(jìn)行配置，即更新對(duì)應(yīng)的指令；當(dāng)配置時(shí)鐘禁止時(shí)，不對(duì)配置單元配置數(shù)據(jù)進(jìn)行更新，保留原有的配置，即保留原有的可重構(gòu)指令。本項(xiàng)目可廣泛應(yīng)用在PC機(jī)、普適計(jì)算、嵌入式處理器、通信處理器、網(wǎng)絡(luò)處理機(jī)尤其是網(wǎng)格計(jì)算的處理器，具有廣泛的應(yīng)用前景。
文檔編號(hào)G06F15/76GK101364214SQ20071007048
公開(kāi)日2009年2月11日 申請(qǐng)日期2007年8月8日 優(yōu)先權(quán)日2007年8月8日
發(fā)明者華曉勤, 顧士平 申請(qǐng)人:顧士平