專(zhuān)利名稱(chēng)：一種soc芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體的說(shuō)，涉及一種SOC(SystemOn Trip，片上系統(tǒng))芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)及方法。
背景技術(shù)：
隨著微電子技術(shù)向納電子技術(shù)發(fā)展，芯片的集成度也越來(lái)越高，SOC芯片的設(shè)計(jì)和應(yīng)用越來(lái)越普遍，但是相應(yīng)的，其驗(yàn)證和測(cè)試工作也越來(lái)越復(fù)雜。
在專(zhuān)用集成電路芯片設(shè)計(jì)，即ASIC(Application Specific IntegratedCircuit)的時(shí)代，設(shè)計(jì)一顆芯片需要完成代碼設(shè)計(jì)、功能驗(yàn)證以及布局布線幾大主要步驟。代碼設(shè)計(jì)階段將芯片功能的文本描述轉(zhuǎn)化為一定的電路結(jié)構(gòu)，驗(yàn)證階段通過(guò)仿真等手段確定實(shí)現(xiàn)的電路結(jié)構(gòu)是否存在疏漏，布局布線階段則將這個(gè)電路結(jié)構(gòu)轉(zhuǎn)換成可供生產(chǎn)的硅片圖形。
由于在代碼設(shè)計(jì)階段需要對(duì)所實(shí)現(xiàn)產(chǎn)品的每一個(gè)功能細(xì)節(jié)都以晶體管組合的方式實(shí)現(xiàn)出來(lái)。對(duì)于一個(gè)含有上千萬(wàn)個(gè)晶體管的設(shè)計(jì)來(lái)說(shuō)，其復(fù)雜度可想而知。而這上千萬(wàn)個(gè)晶體管一旦經(jīng)過(guò)生產(chǎn)過(guò)程后，就無(wú)法再做任何改動(dòng)，一旦其中有錯(cuò)誤，將有可能直接導(dǎo)致整顆芯片無(wú)法工作。所以設(shè)計(jì)階段的功能驗(yàn)證工作非常重要。工業(yè)界的實(shí)踐證明，一顆芯片在功能驗(yàn)證上花費(fèi)的時(shí)間是代碼設(shè)計(jì)階段時(shí)間的三倍還要多。
SoC設(shè)計(jì)所關(guān)注的焦點(diǎn)已經(jīng)不再是某個(gè)新功能的設(shè)計(jì)實(shí)現(xiàn)，而是如何去評(píng)估、驗(yàn)證和集成多個(gè)已經(jīng)存在的設(shè)計(jì)模塊。SoC的設(shè)計(jì)方法是以功能組裝為基礎(chǔ)的全新流程。為了完成系統(tǒng)功能，SoC設(shè)計(jì)必須依賴(lài)已有的IP(Intellectual Property)模塊。但是目前許多IP在設(shè)計(jì)之初都是針對(duì)特定的應(yīng)用，因而很少考慮到要與外來(lái)電路搭配使用。如果SoC設(shè)計(jì)師希望利用這些IP，就必須投入力量來(lái)修改它們，同時(shí)還要考慮IP模塊的驗(yàn)證問(wèn)題。
SOC芯片一般由一個(gè)或多個(gè)處理器核、總線、存儲(chǔ)器和IP模塊等單元組成。其中IP模塊一般具有處理器總線接口，其RTL(寄存器傳輸級(jí))驗(yàn)證分為IP模塊級(jí)驗(yàn)證和系統(tǒng)級(jí)驗(yàn)證。IP模塊級(jí)驗(yàn)證和ASIC(專(zhuān)用集成電路)芯片的驗(yàn)證方法類(lèi)似，可以利用硬件描述語(yǔ)言或高級(jí)驗(yàn)證語(yǔ)言建立驗(yàn)證平臺(tái)，實(shí)現(xiàn)IP模塊功能的驗(yàn)證，整個(gè)驗(yàn)證環(huán)境可以看成是純硬件的調(diào)試，因?yàn)镮P模塊具有CPU總線接口。
在芯片的驗(yàn)證和測(cè)試工作中，通過(guò)訪問(wèn)芯片內(nèi)部編址寄存器可以構(gòu)建整個(gè)芯片的RTL驗(yàn)證和測(cè)試環(huán)境。SOC芯片和普通ASIC芯片在結(jié)構(gòu)上有很大差異。ASIC芯片的CPU總線接口是芯片的管腳，可以通過(guò)CPU接口實(shí)現(xiàn)對(duì)芯片內(nèi)部編址寄存器的訪問(wèn)，從而實(shí)現(xiàn)對(duì)芯片功能和使用模式的配置。SOC芯片內(nèi)嵌了一個(gè)或多個(gè)處理器核，處理器核實(shí)現(xiàn)對(duì)芯片內(nèi)部的編址寄存器訪問(wèn)，從而實(shí)現(xiàn)對(duì)芯片功能和使用模式的配置，但是芯片的管腳一般沒(méi)有CPU總線接口，因此不能直接通過(guò)管腳實(shí)現(xiàn)對(duì)芯片內(nèi)部編址寄存器的訪問(wèn)。可以看出，由于內(nèi)部編址寄存器的訪問(wèn)方式不同，SOC芯片和ASIC芯片的驗(yàn)證方法有很大差別。
在SoC芯片系統(tǒng)級(jí)驗(yàn)證中，幾乎都要用到微處理器以及專(zhuān)門(mén)的軟件和硬件。軟件和硬件之間是密切相關(guān)的，但在系統(tǒng)實(shí)現(xiàn)之前，軟硬件之間的相互作用通常是很難精確測(cè)出的，一些設(shè)計(jì)錯(cuò)誤也不會(huì)明顯表現(xiàn)出來(lái)。為了解決這一問(wèn)題，必須采用軟件硬件協(xié)同驗(yàn)證技術(shù)。
一般通過(guò)軟硬件協(xié)同仿真工具建立軟硬件協(xié)同仿真驗(yàn)證平臺(tái)實(shí)現(xiàn)SOC芯片的系統(tǒng)級(jí)驗(yàn)證，在這個(gè)驗(yàn)證平臺(tái)中包含了軟件平臺(tái)和硬件平臺(tái)，軟件平臺(tái)主要實(shí)現(xiàn)對(duì)系統(tǒng)處理器的配置和對(duì)芯片內(nèi)部編址寄存器的訪問(wèn)，軟件平臺(tái)可以通過(guò)軟件編程語(yǔ)言(C語(yǔ)言)編程實(shí)現(xiàn)。硬件平臺(tái)實(shí)現(xiàn)對(duì)芯片管腳信號(hào)的監(jiān)測(cè)、數(shù)據(jù)反饋和驗(yàn)證結(jié)果分析，硬件平臺(tái)可以通過(guò)硬件描述語(yǔ)言或高級(jí)驗(yàn)證語(yǔ)言等編程實(shí)現(xiàn)。通過(guò)芯片的特殊管腳，可以實(shí)現(xiàn)軟件平臺(tái)和硬件平臺(tái)配置、進(jìn)程的相互控制，最終實(shí)現(xiàn)芯片的系統(tǒng)級(jí)驗(yàn)證和測(cè)試。
可以看出，在SOC芯片的系統(tǒng)級(jí)驗(yàn)證過(guò)程中，通過(guò)芯片的特殊管腳實(shí)現(xiàn)軟件平臺(tái)和硬件平臺(tái)的相互控制是必不可少的，在具體芯片中，這些特殊的芯片管腳是一些常見(jiàn)的接口，例如UART(通用異步接收器)接口、特殊總線接口等。
在SOC芯片中，UART的主要功能是將存儲(chǔ)器或處理器中并行傳輸傳來(lái)的數(shù)據(jù)串行的發(fā)送到外設(shè)的UART接收端，或從外設(shè)的UART串行接收來(lái)的數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)?？梢岳肬ART串口進(jìn)行SOC芯片系統(tǒng)級(jí)軟件驗(yàn)證平臺(tái)和硬件驗(yàn)證平臺(tái)的控制，但是UART接口傳輸速率較低，硬件平臺(tái)解析UART數(shù)據(jù)信息比較復(fù)雜，而且如果硬件平臺(tái)進(jìn)行較為復(fù)雜的控制就需要多個(gè)UART串口，但是在SOC芯片中集成多個(gè)UART接口是不經(jīng)濟(jì)的。在一些SOC芯片中，為了測(cè)試、控制外接芯片等需要，將處理器總線接口設(shè)計(jì)為芯片的管腳，因此利用處理器總線接口也可以進(jìn)行軟件驗(yàn)證平臺(tái)和硬件平臺(tái)的控制。由于處理器接口包括了數(shù)據(jù)總線接口、地址總線接口和時(shí)鐘信號(hào)等，在軟件驗(yàn)證平臺(tái)和硬件驗(yàn)證平臺(tái)的調(diào)試和控制過(guò)程中，總線接口利用率較低?？梢钥闯觯琔ART串口和總線接口等可以進(jìn)行軟件驗(yàn)證平臺(tái)和硬件驗(yàn)證平臺(tái)的簡(jiǎn)單控制，但是進(jìn)行復(fù)雜和靈活地控制則有一定的局限性。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題的是提供一種SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)及方法，利用該系統(tǒng)及方法可以對(duì)軟件平臺(tái)和硬件平臺(tái)進(jìn)行靈活的控制，從而提高SOC芯片設(shè)計(jì)性能，縮短SOC芯片的設(shè)計(jì)周期。
為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)，包括軟件平臺(tái)、硬件平臺(tái)及SOC芯片，所述SOC芯片包括待驗(yàn)證模塊，所述SOC芯片還包括GPIO模塊，所述硬件平臺(tái)包括GPIO硬件模型，所述GPIO模塊通過(guò)GPIO接口與所述GPIO硬件模型相連；所述軟件平臺(tái)實(shí)現(xiàn)對(duì)硬件平臺(tái)、GPIO模塊和SOC芯片的配置和相關(guān)數(shù)據(jù)處理，并將信號(hào)輸入到所述GPIO模塊，通過(guò)所述GPIO模塊轉(zhuǎn)化為硬件輸出和輸入信號(hào)，輸出到GPIO硬件模型；所述硬件平臺(tái)通過(guò)所述GPIO硬件模型接收來(lái)自GPIO模塊的輸出信號(hào)并產(chǎn)生對(duì)軟件平臺(tái)的控制信號(hào)，將所述控制信號(hào)輸入到GPIO模塊，通過(guò)GPIO模塊轉(zhuǎn)化為軟件指示變量。
進(jìn)一步，所述硬件平臺(tái)還包括待驗(yàn)證模塊硬件模型，所述待驗(yàn)證模塊硬件模型與所述待驗(yàn)證模塊相連。
本發(fā)明還提供了一種用于SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)的硬件平臺(tái)，包括結(jié)果分析模塊和存儲(chǔ)器模塊，還包括GPIO硬件模型，所述GPIO硬件模型與SOC芯片的數(shù)據(jù)輸出模塊相連，接收來(lái)自軟件平臺(tái)的數(shù)據(jù)并進(jìn)行輸出。
進(jìn)一步，所述硬件平臺(tái)還包括待驗(yàn)證模塊硬件模型，所述待驗(yàn)證模塊硬件模型與SOC芯片的待驗(yàn)證模塊相連。
本發(fā)明還提供了一種利用SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)進(jìn)行驗(yàn)證的方法，其特征在于，包括(1)軟件平臺(tái)產(chǎn)生驗(yàn)證開(kāi)始指示，通過(guò)SOC芯片的GPIO模塊輸出；硬件平臺(tái)中的GPIO硬件模型接收到GPIO模塊輸出的所述開(kāi)始指示后，實(shí)現(xiàn)輸出數(shù)據(jù)記錄編號(hào)和準(zhǔn)備；(2)軟件平臺(tái)或者硬件平臺(tái)發(fā)送數(shù)據(jù)到待驗(yàn)證模塊，軟件平臺(tái)將待驗(yàn)證模塊接收到的數(shù)據(jù)寫(xiě)入GPIO模塊，GPIO模塊將所述數(shù)據(jù)輸出到GPIO硬件模型，GPIO硬件模型接收到該數(shù)據(jù)后將其輸出；(3)軟件平臺(tái)產(chǎn)生系統(tǒng)驗(yàn)證結(jié)束指示，通過(guò)SOC芯片的GPIO模塊輸出，GPIO硬件模型接收到GPIO模塊輸出的驗(yàn)證結(jié)束指示后，產(chǎn)生數(shù)據(jù)接收完成指示信號(hào)，結(jié)束驗(yàn)證。
進(jìn)一步，在步驟(3)中還包括所述硬件平臺(tái)對(duì)GPIO硬件模型輸出的數(shù)據(jù)進(jìn)行采集分析后，輸出驗(yàn)證結(jié)論。
進(jìn)一步，在步驟(1)中軟件平臺(tái)產(chǎn)生驗(yàn)證開(kāi)始指示之前進(jìn)行軟件程序及硬件模型的編寫(xiě)，以及軟件程序及硬件程序的編譯。
進(jìn)一步，在步驟(2)中，GPIO硬件模型采用文本文件或仿真波形輸出數(shù)據(jù)。
進(jìn)一步，還包括步驟(4)GPIO硬件模型結(jié)束系統(tǒng)進(jìn)程。
本發(fā)明通過(guò)將GPIO接口應(yīng)用到SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)當(dāng)中，提供了一種利用GPIO接口的系統(tǒng)級(jí)驗(yàn)證系統(tǒng)及驗(yàn)證方法，使用該驗(yàn)證系統(tǒng)及驗(yàn)證方法為SOC芯片提供軟件和硬件可控的RTL系統(tǒng)級(jí)驗(yàn)證，具有控制靈活的特點(diǎn)，進(jìn)而可以按照該驗(yàn)證系統(tǒng)及方法不斷調(diào)整芯片設(shè)計(jì)，提高SOC芯片設(shè)計(jì)性能，并且縮短SOC芯片設(shè)計(jì)周期，節(jié)省SOC芯片設(shè)計(jì)成本。


圖1是GPIO接口原理圖；圖2是本發(fā)明進(jìn)行IP模塊驗(yàn)證的SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)示意圖；圖3是本發(fā)明IP為芯片管腳的SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)的硬件平臺(tái)示意圖；圖4是本發(fā)明IP為芯片管腳的SOC芯片系統(tǒng)級(jí)驗(yàn)證方法流程圖；圖5是本發(fā)明IP不是芯片管腳的驗(yàn)證系統(tǒng)的硬件平臺(tái)示意圖；圖6是本發(fā)明IP不是芯片管腳的SOC芯片系統(tǒng)級(jí)驗(yàn)證方法流程圖；圖7是本發(fā)明進(jìn)行UART模塊驗(yàn)證的驗(yàn)證系統(tǒng)示意圖；圖8是本發(fā)明進(jìn)行UART模塊驗(yàn)證的硬件平臺(tái)示意圖；圖9是本發(fā)明進(jìn)行UART模塊驗(yàn)證的SOC芯片系統(tǒng)級(jí)驗(yàn)證方法流程圖。
具體實(shí)施例方式
本發(fā)明通過(guò)將GPIO接口應(yīng)用到SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)當(dāng)中，利用GPIO接口對(duì)SOC芯片RTL系統(tǒng)級(jí)驗(yàn)證的硬件平臺(tái)和軟件平臺(tái)進(jìn)行控制，同時(shí)提供了一種利用GPIO接口的系統(tǒng)級(jí)驗(yàn)證方法，使用該方法，可以為SOC芯片提供軟件和硬件可控的RTL系統(tǒng)級(jí)驗(yàn)證，可以按照該驗(yàn)證系統(tǒng)及方法不斷調(diào)整芯片設(shè)計(jì)，提高SOC芯片設(shè)計(jì)性能。
參照?qǐng)D1所示，為GPIO接口原理圖。GPIO接口包括總線接口模塊13、寄存器模塊和GPIO方向控制模塊14。總線接口模塊13和處理器核或總線橋連接，實(shí)現(xiàn)總線到GPIO接口數(shù)據(jù)的相互傳輸。寄存器模塊包括總線數(shù)據(jù)寫(xiě)入寄存器10、總線數(shù)據(jù)讀出寄存器11和控制寄存器12，控制寄存器12實(shí)現(xiàn)GPIO接口方向的配置。GPIO方向控制模塊14實(shí)現(xiàn)GPIO接口作為芯片管腳的輸入和輸出方向，其方向由控制寄存器12的配置決定。
利用GPIO接口進(jìn)行控制實(shí)現(xiàn)方法簡(jiǎn)單，接口數(shù)據(jù)傳輸速率較高，軟件平臺(tái)編程簡(jiǎn)單、靈活，硬件平臺(tái)硬件模型實(shí)現(xiàn)簡(jiǎn)單，并且可以充分利用芯片資源，使軟件和硬件的控制過(guò)程更加快速和簡(jiǎn)單，從而縮短SOC芯片設(shè)計(jì)周期，節(jié)省SOC芯片設(shè)計(jì)成本。
在本發(fā)明中，軟件平臺(tái)完成系統(tǒng)驗(yàn)證開(kāi)始、結(jié)束指示的生成，發(fā)送數(shù)據(jù)，對(duì)接收到的數(shù)據(jù)進(jìn)行分析和輸出，對(duì)GPIO接口的輸入輸出控制寄存器進(jìn)行編程，確定GPIO接口的方向，這些功能都通過(guò)GPIO接口轉(zhuǎn)化為硬件輸出和輸入信號(hào)，與硬件平臺(tái)連接。硬件平臺(tái)完成驗(yàn)證數(shù)據(jù)的發(fā)送、接收和結(jié)果輸出，以及系統(tǒng)進(jìn)程的硬件反饋和結(jié)束系統(tǒng)進(jìn)程，這些功能都通過(guò)GPIO接口轉(zhuǎn)化為軟件指示變量。
下面結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)說(shuō)明實(shí)施例一參照?qǐng)D2所示，為本發(fā)明進(jìn)行IP模塊驗(yàn)證的SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)示意圖。該驗(yàn)證系統(tǒng)包括SOC芯片20、軟件平臺(tái)21和硬件平臺(tái)22。SOC芯片20主要包括處理器模塊23、總線橋模塊24、GPIO模塊25、IP模塊26和內(nèi)存控制模塊27。軟件平臺(tái)21實(shí)現(xiàn)對(duì)IP模塊26、GPIO模塊25和處理器23的配置和相關(guān)數(shù)據(jù)處理。
參照?qǐng)D3所示，為本發(fā)明IP為芯片管腳的SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)的硬件平臺(tái)示意圖。該硬件平臺(tái)包括GPIO硬件模型30、IP硬件模型31、存儲(chǔ)器模塊32和結(jié)果分析模塊33。存儲(chǔ)器模塊32通過(guò)硬件描述語(yǔ)言實(shí)現(xiàn)，其他模塊和硬件模型可以通過(guò)硬件描述語(yǔ)言或高級(jí)驗(yàn)證語(yǔ)言實(shí)現(xiàn)。存儲(chǔ)器模塊32與圖2所示的SOC芯片的內(nèi)存控制模塊27相連，實(shí)現(xiàn)軟件平臺(tái)的轉(zhuǎn)換代碼存儲(chǔ)。GPIO硬件模型30與圖2所示的SOC芯片的GPIO模塊25的接口相連，實(shí)現(xiàn)對(duì)GPIO接口輸出信號(hào)的監(jiān)測(cè)和產(chǎn)生對(duì)軟件平臺(tái)的控制信號(hào)。IP硬件模型31與圖2所示的SOC芯片的IP模塊26接口相連接，實(shí)現(xiàn)SOC芯片IP模塊26特殊接口數(shù)據(jù)的發(fā)送和接收，結(jié)果分析模塊33實(shí)現(xiàn)對(duì)GPIO硬件模型30和IP硬件模型31輸出結(jié)果的采集和分析。
參照?qǐng)D4所示，為本發(fā)明IP為芯片管腳的SOC芯片系統(tǒng)級(jí)驗(yàn)證方法流程圖。該方法包括下列步驟步驟401在軟件平臺(tái)中編寫(xiě)軟件程序；在硬件平臺(tái)中編寫(xiě)硬件模型；步驟402在軟件平臺(tái)中編譯軟件程序；在硬件平臺(tái)中編譯硬件程序；以下步驟403至步驟406為進(jìn)行SOC芯片IP模塊接收方向驗(yàn)證和測(cè)試步驟403軟件產(chǎn)生IP驗(yàn)證開(kāi)始指示，將其寫(xiě)入GPIO模塊的寫(xiě)入寄存器；GPIO硬件模型和IP硬件模型檢測(cè)到GPIO模塊接口的驗(yàn)證開(kāi)始指示信號(hào)，進(jìn)行輸出數(shù)據(jù)記錄編號(hào)和準(zhǔn)備，啟動(dòng)IP硬件模型；步驟404IP硬件模型發(fā)送數(shù)據(jù)到IP模塊接口，軟件程序檢測(cè)IP模塊接收到的數(shù)據(jù)；步驟405軟件程序通過(guò)IP模塊的數(shù)據(jù)讀出寄存器分析IP模塊接收到的數(shù)據(jù)，判斷是否是數(shù)據(jù)結(jié)束指示，如果是，則執(zhí)行步驟407，否則執(zhí)行步驟406；步驟406軟件得到有效數(shù)據(jù)，將有效數(shù)據(jù)寫(xiě)入到GPIO模塊的寫(xiě)入寄存器中，GPIO硬件模型通過(guò)GPIO模塊接口接收到有效數(shù)據(jù)，將其結(jié)果通過(guò)文本文件或仿真波形輸出，結(jié)果分析模塊對(duì)輸出的數(shù)據(jù)進(jìn)行采集和分析；執(zhí)行步驟404；步驟407軟件程序生成數(shù)據(jù)接收結(jié)束指示，將其寫(xiě)入到GPIO模塊寫(xiě)入寄存器中；GPIO硬件模型收到來(lái)自GPIO模塊接口的數(shù)據(jù)接收結(jié)束指示后，產(chǎn)生數(shù)據(jù)接收完成指示信號(hào)，結(jié)果分析模塊輸出SOC IP模塊驗(yàn)證結(jié)論；以下步驟408至步驟411為進(jìn)行SOC芯片IP模塊發(fā)送方向驗(yàn)證和測(cè)試步驟408軟件產(chǎn)生IP驗(yàn)證開(kāi)始指示，將其寫(xiě)入GPIO模塊寫(xiě)入寄存器；GPIO硬件模型檢測(cè)GPIO模塊接口輸出的IP驗(yàn)證開(kāi)始指示，啟動(dòng)IP硬件模型；步驟409軟件產(chǎn)生數(shù)據(jù)，寫(xiě)入到IP模塊寫(xiě)入寄存器中，同時(shí)寫(xiě)入到GPIO模塊寫(xiě)入寄存器中，GPIO硬件模型通過(guò)GPIO模塊接口接收軟件平臺(tái)生成的數(shù)據(jù)，IP硬件模型通過(guò)IP模塊接口接收軟件平臺(tái)生成的數(shù)據(jù)，將接收到的輸出數(shù)據(jù)；
當(dāng)然，本步驟也可以為軟件產(chǎn)生數(shù)據(jù)后，先寫(xiě)入到IP模塊寫(xiě)入寄存器中，隨后寫(xiě)入到GPIO模塊寫(xiě)入寄存器中；步驟410軟件產(chǎn)生系統(tǒng)驗(yàn)證結(jié)束指示，寫(xiě)入到GPIO模塊寫(xiě)入寄存器中；GPIO硬件模型接收到該驗(yàn)證結(jié)束指示后，產(chǎn)生數(shù)據(jù)接收完成指示信號(hào)，硬件平臺(tái)結(jié)果分析模塊輸出SOC IP模塊驗(yàn)證和測(cè)試結(jié)論；步驟411GPIO硬件模型結(jié)束系統(tǒng)進(jìn)程。
實(shí)施例二參照?qǐng)D5所示，為本發(fā)明IP不是芯片管腳的驗(yàn)證系統(tǒng)硬件平臺(tái)示意圖。該硬件平臺(tái)包括GPIO硬件模型50、存儲(chǔ)器模塊50和結(jié)果分析模塊52。GPIO硬件模型50與圖2所示的SOC芯片的GPIO模塊25相連接，存儲(chǔ)器模塊51與圖2所示的SOC芯片的內(nèi)存控制模塊27相連接。
本實(shí)施例中的驗(yàn)證系統(tǒng)與實(shí)施例一中的驗(yàn)證系統(tǒng)不同之處僅在于硬件平臺(tái)，而軟件平臺(tái)及SOC芯片的組成相同。
參照?qǐng)D6所示，為本發(fā)明IP不是芯片管腳的SOC芯片系統(tǒng)級(jí)驗(yàn)證方法流程圖。該方法包括以下步驟步驟601在軟件平臺(tái)中編寫(xiě)軟件程序；在硬件平臺(tái)中編寫(xiě)硬件模型；步驟602在軟件平臺(tái)中編譯軟件程序；在硬件平臺(tái)中編譯硬件程序；步驟603軟件產(chǎn)生IP驗(yàn)證開(kāi)始指示，將其寫(xiě)入GPIO模塊的寫(xiě)入寄存器；GPIO硬件模型檢測(cè)到從GPIO模塊接口輸出的開(kāi)始指示信號(hào)，實(shí)現(xiàn)輸出數(shù)據(jù)記錄編號(hào)和準(zhǔn)備；步驟604軟件產(chǎn)生數(shù)據(jù)，寫(xiě)入到IP模塊寫(xiě)入寄存器中，隨后寫(xiě)入到GPIO模塊寫(xiě)入寄存器中；GPIO硬件模型通過(guò)SOC芯片的GPIO模塊接口接收到有效數(shù)據(jù)，將其結(jié)果通過(guò)文本文件或仿真波形輸出；步驟605軟件讀出IP模塊讀出寄存器中數(shù)據(jù)，將該數(shù)據(jù)寫(xiě)入到GPIO模塊寫(xiě)入寄存器中，然后軟件程序進(jìn)行已存儲(chǔ)發(fā)送數(shù)據(jù)和接收數(shù)據(jù)的對(duì)比和分析，將該結(jié)果寫(xiě)入到GPIO模塊寫(xiě)入寄存器中；GPIO硬件模型通過(guò)GPIO模塊接口接收到有效數(shù)據(jù)，將其結(jié)果通過(guò)文本文件或仿真波形輸出；
步驟606軟件產(chǎn)生驗(yàn)證結(jié)束指示，寫(xiě)入到GPIO模塊寫(xiě)入寄存器中；GPIO硬件模型接收到該驗(yàn)證結(jié)束指示后，產(chǎn)生數(shù)據(jù)接收完成指示信號(hào)，硬件平臺(tái)結(jié)果分析模塊輸出SOC IP模塊驗(yàn)證和測(cè)試結(jié)論；步驟607GPIO硬件模型結(jié)束系統(tǒng)進(jìn)程。
實(shí)施例三參照?qǐng)D7所示，為本發(fā)明進(jìn)行UART模塊驗(yàn)證的SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)示意圖。該驗(yàn)證系統(tǒng)包括SOC芯片70、軟件平臺(tái)71和硬件平臺(tái)72。SOC芯片70主要包括處理器模塊73、總線橋模塊74、GPIO模塊75、UART模塊76和內(nèi)存控制模塊77等。
參照?qǐng)D8所示，為本發(fā)明進(jìn)行UART模塊驗(yàn)證的硬件平臺(tái)示意圖。該硬件平臺(tái)包括GPIO硬件模型80、UART硬件模型81、存儲(chǔ)器模塊82和結(jié)果分析模塊83。UART硬件模型81實(shí)現(xiàn)圖7所示SOC芯片UART模塊76特殊接口數(shù)據(jù)的發(fā)送和接收，結(jié)果分析模塊83實(shí)現(xiàn)對(duì)GPIO硬件模型80和UART硬件模型81輸出結(jié)果的采集和分析。
參照?qǐng)D9所示，為本發(fā)明進(jìn)行UART模塊驗(yàn)證的SOC芯片系統(tǒng)級(jí)驗(yàn)證方法流程圖；步驟901在軟件平臺(tái)中編寫(xiě)軟件程序；在硬件平臺(tái)中編寫(xiě)硬件模型；步驟902在軟件平臺(tái)中編譯軟件程序；在硬件平臺(tái)中編譯硬件程序；以下步驟903至906為進(jìn)行SOC芯片UART模塊接收方向驗(yàn)證和測(cè)試步驟903軟件產(chǎn)生UART驗(yàn)證開(kāi)始指示，將其寫(xiě)入GPIO模塊的寫(xiě)入寄存器；GPIO硬件模型和UART硬件模型檢測(cè)到GPIO接口的驗(yàn)證開(kāi)始指示信號(hào)，實(shí)現(xiàn)輸出數(shù)據(jù)記錄編號(hào)和準(zhǔn)備，啟動(dòng)UART硬件模型；步驟904UART硬件模型發(fā)送數(shù)據(jù)到UART模塊接口，軟件程序檢測(cè)UART模塊接收到的數(shù)據(jù)；步驟905軟件程序通過(guò)UART模塊的數(shù)據(jù)讀出寄存器分析UART模塊接收到的數(shù)據(jù)，判斷是否是數(shù)據(jù)結(jié)束指示，如果是，則執(zhí)行步驟907，否則執(zhí)行步驟906；
步驟906軟件得到有效數(shù)據(jù)，將有效數(shù)據(jù)寫(xiě)入到GPIO模塊的寫(xiě)入寄存器中，GPIO硬件模型通過(guò)GPIO模塊接口接收到有效數(shù)據(jù)，將其結(jié)果通過(guò)文本文件或仿真波形輸出；執(zhí)行步驟904；步驟907生成數(shù)據(jù)接收結(jié)束指示，將其寫(xiě)入到GPIO模塊寫(xiě)入寄存器中；GPIO硬件模型接收來(lái)自GPIO模塊接口的接收結(jié)束指示后產(chǎn)生數(shù)據(jù)接收完成指示信號(hào)，硬件平臺(tái)結(jié)果分析模塊輸出SOC UART模塊驗(yàn)證和測(cè)試結(jié)論；以下步驟908至911為進(jìn)行SOC芯片UART模塊發(fā)送方向驗(yàn)證和測(cè)試步驟908軟件產(chǎn)生UART驗(yàn)證開(kāi)始指示，將該指示寫(xiě)入GPIO模塊寫(xiě)入寄存器；GPIO硬件模型檢測(cè)GPIO模塊接口管腳輸出的UART驗(yàn)證開(kāi)始指，啟動(dòng)UART硬件模型；步驟909軟件產(chǎn)生數(shù)據(jù)，寫(xiě)入到UART模塊寫(xiě)入寄存器中，同時(shí)寫(xiě)入到GPIO模塊寫(xiě)入寄存器中；GPIO硬件模型通過(guò)GPIO模塊接口接收芯片發(fā)送的軟件平臺(tái)生成的數(shù)據(jù)，UART硬件模型通過(guò)UART模塊接口接收芯片發(fā)送的軟件平臺(tái)生成的數(shù)據(jù)；GPIO硬件模型和UART硬件模型將接收到的數(shù)據(jù)輸出，結(jié)果分析模塊對(duì)輸出的數(shù)據(jù)進(jìn)行采集和分析；當(dāng)然，本步驟也可以為軟件產(chǎn)生數(shù)據(jù)，寫(xiě)入到UART模塊寫(xiě)入寄存器中，隨后寫(xiě)入到GPIO模塊寫(xiě)入寄存器中；步驟910軟件產(chǎn)生系統(tǒng)驗(yàn)證結(jié)束指示，寫(xiě)入到SOC芯片GPIO模塊寫(xiě)入寄存器中；GPIO硬件模型接收到結(jié)束指示后，產(chǎn)生數(shù)據(jù)接收完成指示信號(hào)，硬件平臺(tái)結(jié)果分析模塊輸出UART模塊驗(yàn)證和測(cè)試結(jié)論；步驟911GPIO硬件模型結(jié)束系統(tǒng)進(jìn)程。
上述技術(shù)方案都適用于SOC芯片和嵌入式系統(tǒng)的軟硬件協(xié)同系統(tǒng)級(jí)驗(yàn)證和測(cè)試，可以通過(guò)一路GPIO接口或多路GPIO接口實(shí)現(xiàn)對(duì)軟件驗(yàn)證平臺(tái)和硬件驗(yàn)證平臺(tái)的控制。
本發(fā)明利用GPIO接口對(duì)SOC芯片RTL系統(tǒng)級(jí)驗(yàn)證的硬件平臺(tái)和軟件平臺(tái)的控制，實(shí)現(xiàn)了對(duì)SOC芯片的系統(tǒng)集成功能驗(yàn)證。使用該方法，可以為SOC芯片提供軟件和硬件可控的RTL系統(tǒng)級(jí)驗(yàn)證和測(cè)試平臺(tái)，從而按照該驗(yàn)證平臺(tái)可以不斷調(diào)整芯片設(shè)計(jì)，提高SOC芯片設(shè)計(jì)性能，并且縮短SOC芯片設(shè)計(jì)周期，節(jié)省SOC芯片設(shè)計(jì)成本。
權(quán)利要求
1.一種SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)，包括軟件平臺(tái)、硬件平臺(tái)及SOC芯片，所述SOC芯片包括待驗(yàn)證模塊，其特征在于，所述SOC芯片還包括GPIO模塊，所述硬件平臺(tái)包括GPIO硬件模型，所述GPIO模塊通過(guò)GPIO接口與所述GPIO硬件模型相連；所述軟件平臺(tái)實(shí)現(xiàn)對(duì)硬件平臺(tái)、GPIO模塊和SOC芯片的配置和相關(guān)數(shù)據(jù)處理，并將信號(hào)輸入到所述GPIO模塊，通過(guò)所述GPIO模塊轉(zhuǎn)化為硬件輸出和輸入信號(hào)，輸出到GPIO硬件模型；所述硬件平臺(tái)通過(guò)所述GPIO硬件模型接收來(lái)自GPIO模塊的輸出信號(hào)并產(chǎn)生對(duì)軟件平臺(tái)的控制信號(hào)，將所述控制信號(hào)輸入到GPIO模塊，通過(guò)GPIO模塊轉(zhuǎn)化為軟件指示變量。
2.如權(quán)利要求1所述的SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)，其特征在于，所述硬件平臺(tái)還包括待驗(yàn)證模塊硬件模型，所述待驗(yàn)證模塊硬件模型與所述待驗(yàn)證模塊相連。
3.一種用于權(quán)利要求1所述的SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)的硬件平臺(tái)，包括結(jié)果分析模塊和存儲(chǔ)器模塊，其特征在于，還包括GPIO硬件模型，所述GPIO硬件模型與SOC芯片的數(shù)據(jù)輸出模塊相連，接收來(lái)自軟件平臺(tái)的數(shù)據(jù)并進(jìn)行輸出。
4.如權(quán)利要求3所述的硬件平臺(tái)，其特征在于，所述硬件平臺(tái)還包括待驗(yàn)證模塊硬件模型，所述待驗(yàn)證模塊硬件模型與SOC芯片的待驗(yàn)證模塊相連。
5.一種利用權(quán)利要求1所述SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)進(jìn)行驗(yàn)證的方法，其特征在于，包括(1)軟件平臺(tái)產(chǎn)生驗(yàn)證開(kāi)始指示，通過(guò)SOC芯片的GPIO模塊輸出；硬件平臺(tái)中的GPIO硬件模型接收到GPIO模塊輸出的所述開(kāi)始指示后，實(shí)現(xiàn)輸出數(shù)據(jù)記錄編號(hào)和準(zhǔn)備；(2)軟件平臺(tái)或者硬件平臺(tái)發(fā)送數(shù)據(jù)到待驗(yàn)證模塊，軟件平臺(tái)將待驗(yàn)證模塊接收到的數(shù)據(jù)寫(xiě)入GPIO模塊，GPIO模塊將所述數(shù)據(jù)輸出到GPIO硬件模型，GPIO硬件模型接收到該數(shù)據(jù)后將其輸出；(3)軟件平臺(tái)產(chǎn)生系統(tǒng)驗(yàn)證結(jié)束指示，通過(guò)SOC芯片的GPIO模塊輸出，GPIO硬件模型接收到GPIO模塊輸出的驗(yàn)證結(jié)束指示后，產(chǎn)生數(shù)據(jù)接收完成指示信號(hào)，結(jié)束驗(yàn)證。
6.如權(quán)利要求5所述的方法，其特征在于，在步驟(3)中還包括所述硬件平臺(tái)對(duì)GPIO硬件模型輸出的數(shù)據(jù)進(jìn)行采集分析后，輸出驗(yàn)證結(jié)論。
7.如權(quán)利要求5所述的方法，其特征在于，在步驟(1)中軟件平臺(tái)產(chǎn)生驗(yàn)證開(kāi)始指示之前進(jìn)行軟件程序及硬件模型的編寫(xiě)，以及軟件程序及硬件程序的編譯。
8.如權(quán)利要求5所述的方法，其特征在于，在步驟(2)中，GPIO硬件模型采用文本文件或仿真波形輸出數(shù)據(jù)。
9.如權(quán)利要求5所述的方法，其特征在于，還包括步驟(4)GPIO硬件模型結(jié)束系統(tǒng)進(jìn)程。
全文摘要
本發(fā)明公開(kāi)了一種SOC芯片系統(tǒng)級(jí)驗(yàn)證系統(tǒng)及方法，所述系統(tǒng)包括軟件平臺(tái)、硬件平臺(tái)及SOC芯片，SOC芯片還包括GPIO模塊，硬件平臺(tái)包括GPIO硬件模型，GPIO模塊與GPIO硬件模型相連；軟件平臺(tái)實(shí)現(xiàn)對(duì)硬件平臺(tái)、GPIO模塊和SOC芯片的配置和相關(guān)數(shù)據(jù)處理，并將信號(hào)輸入到所述GPIO模塊，通過(guò)GPIO模塊轉(zhuǎn)化為硬件輸出和輸入信號(hào)，輸出到GPIO硬件模型；硬件平臺(tái)通過(guò)GPIO硬件模型接收來(lái)自GPIO模塊的輸出信號(hào)并產(chǎn)生對(duì)軟件平臺(tái)的控制信號(hào)，將控制信號(hào)輸入到GPIO模塊，通過(guò)GPIO模塊轉(zhuǎn)化為軟件指示變量。本發(fā)明還公開(kāi)了一種利用所述系統(tǒng)進(jìn)行驗(yàn)證的方法，利用本發(fā)明的系統(tǒng)和方法可以對(duì)軟件平臺(tái)和硬件平臺(tái)進(jìn)行靈活的控制。
文檔編號(hào)G06F17/50GK101051332SQ200710107658
公開(kāi)日2007年10月10日 申請(qǐng)日期2007年5月23日 優(yōu)先權(quán)日2007年5月23日
發(fā)明者蔣建平, 林曉濤 申請(qǐng)人:中興通訊股份有限公司