專利名稱：一種實(shí)現(xiàn)通用串行總線usb otg的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及計(jì)算機(jī)數(shù)據(jù)通訊領(lǐng)域，尤其涉及一種實(shí)現(xiàn)通用串行總線 USBOTG的方法及裝置。
背景技術(shù)：
通用串行總線(USB， Universal Serial Bus) OTG (On The Go)技術(shù)，是 指具有USB接口的設(shè)備在沒(méi)有計(jì)算機(jī)的條件下直接進(jìn)行數(shù)據(jù)通信的一種技 術(shù)，其目的是使外設(shè)設(shè)備以主機(jī)的身份與另外一組特定的外設(shè)設(shè)備直接進(jìn)行數(shù) 據(jù)通信。2001年年底，USB開(kāi)發(fā)者論壇發(fā)布了專門用于USB外設(shè)設(shè)備間"可 移動(dòng)互連，，的USB2.0協(xié)議的補(bǔ)充規(guī)范，即USBOTG規(guī)范，該規(guī)范包括以下 幾點(diǎn)
支持設(shè)備之間的點(diǎn)對(duì)點(diǎn)通信，尤其對(duì)于數(shù)據(jù)通信兩端的設(shè)備都支持USB OTG規(guī)范的情況，提出了支持主從角色自動(dòng)切換的主機(jī)流通協(xié)議HNP (Host Negotiation Protocol),通過(guò)該協(xié)議確定主從設(shè)備，從而實(shí)現(xiàn)主從設(shè)備之間可靠 的點(diǎn)對(duì)點(diǎn)通信。支持USBOTG規(guī)范的設(shè)備常被稱為雙角色設(shè)備(DRD, Dual Role Device),它們?cè)谂c其外部連接設(shè)備為主設(shè)備的情況下，自動(dòng)切換為從設(shè) 備模式；在與其外部連接設(shè)備為從設(shè)備模式下，自動(dòng)切換為主設(shè)備模式。
USB OTG規(guī)范采用MINI一AB硬件接口標(biāo)準(zhǔn)，圖1為USB OTG規(guī)范中 MINI—AB硬件接口標(biāo)準(zhǔn)接線圖，該MINI—AB接口標(biāo)準(zhǔn)通過(guò)定義五腳接口和五 線電纜進(jìn)行數(shù)據(jù)傳輸。圖1包括笫一MIN^AB插槽101、 MIM一A插頭102、 MIN^B插頭103和第二 MINI—AB插槽104。其中，MINLA插頭102和MINI—B 插頭103除了傳統(tǒng)的VBUS、 D+、 D-、 GND四個(gè)管腳外，還包括第五個(gè)管腳 為管腳ID,管腳ID決定了設(shè)備初始化時(shí)的主從設(shè)備角色在MINI—A插頭102 中，管腳ID短路接地，所連設(shè)備被初始化為主設(shè)備；在MINI—B插頭103中， 管腳ID懸空，所連設(shè)備被初始化為從設(shè)備。當(dāng)然，如果插頭為MINI_AB插
頭，則所連設(shè)備的主從角色可以根據(jù)主、從設(shè)備轉(zhuǎn)換協(xié)議HNP進(jìn)行相互轉(zhuǎn)換。 USB OTG規(guī)范為支持低功耗控制還提出了事務(wù)請(qǐng)求協(xié)議SRP (Service Request Protocol )，該規(guī)范要求主設(shè)備為VBUS提供5V電源和不少于8mA的 電流，而在沒(méi)有連接從設(shè)備的情況下將關(guān)閉VBUS電源，并且根據(jù)不同的數(shù) 據(jù)流控制主設(shè)備調(diào)節(jié)VBUS的電流輸出大小，以節(jié)省功耗。 目前，具有USBOTG功能的設(shè)備包括兩種，具體如下 一種是由具有主從功能切換的處理器與USB OTG轉(zhuǎn)發(fā)器共同組成的設(shè) 備，其中，處理器可以是專用集成電路(ASIC, Application Specific Integrated Circuits)主控芯片，該主控制芯片不具備USB收發(fā)(transceiver)功能，其 接口為普通的CMOS邏輯接口 ； USB OTG轉(zhuǎn)發(fā)器包括轉(zhuǎn)發(fā)模塊、USB電荷泵 和ID檢測(cè)模塊等，用以提供相關(guān)的工作電源及主從設(shè)備的識(shí)別，以及USB Transceiver等外部接口功能，處理器與USB OTG轉(zhuǎn)發(fā)器之間采用USB接口 通訊。
圖2為現(xiàn)有技術(shù)中第一種具有USB OTG功能的設(shè)備結(jié)構(gòu)框圖，圖中包括 處理器201、芯片MAX3301E 202和MINI_AB硬件接口才莫塊203。
處理器201通過(guò)I2C接口控制芯片MAX3301E 202。
芯片MAX3301E 202為USB OTG轉(zhuǎn)發(fā)器，其內(nèi)部集成了轉(zhuǎn)發(fā)模塊、ID 檢測(cè)模塊和電荷泵，其外部與MINI—AB硬件接口模塊203連接，其中，
轉(zhuǎn)發(fā)模塊支持單端和差分兩種轉(zhuǎn)發(fā)模式，通過(guò)管腳DAT—VP、 SE0—VM來(lái) 實(shí)現(xiàn)兩種模式的上下行數(shù)據(jù)收發(fā)，管腳VP、 VM在下行數(shù)據(jù)接收時(shí)，可作為 管腳D+和D -的鏡像信號(hào)送到處理器中；
ID檢測(cè)模塊用于檢測(cè)管腳ID上的電平信號(hào)，具體如下
當(dāng)外部USB設(shè)備將MINI—B插頭插入MINI—AB硬件接口模塊202， ID 檢測(cè)模塊將檢測(cè)到管腳ID上的電平信號(hào)為高電平，表示處理器201應(yīng)該為從 設(shè)備，芯片MAX3301E通過(guò)管腳INT產(chǎn)生中斷信號(hào)給處理器201，處理器201 收到中斷信號(hào)后進(jìn)行從設(shè)備模式的配置，包括關(guān)閉VBUS電源，配置管腳 D+和D -所在數(shù)據(jù)線的上拉功能等。
當(dāng)外部USB設(shè)備將MINI_A插頭插入MINI_AB硬件接口模塊202, ID 檢測(cè)模塊將檢測(cè)到管腳ID上的電平信號(hào)為低電平，表示處理器201應(yīng)該為主 設(shè)備，芯片MAX3301E通過(guò)管腳INT產(chǎn)生中斷信號(hào)給處理器201,處理器201 收到中斷后再進(jìn)行從設(shè)備模式的配置，包括打開(kāi)VBUS電源，配置管腳D十 和D -所在數(shù)據(jù)線的下拉功能等。
處理器進(jìn)行主、從設(shè)備狀態(tài)的切換過(guò)程具體如下
當(dāng)處理器201處于從設(shè)備狀態(tài)時(shí)，可以通過(guò)配置VBUS的上拉寄存器對(duì) VBUS充電，產(chǎn)生SRP協(xié)議所需要的VBUS脈沖，發(fā)起會(huì)話請(qǐng)求信號(hào)，實(shí)現(xiàn) 由從設(shè)備狀態(tài)到主設(shè)備狀態(tài)的轉(zhuǎn)換。
當(dāng)處理器201處于主設(shè)備狀態(tài)時(shí)，可以通過(guò)配置相應(yīng)寄存器由電荷泵產(chǎn)生 VBUS電源，當(dāng)不需要與外部設(shè)備進(jìn)行數(shù)據(jù)傳輸時(shí)，還可以配置相應(yīng)寄存器關(guān) 閉VBUS電源以達(dá)到省電目的。
本設(shè)備支持SRP協(xié)議，MAX3301E 202通過(guò)寄存器檢測(cè)數(shù)據(jù)線上是否有 高脈沖，如果有，則表示處于從設(shè)備狀態(tài)的外部設(shè)備發(fā)起SRP請(qǐng)求，MAX3301E 202隨即發(fā)送中斷給處理器201,處理器201配置相應(yīng)寄存器打開(kāi)VBUS電源， 實(shí)現(xiàn)對(duì)外部設(shè)備會(huì)話請(qǐng)求的響應(yīng)。
本設(shè)備還支持HNP協(xié)議，處理器201通過(guò)響應(yīng)芯片MAX3301E 202發(fā)出 的中斷，檢測(cè)到從設(shè)備已關(guān)閉管腳DP所在數(shù)據(jù)線上的上拉功能后，通過(guò)^C 接口配置芯片MAX3301E 202的上拉控制寄存器，打開(kāi)管腳DP所在數(shù)據(jù)線的 上拉功能，完成主從設(shè)備角色的轉(zhuǎn)換， 一旦檢測(cè)到總線空閑時(shí)，可以再次通過(guò) fC接口關(guān)閉上拉功能，然后通過(guò)接收從設(shè)備的響應(yīng)，再次切換到主設(shè)備狀態(tài)。
另一種是由處理器與USBOTG控制器共同組成的設(shè)備，其中，處理器為 不包含USB功能模塊的普通處理器；USBOTG控制器集成了 USB主、從控 制器、OTG控制器、電荷泵等外部接口電路。處理器和USBOTG控制器之間 采用外部總線接口實(shí)現(xiàn)通訊，以支持USB接口在全速和低速模式下的數(shù)據(jù)傳 輸。
隨著手持設(shè)備對(duì)USB OTG功能需求的日益增大，越來(lái)越多的公司相繼推 出了 USB OTG控制芯片，如飛利浦公司的ISP1362以及OXFORD公司TD1120 等，這些芯片內(nèi)部均集成了 USB OTG控制器、USB主設(shè)備控制器4011和USB 從設(shè)備控制器等，通用微處理器通過(guò)控制USB OTG控制芯片實(shí)現(xiàn)USB OTG 功能。
圖3為現(xiàn)有技術(shù)中第二種具有USB OTG功能的設(shè)備結(jié)構(gòu)框圖，圖中包括 微處理器301 、 USB OTG控制芯片302和MINI—AB硬件接口模塊303,其中， USBOTG控制芯片302包括外部總線接口模塊3021、主設(shè)備控制器3022、主 控緩存3023、 OTG控制器3024、從設(shè)備控制器3025、從控緩存3026、 OTG 收發(fā)模塊3027和電荷泵3028。
微處理器301通過(guò)外部總線接口模塊3021實(shí)現(xiàn)對(duì)USB OTG控制器芯片 302的控制，
微處理器301讀取外部設(shè)備發(fā)送的數(shù)據(jù)，過(guò)程如下
外部設(shè)備與MINI一AB硬件接口模塊303連接，其發(fā)送的數(shù)據(jù)經(jīng)OTG收 發(fā)模塊3027到達(dá)OTG控制器3024， OTG控制器3024根據(jù)外部設(shè)備的設(shè)備狀 態(tài)，將數(shù)據(jù)發(fā)送到對(duì)應(yīng)的緩存中，如果外部設(shè)備處于從設(shè)備狀態(tài)，則表示處理 器301處于主設(shè)備狀態(tài)，此時(shí)，OTG控制器3024將數(shù)據(jù)轉(zhuǎn)發(fā)給主設(shè)備控制器 3022，主設(shè)備控制器3022接收數(shù)據(jù)并存入主控緩存3023中，微處理器301 通過(guò)外部總線接口模塊3021讀取主控緩存3023中的數(shù)據(jù)，從而完成對(duì)外部設(shè) 備的讀操作。如果外部設(shè)備處于主設(shè)備狀態(tài)，則表示處理器301處于從設(shè)備狀 態(tài)，此時(shí)，OTG控制器3024將數(shù)據(jù)轉(zhuǎn)發(fā)給從設(shè)備控制器3025,從設(shè)備控制器 3025接收數(shù)據(jù)并存入從控緩存3026中，微處理器301通過(guò)外部總線接口模塊 3021讀取從控緩存3026中的數(shù)據(jù)，從而完成對(duì)外部設(shè)備的讀操作。
微處理器301向外部設(shè)備發(fā)送數(shù)據(jù)，過(guò)程如下
微處理器301通過(guò)外部總線接口模塊3021向OTG控制器3024發(fā)送數(shù)據(jù)， OTG控制器3024根據(jù)微處理器的設(shè)備狀態(tài)，將數(shù)據(jù)發(fā)送到對(duì)應(yīng)的緩存中，如 果微處理器301處于主設(shè)備狀態(tài)，OTG控制器3024將數(shù)據(jù)轉(zhuǎn)發(fā)給主設(shè)備控制 器3022,主設(shè)備控制器3022接收數(shù)據(jù)并存入主控緩存3023中；如果微處理 器301處于從設(shè)備狀態(tài)，OTG控制器3024將數(shù)據(jù)轉(zhuǎn)發(fā)給從設(shè)備控制器3025, 從設(shè)備控制器3025接收數(shù)據(jù)并存入從控緩存3026中，然后由OTG控制器3024 通過(guò)OTG收發(fā)模塊3027將對(duì)應(yīng)緩存中的數(shù)據(jù)經(jīng)MINI—AB硬件接口模塊303 發(fā)送給外部設(shè)備。
另外，外部總線接口模塊3021上的管腳INT1、 INT2分別用于主設(shè)備控 制器3022、從設(shè)備控制器3025發(fā)送給^L處理器的中斷信號(hào)；管腳DREQ1、
DREQ2分別用于主設(shè)備控制器3022、從設(shè)備控制器3025向微處理器發(fā)送的 DMA搬移請(qǐng)求信號(hào)。管腳DACK1/、 DACK2/分別用于微處理器在啟動(dòng)DMA 搬移操作后向主設(shè)備控制器3022和從設(shè)備控制器3025發(fā)送的DMA搬移操作 響應(yīng)，以便USBOTG控制芯片302可以繼續(xù)轉(zhuǎn)發(fā)外部i殳備側(cè)的數(shù)據(jù)。
OTG控制器3024通過(guò)檢測(cè)外部USB—ID信號(hào)的電平狀態(tài)判斷USB OTG 控制芯片302所處的設(shè)備模式，對(duì)數(shù)據(jù)線的上拉、下拉控制，以及控制電荷泵 3028產(chǎn)生5VVBUS電壓。
本設(shè)備支持HNP協(xié)議，如果當(dāng)前微處理器301處于主設(shè)備模式時(shí)，微處 理器301在收到相應(yīng)中斷后通過(guò)查詢相應(yīng)數(shù)據(jù)線的狀態(tài)寄存器，判斷外部設(shè)備 是否發(fā)起了HNP請(qǐng)求，如果是，則通過(guò)配置USB OTG控制芯片302的相關(guān) 寄存器打開(kāi)管腳DP所在數(shù)據(jù)線的上拉功能，并將控制器配置為從設(shè)備模式， 而當(dāng)查詢相關(guān)寄存器發(fā)現(xiàn)處于主設(shè)備模式的外部設(shè)備掛起總線時(shí)，將通過(guò)配置 寄存器關(guān)閉管腳DP所在數(shù)據(jù)線的上拉功能，發(fā)起HNP請(qǐng)求，在外部設(shè)備的 響應(yīng)配合下再次切換到主設(shè)備模式。
本設(shè)備也支持SRP協(xié)議，微處理器301在從設(shè)備^莫式下，通過(guò)配置相關(guān) 寄存器發(fā)送數(shù)據(jù)脈沖或VBUS脈沖，發(fā)起SRP請(qǐng)求；在主設(shè)備模式下，由于 USB OTG控制芯片302內(nèi)部集成了 VBUS脈沖檢測(cè)電路和數(shù)據(jù)脈沖檢測(cè)電路， OTG控制器3024 —旦檢測(cè)到外部設(shè)備發(fā)起的脈沖信號(hào)，將產(chǎn)生中斷給微處理 器301,然后由微處理器301通過(guò)配置相關(guān)寄存器打開(kāi)VBUS電源，響應(yīng)SRP 請(qǐng)求。
綜上所述，對(duì)于第一種具有USB OTG功能的i殳備，其將USB主、從設(shè) 備控制器和USB轉(zhuǎn)發(fā)電路進(jìn)行分離，并將USB轉(zhuǎn)發(fā)電路和USB OTG控制器 設(shè)計(jì)成控制器芯片，這種方案對(duì)于早期的難于集成轉(zhuǎn)發(fā)電路的數(shù)字處理器或 ASIC比較適合，而隨著芯片的模數(shù)混合工藝的發(fā)展，目前用于PDA或手機(jī)終 端的大部分處理器都已經(jīng)實(shí)珧了完整的USB主、從設(shè)備控制器電路，即USB 控制器與USB轉(zhuǎn)發(fā)電路被集成在一起，因此，該設(shè)備因其繁瑣的控制接口， 需要兩塊專用芯片的高成本以及與現(xiàn)有處理器接口不匹配等缺點(diǎn)，已經(jīng)無(wú)法適 應(yīng)基于目前的手機(jī)或PDA等手持設(shè)備平臺(tái)實(shí)現(xiàn)USB OTG功能的需求。
對(duì)于第二種具有USB OTG功能的設(shè)備，由于其中所用的USB OTG控制
芯片已經(jīng)集成了主、從控制器模塊，因此，對(duì)于帶有主、從控制器的處理器平 臺(tái)，必將浪費(fèi)掉一套主、從控制器，造成成本的增加。另外，由于控制和數(shù)據(jù)
訪問(wèn)將占用處理器的異步總線，從而造成其他異步總線接口設(shè)備與USB設(shè)備
訪問(wèn)之間的總線竟?fàn)?，大大影響了系統(tǒng)的性能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種實(shí)現(xiàn)通用串行總線USB OTG的方 法及裝置，通過(guò)該裝置達(dá)到為用戶提供一套電路簡(jiǎn)單、成本低廉、使用方便、 應(yīng)用范圍廣、性能穩(wěn)定的通用串行總線USB OTG解決方案的目的。
本發(fā)明提供了 一種實(shí)現(xiàn)通用串行總線USB OTG的方法，包括
處理器通過(guò)第二 GPIO接口對(duì)主從識(shí)別接口信號(hào)進(jìn)4亍檢測(cè)；
判斷主從識(shí)別接口信號(hào)上的電平；
如果主從識(shí)別接口信號(hào)為低電平，則啟動(dòng)USB主設(shè)備控制器； USB主設(shè)備控制器將第一 GPIO接口配置為高電平，將第四GPIO接口配 置為低電平；第一GPIO接口觸發(fā)第一模擬開(kāi)關(guān)切換至第一通道，使電池電源 成為電源模塊的輸入電壓；觸發(fā)第二模擬開(kāi)關(guān)切換至第一通道，開(kāi)啟對(duì)第一數(shù) 據(jù)接口信號(hào)所在數(shù)據(jù)線的下拉控制；觸發(fā)第三模擬開(kāi)關(guān)切換至第一通道，開(kāi)啟 對(duì)第二數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線的下拉控制；第四GPIO接口觸發(fā)第四模擬開(kāi) 關(guān)切換至第二通道，關(guān)閉對(duì)第一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線的上拉控制，處理器 進(jìn)入主設(shè)備狀態(tài)；
如果主從識(shí)別接口信號(hào)為高電平，則啟動(dòng)USB從設(shè)備控制器； USB從設(shè)備控制器將第一GPIO接口配置為低電平，將第四GPIO接口配 置為高電平；第一GPIO接口觸發(fā)第一模擬開(kāi)關(guān)切換至第二通道，使MIN1—AB 接口模塊的電源接口信號(hào)與電源才莫塊的輸入端建立連4妄，外部設(shè)備通過(guò)該電源 接口信號(hào)向電源模塊供電；觸發(fā)第二模擬開(kāi)關(guān)切換至第二通道，關(guān)閉對(duì)第一數(shù) 據(jù)接口信號(hào)所在數(shù)據(jù)線的下拉控制；觸發(fā)第三模擬開(kāi)關(guān)的使能端將第三模擬開(kāi) 關(guān)切換至第二通道，關(guān)閉對(duì)第二數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線的下拉控制；第四 GPIO接口觸發(fā)第四i^擬開(kāi)關(guān)切換至第一通道，開(kāi)啟對(duì)第一數(shù)據(jù)接口信號(hào)所在 數(shù)據(jù)線的上拉控制，處理器進(jìn)入從設(shè)備狀態(tài)。
該方法所述第一 GPIO接口配置為高電平后，打開(kāi)電荷泵，為MINI_AB 接口模塊的電源接口信號(hào)供電；
該方法所述第一GPIO接口配置為低電平后，關(guān)閉電荷泵。 該方法所述啟動(dòng)USB主設(shè)備控制器后，關(guān)閉USB 乂人設(shè)備控制器； 該方法所述啟動(dòng)USB從設(shè)備控制器后，關(guān)閉USB主設(shè)備控制器。 該方法所述處理器對(duì)第一數(shù)據(jù)接口信號(hào)所在的數(shù)據(jù)線進(jìn)行檢測(cè)，在檢測(cè)到 該數(shù)據(jù)線處于空閑狀態(tài)的時(shí)間超過(guò)預(yù)定時(shí)間后，關(guān)閉對(duì)該數(shù)據(jù)線的上拉控制， 使該第一數(shù)據(jù)接口信號(hào)上的電平從高電平跳轉(zhuǎn)到低電平，在第三GPIO接口上 產(chǎn)生一個(gè)下降沿，該下降沿將觸發(fā)處理器產(chǎn)生中斷，將第一GPIO接口配置為 低電平，觸發(fā)第二模擬開(kāi)關(guān)切換到第一通道，打開(kāi)第一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù) 線上的上拉功能；
外部設(shè)^"根據(jù)第一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線為高電平，第二數(shù)據(jù)接口信號(hào) 所在數(shù)據(jù)線為低電平，確定處理器響應(yīng)其發(fā)起的主機(jī)流通HNP請(qǐng)求，由從設(shè) 備模式轉(zhuǎn)換為主設(shè)備模式。
該方法所述在第三GPIO接口上產(chǎn)生一個(gè)下降沿后，處理器在預(yù)定時(shí)間內(nèi) 沒(méi)有再次檢測(cè)到第三GPIO接口上的下降沿，則確定該次下降沿中斷為外部設(shè) 備請(qǐng)求切換成主設(shè)備的信號(hào)。
該方法所述處理器處于主設(shè)備模式時(shí)，通過(guò)檢測(cè)第一數(shù)據(jù)接口信號(hào)所在數(shù) 據(jù)線上的脈沖信號(hào)，響應(yīng)處于從設(shè)備模式下的外部設(shè)備發(fā)出的事務(wù)請(qǐng)求協(xié)議 SRP請(qǐng)求，將第一GPIO接口配置為高電平，完成對(duì)外部設(shè)備的SRP請(qǐng)求的 響應(yīng)；
該方法所述處理器處于從設(shè)備模式時(shí)，通過(guò)將接口第一 GPIO接口配置為 高低脈沖信號(hào)在MINI一AB接口模塊的電源接口信號(hào)上產(chǎn)生脈沖信號(hào)或者將第 四GPIO接口配置為高低脈沖信號(hào)產(chǎn)生數(shù)據(jù)脈沖，向外部設(shè)備發(fā)起SRP請(qǐng)求。
本發(fā)明還提供了 一種實(shí)現(xiàn)通用串行總線USB OTG的裝置，包括
處理器，包括USB主設(shè)備控制器、USB從設(shè)備控制器、第一GPIO接口、 第二GPIO接口、第三GPIO接口、第四GPIO接口、第一數(shù)據(jù)接口信號(hào)、第 二數(shù)據(jù)接口信號(hào)、電源接口信號(hào)和主從識(shí)別接口信號(hào)；
MINI AB接口模塊，包括第一數(shù)據(jù)接口信號(hào)、第二數(shù)據(jù)接口信號(hào)、電源
接口信號(hào)和主從識(shí)別接口信號(hào)，其中，第一數(shù)據(jù)接口信號(hào)與處理器的第一數(shù)據(jù) 接口信號(hào)連接，第二數(shù)據(jù)接口信號(hào)與處理器的第二數(shù)據(jù)接口信號(hào)連接，主從識(shí)
別接口信號(hào)與第二 GPIO接口連接； 其特征在于，還包括
第一模擬開(kāi)關(guān)，包括使能端、第一輸入端口、第二輸入端口和輸出端口， 其中，所述使能端與所述第一GPIO接口連接，所述第一輸入端口與所述電池 電源接口連接，所述第二輸入端口與所述MINI—AB接口模塊的電源接口信號(hào) 連接；
第二模擬開(kāi)關(guān)，包括使能端、第一輸入端口、第二輸入端口和輸出端口， 其中，所述使能端與所述第一GPIO接口連接，所述第一輸入端口接地，所述 第二輸入端口懸空，所述輸出端口經(jīng)電阻與所述第一數(shù)據(jù)接口信號(hào)所在數(shù)振線 連接；
第三模擬開(kāi)關(guān)，包括使能端、第一輸入端口、第二輸入端口和輸出端口， 其中，所述使能端與所述第一GPIO接口連接，所述第一輸入端口接地，所述 第二輸入端口懸空，所述輸出端口經(jīng)電阻與所述第二數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線 連接；
第四模擬開(kāi)關(guān)，包括使能端、第一輸入端口、第二輸入端口和輸出端口， 其中，所述使能端與第四GPIO接口連接，所述第一輸入端口與電源模塊的電 壓輸出端連接，所述第二輸入端口懸空，所述輸出端口經(jīng)電阻與第一數(shù)據(jù)接口 信號(hào)所在數(shù)據(jù)線連接；
電源模塊，其一端與第一模擬開(kāi)關(guān)的輸出端口相連，另一端作為電壓輸出 端，與處理器的電源接口信號(hào)連接，為處理器提供工作電壓。
該裝置進(jìn)一步包括電荷泵，其一端與所迷第一GPIO接口連接，另一端與 所述MINI—AB接口模塊的電源接口信號(hào)連接，用于為處理器和外部設(shè)備供電。
該裝置所述MINI—AB接口模塊的主從識(shí)別接口信號(hào)還與上拉電源連接， 使該主從識(shí)別接口信號(hào)所在的數(shù)據(jù)線被上拉為高電平，使裝置處于從設(shè)備狀 態(tài)。
本發(fā)明所述實(shí)現(xiàn)通用串行總線USB OTG的方法及裝置，在現(xiàn)有的帶有 USB主、從設(shè)備控制器的便攜式或手持設(shè)備的硬件平臺(tái)上，通過(guò)增加電源芯
片和模擬開(kāi)關(guān)，實(shí)現(xiàn)設(shè)備的USBOTG功能，達(dá)到為用戶提供一套電路簡(jiǎn)單、 成本低廉、使用方便、應(yīng)用范圍廣、性能穩(wěn)定的USBOTG解決方案的有益效果。


圖1為USB OTG規(guī)范中MINI一AB硬件接口標(biāo)準(zhǔn)接線圖； 圖2為現(xiàn)有技術(shù)中第一種具有USB OTG功能的設(shè)備結(jié)構(gòu)框圖； 圖3為現(xiàn)有技術(shù)中第二種具有USBOTG功能的設(shè)備結(jié)構(gòu)框圖； 圖4為本發(fā)明具體實(shí)施例中具有USB OTG功能的裝置結(jié)構(gòu)框圖。
具體實(shí)施例方式
本發(fā)明在現(xiàn)有基帶處理芯片或應(yīng)用處理芯片已經(jīng)實(shí)現(xiàn)了 USB主從設(shè)備控 制器功能但尚未實(shí)現(xiàn)USB OTG功能的前提下，提出了 一種在處理器芯片外部 采用簡(jiǎn)單的控制電路和電源電路，以配合處理器芯片實(shí)現(xiàn)USBOTG功能，即 自動(dòng)識(shí)別出外部設(shè)備所處的設(shè)備模式，并根據(jù)識(shí)別結(jié)果將主處理器切換到與外 部設(shè)備對(duì)應(yīng)的設(shè)備模式。同時(shí)，根據(jù)USB OTG規(guī)范的要求，支持HNP協(xié)議 和SRP協(xié)議。
下面結(jié)合附圖來(lái)說(shuō)明本發(fā)明的具體實(shí)施方式
。
本發(fā)明在本身具有USB主、從設(shè)備控制器的基帶處理器或應(yīng)用處理器基 礎(chǔ)上，通過(guò)增加4個(gè)單通道模擬開(kāi)關(guān)及一顆電源芯片，并搭配處理器上的4 個(gè)通用可編程l餘入輸出(GPIO, General Purpose Input Output)才妄口 ，通過(guò)簡(jiǎn) 單的控制信號(hào)控制外圍電路，完成處理器在主、從設(shè)備狀態(tài)之間的轉(zhuǎn)換，從而 實(shí)現(xiàn)USB OTG的硬件功能，同時(shí)支持USB OTG規(guī)范中的SRP協(xié)議和HNP 協(xié)議。
圖4為本發(fā)明具體實(shí)施例中具有USB OTG功能的裝置結(jié)構(gòu)框圖，圖中包 括處理器401、模擬開(kāi)關(guān)402、模擬開(kāi)關(guān)403、模擬開(kāi)關(guān)404、模擬開(kāi)關(guān)405、 MIN1一AB接口模塊406、電源模塊407和電荷泵408。
處理器401包括USB主設(shè)備控制器4011、 USB從設(shè)備控制器4012和4 個(gè)GPIO接口 GPIO—A、 GPIO_B、 GPIO—C和GPIO—D。
MINI一AB接口模塊406,用于與外部設(shè)備連接的硬件接口，包括四個(gè)接 口信號(hào)，兩個(gè)數(shù)據(jù)接口信號(hào)USB—DP和USB—DM、電源接口信號(hào)USB—VBUS 和主從識(shí)別接口信號(hào)USBJD。
處理器401采用接口 GPIO_A、 GPIO_B、 GPIO—C和GPIO—D對(duì)設(shè)備中外 圍電路進(jìn)行檢測(cè)和控制，其中，
處理器401通過(guò)接口 GPIO—B對(duì)USB—ID信號(hào)進(jìn)行;險(xiǎn)測(cè)，具體如下
當(dāng)處理器401通過(guò)接口 GPIO—B檢測(cè)到USB—ID接口信號(hào)為低時(shí)，啟動(dòng) USB主設(shè)備控制器4011,關(guān)閉USB從設(shè)備控制器4012,根據(jù)USB OTG規(guī)范 對(duì)主設(shè)備的要求，USB主設(shè)備控制器4011將接口 GPIO一A配置為高電平，從 而打開(kāi)電荷泵408生成接口電壓USB—VBUS,同時(shí)使-漠?dāng)M開(kāi)關(guān)402、 403、 404 均切換到A通道，其中，
模擬開(kāi)關(guān)402切換到A通道，使電池電源電壓VBAT成為電源模塊407
的豐lr入電壓。
模擬開(kāi)關(guān)403切換到A通道，開(kāi)啟對(duì)USB_DP接口信號(hào)所在數(shù)據(jù)線的下 拉控制。
模擬開(kāi)關(guān)404切換到A通道，開(kāi)啟對(duì)USB—DM接口信號(hào)所在數(shù)據(jù)線的下 拉控制。
另外，USB主設(shè)備控制器4011將接口 GPIO—D配置為低電平，使模擬開(kāi) 關(guān)405切換到B通道，從而關(guān)閉對(duì)USB_DP接口信號(hào)所在數(shù)據(jù)線的上拉控制。
當(dāng)主處理器401通過(guò)接口 GPIO一B檢測(cè)到USB一ID接口信號(hào)為高時(shí)，啟動(dòng) USB從設(shè)備控制器4012，關(guān)閉USB主設(shè)備控制器4011,根據(jù)USB OTG規(guī)范 對(duì)從設(shè)備的要求，USB從設(shè)備控制器4012將接口 GPIO—A配置為低電平，從 而關(guān)閉電荷泵408,同時(shí)使模擬開(kāi)關(guān)402、 403、 404均切換到B通道；其中，
模擬開(kāi)關(guān)402切換到B通道，使USB—VUSB接口電壓成為電源模塊407 的供電電壓，USB—VUSB接口電壓通常為5V。
模擬開(kāi)關(guān)403切換到B通道，關(guān)閉對(duì)USB_DP接口信號(hào)所在數(shù)據(jù)線的下 拉控制。
模擬開(kāi)關(guān)404切換到B通道，關(guān)閉對(duì)USB—DM接口信號(hào)所在數(shù)據(jù)線的下 拉控制。
另外，USB從設(shè)備控制器4012將接口 GPIO—D配置為高電平，使模擬開(kāi) 關(guān)405切換到A通道，從而開(kāi)啟對(duì)USB一DP接口信號(hào)所在數(shù)據(jù)線的上拉控制。
在裝置剛啟動(dòng)上電時(shí)，接口 GPIO一A被下拉為低電平，接口 GPIC^D被處 理器配置為高電平。由于接口 GPIO—A被下拉為低電平，因此，電荷泵408 處于關(guān)閉狀態(tài)，模擬開(kāi)關(guān)402、 403、 404均處于B通道導(dǎo)通狀態(tài)。由于GPIO—D 被配置為高電平，因此，模擬開(kāi)關(guān)405處于A通道導(dǎo)通狀態(tài)。其中，
模擬開(kāi)關(guān)402處于B通道導(dǎo)通狀態(tài)，使得USB—VUSB接口電壓成為電源 模塊407輸入電壓，產(chǎn)生3.3V電壓提供給處理器401中的USB主設(shè)備控制器 4011H和從設(shè)備控制器4012。
模擬開(kāi)關(guān)403處于B通道導(dǎo)通狀態(tài)，使得對(duì)USB—DP接口信號(hào)所在數(shù)據(jù) 線的下拉控制被關(guān)閉。
模擬開(kāi)關(guān)404處于B通道導(dǎo)通狀態(tài)，使得對(duì)USB一DM接口信號(hào)所在數(shù)據(jù) 線的下拉控制被關(guān)閉。
模擬開(kāi)關(guān)405處于A通道導(dǎo)通狀態(tài)，使得對(duì)USB—DP接口信號(hào)所在數(shù)據(jù) 線的上拉控制被開(kāi)啟。
而此時(shí)的USB—ID接口信號(hào)由于接10K電阻被上4立為VDDIO一3V,而成 為高電平，因此，處理器401及整個(gè)外圍電路均處于從設(shè)備模式狀態(tài)。
當(dāng)MINI一AB接口模塊406插入MINI一B插頭時(shí)，由于MINI一B插頭中 USB—ID接口信號(hào)所對(duì)應(yīng)的管腳被懸空，所以處理器401及其外圍接口電路仍 然保持從設(shè)備模式不變，同時(shí)由帶有MINI—A接口的外部設(shè)備為USB—VBUS 供電，從而進(jìn)一步通過(guò)USB—VBUS對(duì)電源模塊407供電，使電源模塊407產(chǎn) 生USB從設(shè)備控制器4012所需要的3,3V電壓，這樣，處理器401中的USB 從設(shè)備控制器4012開(kāi)始與外部設(shè)備的USB設(shè)備控制器完成設(shè)備模式轉(zhuǎn)換，進(jìn) 行后續(xù)的數(shù)據(jù)交互。
當(dāng)MIM_AB接口模塊406插入MINT—A插頭時(shí)，由于MINI_A插頭中 USB—ID接口信號(hào)被短接到GND，這樣USB_ID接口信號(hào)將從剛啟動(dòng)上電時(shí) 的高電平變成低電平，從而啟動(dòng)USB主設(shè)備控制器4011，關(guān)閉USB從設(shè)備控 制器4012，同時(shí)在與USB一ID接口信號(hào)相連的接口 GPIO—B上將產(chǎn)生一個(gè)下 降沿，此時(shí)主處理器401根據(jù)接口 GPICLB上的下降沿觸發(fā)邊沿中斷，將接口
GPIO一A配置為高電平，從而使模擬開(kāi)關(guān)402、 403、 404均切換到A通道，同 時(shí)打開(kāi)電荷泵408產(chǎn)生接口電壓USB—VBUS。其中，
模擬開(kāi)關(guān)403切換到A通道，開(kāi)啟對(duì)USB_DP接口信號(hào)所在數(shù)據(jù)線的下 拉控制。
模擬開(kāi)關(guān)404切換到A通道，開(kāi)啟對(duì)USB一DM接口信號(hào)所在數(shù)據(jù)線的下 拉控制。
模擬開(kāi)關(guān)402切換到A通道，使VBAT電壓成為電源模塊407的供電電 壓，即USB主設(shè)備控制器4011采用VBAT通過(guò)電源模塊407生成的3.3V電 壓開(kāi)始工作。
這樣，處理器401中的USB主設(shè)備控制器4011開(kāi)始與外部設(shè)備的USB 設(shè)備控制器完成設(shè)備模式轉(zhuǎn)換，進(jìn)行后續(xù)的數(shù)據(jù)交互。
本發(fā)明所述的裝置支持HNP協(xié)議，即保證在兩套OTG設(shè)備在連接的狀態(tài) 下可以根據(jù)需要靈活的交換主從角色，實(shí)現(xiàn)雙角色設(shè)備功能。具體如下
當(dāng)處于主設(shè)備模式下的處理器401，在完成相應(yīng)的總線交互，處亍空閑狀 態(tài)時(shí)，將打開(kāi)接口 GPIO—C的中斷功能，此時(shí)，當(dāng)外部設(shè)備一企測(cè)到總線處于空 閑狀態(tài)超過(guò)預(yù)定時(shí)間5ms時(shí)，將關(guān)掉其USB一DP接口信號(hào)所在數(shù)據(jù)線上的上 拉功能，USB一DP接口信號(hào)上的電壓將從數(shù)字高電平跳轉(zhuǎn)到數(shù)字低電平，進(jìn)而 在接口 GPIO—C上產(chǎn)生一個(gè)下降沿觸發(fā)處理器401的中斷，處理器401在檢測(cè) 到下降沿中斷后，在預(yù)定時(shí)間2ms內(nèi)沒(méi)有檢測(cè)到第二次下降沿中斷，則確定 該次中斷為外部設(shè)備請(qǐng)求切換成主設(shè)備的信號(hào)，于是處理器401將接口 GPIO—A配置為低，從而將模擬開(kāi)關(guān)403切換到A通道，進(jìn)而打開(kāi)USB一DP 接口信號(hào)所在數(shù)據(jù)線上的上拉功能，此時(shí)，外部設(shè)備將4企測(cè)到USB—DP接口 信號(hào)所在數(shù)據(jù)線處于高電平，而USB—DM接口信號(hào)所在數(shù)據(jù)線處于低電平， 這表明處理器401已經(jīng)確認(rèn)了外部設(shè)備發(fā)起的HNP請(qǐng)求，并且完成主從角色 的轉(zhuǎn)換，此時(shí)，外部設(shè)備轉(zhuǎn)換到主設(shè)備模式，處理器401轉(zhuǎn)換到從設(shè)備模式， 外部設(shè)備和處理器401將能夠進(jìn)行總線復(fù)位并發(fā)起相應(yīng)的總線數(shù)據(jù)交互；
同理，當(dāng)外部設(shè)備完成總線使用后，處理器401通過(guò)對(duì)總線進(jìn)行檢測(cè)，當(dāng) 總線空閑超過(guò)預(yù)定時(shí)間5ms時(shí)，處理器401通過(guò)配置接口 GPIO_A,關(guān)閉 USB一DP接口信號(hào)所在數(shù)據(jù)線的上拉功能，發(fā)起HNP請(qǐng)求，外部設(shè)備在檢測(cè)
到USB_DP接口信號(hào)所在數(shù)據(jù)線的下拉控制被關(guān)閉時(shí)，響應(yīng)處理器401發(fā)出 的HNP請(qǐng)求，從主設(shè)備模式轉(zhuǎn)換到從設(shè)備模式，處理器401將重新轉(zhuǎn)換為主 設(shè)備模式。
本發(fā)明所述的裝置還支持SRP協(xié)議，即盡量節(jié)省能耗，延長(zhǎng)裝置的使用 時(shí)間。具體如下
處于主設(shè)備模式的處理器401 ^r測(cè)到總線空閑時(shí)間超過(guò)預(yù)定時(shí)間時(shí)，將接 口 GPIO—A配置為低電平，從而關(guān)閉電荷泵，即關(guān)閉USB—VBUS電壓，進(jìn)入 省電模式；處于從設(shè)備的外部設(shè)備將關(guān)閉USB一DP接口信號(hào)所在數(shù)據(jù)線的上 拉功能，從而使處理器401和外部設(shè)備均處于省電狀態(tài)；
當(dāng)處理器401處于主設(shè)備模式時(shí)，其通過(guò)檢測(cè)USB—DP接口信號(hào)所在數(shù) 據(jù)線上的脈沖信號(hào)，響應(yīng)處于從設(shè)備模式下的外部設(shè)備發(fā)出的SRP請(qǐng)求，即 在預(yù)定時(shí)間2ms內(nèi)，如果4企測(cè)到多個(gè)連續(xù)的下降沿中斷時(shí)，則將接口 GPIO—A 配置為高電平，從而打開(kāi)VBUS電壓，完成對(duì)SRP請(qǐng)求的響應(yīng)；
當(dāng)處理器401處于從設(shè)備模式時(shí)，其通過(guò)將接口 GPIO—A配置高低脈沖 信號(hào)，從而產(chǎn)生USB—VBUS的脈沖信號(hào)或者將接口 GPIO—D配置高低脈沖信 號(hào)產(chǎn)生數(shù)據(jù)脈沖，向處于主設(shè)備模式下的外部設(shè)備發(fā)起SRP請(qǐng)求。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā) 明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā) 明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種實(shí)現(xiàn)通用串行總線USB OTG的方法，其特征在于，包括處理器通過(guò)第二GPIO接口對(duì)主從識(shí)別接口信號(hào)進(jìn)行檢測(cè)；判斷主從識(shí)別接口信號(hào)上的電平；如果主從識(shí)別接口信號(hào)為低電平，則啟動(dòng)USB主設(shè)備控制器；USB主設(shè)備控制器將第一GPIO接口配置為高電平，將第四GPIO接口配置為低電平；第一GPIO接口觸發(fā)第一模擬開(kāi)關(guān)切換至第一通道，使電池電源成為電源模塊的輸入電壓；觸發(fā)第二模擬開(kāi)關(guān)切換至第一通道，開(kāi)啟對(duì)第一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線的下拉控制；觸發(fā)第三模擬開(kāi)關(guān)切換至第一通道，開(kāi)啟對(duì)第二數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線的下拉控制；第四GPIO接口觸發(fā)第四模擬開(kāi)關(guān)切換至第二通道，關(guān)閉對(duì)第一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線的上拉控制，處理器進(jìn)入主設(shè)備狀態(tài)；如果主從識(shí)別接口信號(hào)為高電平，則啟動(dòng)USB從設(shè)備控制器；USB從設(shè)備控制器將第一GPIO接口配置為低電平，將第四GPIO接口配置為高電平；第一GPIO接口觸發(fā)第一模擬開(kāi)關(guān)切換至第二通道，使MINI_AB接口模塊的電源接口信號(hào)與電源模塊的輸入端建立連接，外部設(shè)備通過(guò)該電源接口信號(hào)向電源模塊供電；觸發(fā)第二模擬開(kāi)關(guān)切換至第二通道，關(guān)閉對(duì)第一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線的下拉控制；觸發(fā)第三模擬開(kāi)關(guān)的使能端將第三模擬開(kāi)關(guān)切換至第二通道，關(guān)閉對(duì)第二數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線的下拉控制；第四GPIO接口觸發(fā)第四模擬開(kāi)關(guān)切換至第一通道，開(kāi)啟對(duì)第一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線的上拉控制，處理器進(jìn)入從設(shè)備狀態(tài)。
2. 根據(jù)權(quán)利要求l所述的方法，其特征在于，所述第一GPIO接口配置為高電平后，打開(kāi)電荷泵，為MIN^AB接口模 塊的電源接口信號(hào)供電；所述第一GPIO接口配置為低電平后，關(guān)閉電荷泵。
3. 根據(jù)權(quán)利要求1所述的方法，其特征在于， 所述啟動(dòng)USB主設(shè)備控制器后，關(guān)閉USB從設(shè)備控制器； 所述啟動(dòng)USB從設(shè)備控制器后，關(guān)閉USB主設(shè)備控制器。
4. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述處理器對(duì)第一數(shù)據(jù)接 口信號(hào)所在的數(shù)據(jù)線進(jìn)行檢測(cè)，在沖企測(cè)到該數(shù)據(jù)線處于空閑狀態(tài)的時(shí)間超過(guò)預(yù) 定時(shí)間后，關(guān)閉對(duì)該數(shù)據(jù)線的上拉控制，使該第一數(shù)據(jù)接口信號(hào)上的電平從高 電平跳轉(zhuǎn)到低電平，在第三GPIO接口上產(chǎn)生一個(gè)下降沿，該下降沿將觸發(fā)處 理器產(chǎn)生中斷，將第一GPIO接口配置為低電平，觸發(fā)第二模擬開(kāi)關(guān)切換到第 一通道，打開(kāi)第一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線上的上拉功能；外部設(shè)備根據(jù)第 一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線為高電平，第二數(shù)據(jù)接口信號(hào) 所在數(shù)據(jù)線為低電平，確定處理器響應(yīng)其發(fā)起的主機(jī)流通HNP請(qǐng)求，由從設(shè)備模式轉(zhuǎn)換為主設(shè)備模式。
5. 根據(jù)權(quán)利要求4所述的方法，其特征在于，所述在第三GPIO接口上 產(chǎn)生一個(gè)下降沿后，處理器在預(yù)定時(shí)間內(nèi)沒(méi)有再次檢測(cè)到第三GPIO接口上的 下降沿，則確定該次下降沿中斷為外部設(shè)備請(qǐng)求切換成主設(shè)備的信號(hào)。
6. 根據(jù)權(quán)利要求l所述的方法，其特征在于，所述處理器處于主設(shè)備模式時(shí)，通過(guò)檢測(cè)第一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線上 的脈沖信號(hào)，響應(yīng)處于從設(shè)備模式下的外部設(shè)備發(fā)出的事務(wù)請(qǐng)求協(xié)議SRP請(qǐng) 求，將第一GPIO接口配置為高電平，完成對(duì)外部設(shè)備的SRP請(qǐng)求的響應(yīng)；所述處理器處于從設(shè)備模式時(shí)，通過(guò)將接口第一 GPIO接口配置為高低脈 沖信號(hào)在MINI—AB接口模塊的電源接口信號(hào)上產(chǎn)生脈沖信號(hào)或者將第四 GPIO接口配置為高低脈沖信號(hào)產(chǎn)生數(shù)據(jù)脈沖，向外部設(shè)備發(fā)起SRP請(qǐng)求。
7. —種實(shí)現(xiàn)通用串行總線USBOTG的裝置，包括處理器，包括USB主設(shè)備控制器、USB從設(shè)備控制器、第一GPIO接口、 第二GPIO接口、第三GPIO接口、第四GPIO接口、第一數(shù)據(jù)接口信號(hào)、第 二數(shù)據(jù)接口信號(hào)、電源接口信號(hào)和主從識(shí)別接口信號(hào)；MINLAB接口模塊，包括第一數(shù)據(jù)接口信號(hào)、第二數(shù)據(jù)接口信號(hào)、電源 接口信號(hào)和主從識(shí)別接口信號(hào)，其中，第一數(shù)據(jù)接口信號(hào)與處理器的第一數(shù)據(jù) 接口信號(hào)連接，第二數(shù)據(jù)接口信號(hào)與處理器的第二數(shù)據(jù)接口信號(hào)連接，主從識(shí) 別接口信號(hào)與第二 GPIO接口連接；其特征在于，還包括第一模擬開(kāi)關(guān)，包括使能端、第一輸入端口、第二輸入端口和輸出端口， 其中，所述使能端與所述第一GPIO接口連接，所迷第一輸入端口與所述電池 電源接口連接，所述第二輸入端口與所述MINI—AB接口模塊的電源接口信號(hào) 連接；第二模擬開(kāi)關(guān)，包括使能端、第一輸入端口、第二輸入端口和輸出端口， 其中，所述使能端與所述第一GPIO接口連接，所迷第一輸入端口接地，所述 第二輸入端口懸空，所述輸出端口經(jīng)電阻與所述第 一數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線 連接；第三模擬開(kāi)關(guān)，包括使能端、第一輸入端口、第二輸入端口和輸出端口， 其中，所述使能端與所述第一GPIO接口連接，所述第一輸入端口接地，所述 第二輸入端口懸空，所述輸出端口經(jīng)電阻與所述第二數(shù)據(jù)接口信號(hào)所在數(shù)據(jù)線 連接；第四模擬開(kāi)關(guān)，包括使能端、第一輸入端口、第二輸入端口和輸出端口， 其中，所述使能端與第四GPIO接口連接，所述第一輸入端口與電源模塊的電 壓輸出端連接，所述第二輸入端口懸空，所述輸出端口經(jīng)電阻與第一數(shù)據(jù)接口 信號(hào)所在數(shù)據(jù)線連接；電源模塊,其一端與第一模擬開(kāi)關(guān)的輸出端口相連，另一端作為電壓輸出 端，與處理器的電源接口信號(hào)連接，為處理器提供工作電壓。
8. 根據(jù)權(quán)利要求7所述的裝置，其特征在于，該裝置進(jìn)一步包括電荷泵， 其一端與所述第一 GPIO接口連接，另 一端與所述MINI—AB接口模塊的電源 接口信號(hào)連接，用于為處理器和外部設(shè)備供電。
9. 根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述MINI一AB接口模塊 的主從識(shí)別接口信號(hào)還與上拉電源連接，使該主從識(shí)別接口信號(hào)所在的數(shù)據(jù)線 被上拉為高電平，使裝置處于從設(shè)備狀態(tài)。
全文摘要
本發(fā)明公開(kāi)了一種實(shí)現(xiàn)通用串行總線USB OTG的方法處理器通過(guò)第二GPIO接口對(duì)主從識(shí)別接口信號(hào)進(jìn)行檢測(cè)；判斷主從識(shí)別接口信號(hào)上的電平；如果主從識(shí)別接口信號(hào)為低電平，則啟動(dòng)USB主設(shè)備控制器；如果主從識(shí)別接口信號(hào)為高電平，則啟動(dòng)USB從設(shè)備控制器。同時(shí)還公開(kāi)了一種實(shí)現(xiàn)通用串行總線USB OTG的裝置，包括處理器、多個(gè)模擬開(kāi)關(guān)、電源模塊和MINI_AB接口模塊，其中，處理器包括USB主設(shè)備控制器、USB從設(shè)備控制器、四個(gè)GPIO接口、兩個(gè)數(shù)據(jù)接口信號(hào)、電源接口信號(hào)和主從識(shí)別接口信號(hào)。通過(guò)本發(fā)明為用戶提供一套電路簡(jiǎn)單、成本低廉、使用方便、應(yīng)用范圍廣、性能穩(wěn)定的通用串行總線USB OTG解決方案。
文檔編號(hào)G06F13/38GK101359316SQ20071011995
公開(kāi)日2009年2月4日 申請(qǐng)日期2007年8月3日 優(yōu)先權(quán)日2007年8月3日
發(fā)明者峰 劉, 史公正 申請(qǐng)人:大唐移動(dòng)通信設(shè)備有限公司;上海大唐移動(dòng)通信設(shè)備有限公司