專利名稱：一種看門狗復(fù)位電路及復(fù)位方法
技術(shù)領(lǐng)域：
涉及吧丁雙將X現(xiàn)鄰二 一種看門狗復(fù)位電路及復(fù)位方法.
特別涉及
背景技術(shù)：
目前，基站上的大多數(shù)單板上都有CPU、看門狗、EPLD等芯片。其中 CPU是單板管理維護(hù)的大腦，EPLD則充當(dāng)?shù)刂纷g碼、片選和復(fù)位分配以及 配合看門狗等功能。EPLD的版本在單板實現(xiàn)后一次性燒入。單板的看門狗 電路實現(xiàn)方式多樣，但總體思想都是CPU通過EPLD拓展喂狗時間，延長 了看門狗芯片復(fù)位時長。然而隨著EPLD芯片容量的不斷增大，EPLD完成 的功能越來越多，為了提高設(shè)計靈活性，很多單板在設(shè)計時都要求EPLD可 在線升級版本，從而降低一次性燒入版本帶來的設(shè)計風(fēng)險。這時就產(chǎn)生一個 問題，EPLD在升級版本的時候所有IO引腳三態(tài)，也就是說看門狗電路此 時失去作用，因此急需一種電路或方法以解決EPLD升級版本時看門狗電路 無法起作用的問題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種看門狗復(fù)位電路及復(fù)位方法，以保證在可編程器件升級期間看門狗電路的正常工作。
為了解決上述技術(shù)問題，本發(fā)明提供了一種看門狗復(fù)位電路，包括串聯(lián) 連接的CPU、看門狗模塊、可編程器件，還包括至少一個具有計時功能的 元件，所述元件與所述可編程器件并聯(lián)設(shè)置，輸出復(fù)位信號至所述看門狗模 塊的復(fù)位信號端口，所述元件接收CPU的總線信號，在所述可編程器件升 級時開始計時，如果計時時間內(nèi)CPU死機，則所述元件在計時時間到時， 向看門狗模塊輸出復(fù)位信號，由所述看門狗模塊向CPU輸出上電復(fù)位信號
使CPU重新啟動。
進(jìn)一步地，所述可編程器件與所述具有計時功能的元件的復(fù)位信號經(jīng)過 邏輯與模塊后，輸出到看門狗模塊的復(fù)位信號端口。
進(jìn)一步地，在所述看門狗模塊的復(fù)位信號端口設(shè)置一手動開關(guān)。
進(jìn)一步地，所述具有計時功能的元件的計時時間為預(yù)計的可編程器件的 升級時間。
進(jìn)一步地，所述具有計時功能的元件為可編程邏輯器件或具有計時功能 的處理器。
進(jìn)一步地，當(dāng)采用可編程邏輯器件作為具有計時功能元件時，所述可編
程邏輯器件采用以下器件之一電可編程邏輯器件即EPLD、復(fù)雜可編程邏 輯器件即CPLD、現(xiàn)場可編程門陣列即FPGA;當(dāng)采用處理器作為具有計時 功能元件時，所述處理器釆用數(shù)字信號處理器DSP。
為了解決上述技術(shù)問題，本發(fā)明還提供了一種看門狗復(fù)位方法，當(dāng)CPU 判斷可編程器件需要升級時，通知具有計時功能的元件開始計時，并升級可 編程器件，如果在所述元件定時時間到達(dá)前CPU死機，則所述元件在定時 時間到達(dá)時，向看門狗模塊輸出復(fù)位信號，看門狗模塊向CPU輸出上電復(fù) 位信號使CPU重新啟動。
進(jìn)一步地，所述具有計時功能的元件的計時時間為預(yù)計的可編程器件的 升級時間。
進(jìn)一 步地，所述具有計時功能的元件為可編程邏輯器件或具有計時功能 的處理器。
進(jìn)一步地，當(dāng)采用可編程邏輯器件作為具有計時功能元件時，所述可編 程邏輯器件采用以下器件之一電可編程邏輯器件即EPLD、復(fù)雜可編程邏 輯器件即CPLD、現(xiàn)場可編程門陣列即FPGA;當(dāng)采用處理器作為具有計時 功能元件時，所述處理器采用數(shù)字信號處理器DSP。
本發(fā)明方法適用于多數(shù)數(shù)字通信單板。采用本發(fā)明所述電路和方法，可 以保證看門狗電路在可編程器件升級期間正常工作，看門狗電路更靈活，系 統(tǒng)的復(fù)位功能更加可靠。本發(fā)明中邏輯與模塊完成兩個可編程器件輸出信號 的邏輯與功能，從而使兩個可編程器件都可以完成復(fù)位CPU功能。本發(fā)明 的靈活性在于邏輯與模塊可以是分立的邏輯與門，也可以是芯片引腳邏輯線 與。本發(fā)明的靈活性還在于可編程器件二也可以是信號處理器等其它器件，
只要CPU可以訪問并且具有計時功能即可。


圖l是本發(fā)明看門狗復(fù)位電路結(jié)構(gòu)示意圖2是本發(fā)明實施例在TD-SCDMA系統(tǒng)中看門狗復(fù)位電路示意圖； 圖3是本發(fā)明看門狗電路復(fù)位流程圖4是本發(fā)明實施例在TD-SCDMA系統(tǒng)中看門狗電路復(fù)位流程圖。
具體實施例方式
下面結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)描述。
如圖1所示，本發(fā)明為實現(xiàn)可編程器件升級期間看門狗電路仍正常工作 的看門狗復(fù)位電路中，設(shè)置了兩個以上的可編程器件，新增可編程器件二是 在可編程器件一升級版本期間充當(dāng)臨時看門狗，是另外一個看門狗，因此也 可將本發(fā)明提供的看門狗電路視為一種多看門狗復(fù)位電路。圖1顯示了有兩 個可編程器件的情況，多看門狗電路包括以下模塊
CPU處理器，通過總線與可編程器件相連接，以及接收看門狗電路發(fā) 出的上電復(fù)位信號(Power_Reset);
可編程器件一，用于配合看門狗芯片實現(xiàn)單板看門狗功能，起到擴展延 時的作用；
看門狗芯片，其看門狗輸入端(WDI)和看門狗輸出端(WDO)與可 編程器件一相連，當(dāng)WDI引腳在一定的時間內(nèi)沒有電平變化，WDO會輸出 一負(fù)脈沖，當(dāng)手動復(fù)位信號(Manu—Reset)出現(xiàn)負(fù)脈沖時，看門狗芯片就會
產(chǎn)生一定寬度的復(fù)位脈沖(Powreset信號)輸出到CPU;
除了使用專門的看門狗芯片，其他能實現(xiàn)看門狗功能的模塊均可。
可編程器件二，當(dāng)可編程器件一升級時，設(shè)置定時時間，在定時時間到 時，輸出負(fù)脈沖到Manu—Reset上，通過看門狗芯片觸發(fā)CPU復(fù)位；
定時時間可以根據(jù)需要設(shè)定， 一般為預(yù)計的可編程器件的升級時間。除 了采用可編程器件(如電可編程邏輯器件EPLD、復(fù)雜可編程邏輯器件 CPLD、現(xiàn)場可編程門陣列FPGA等)夕卜，還可采用處理器來實現(xiàn)，如數(shù)字 信號處理器DSP,總之，只要有計時功能的元件均可實現(xiàn)。
邏輯與模塊logl，接收可編程器件一和可編程器件二的復(fù)位信號，經(jīng)過 邏輯與運算后，向看門狗芯片輸出Manu—Reset。
利用本發(fā)明電路，在TD-SCDMA系統(tǒng)中實現(xiàn)的多看門狗復(fù)位電路，如 圖2所示。在本實施例中，看門狗芯片采用706;可編程器件選用了EPLD (復(fù)雜可編程邏輯器件)和FPGA (現(xiàn)場可編程門陣列)，其中EPLD作為 與看門狗芯片配合實現(xiàn)看門狗功能的可編程邏輯器件一；另外，在邏輯與門 的輸出與看門狗芯片的輸入之間增加了一個手動復(fù)位開關(guān)Switch,向看門狗 芯片發(fā)送手動復(fù)位信號(Manu—Reset),以方便在實際應(yīng)用時，手動復(fù)位CPU。 看門狗芯片接收EPLD和/或FPGA的信號向CPU發(fā)出上電復(fù)位信號，或者 通過復(fù)位開關(guān)手動復(fù)位。
圖3為本發(fā)明實現(xiàn)多看門狗復(fù)位的流程圓，包括以下步驟 步驟310、 CPU正常運行，看門狗電路正常工作；
步驟320、 CPU根據(jù)可編程器件一當(dāng)前的版本判斷可編程器件一是否需 要升級加載，如果是，跳到步驟330,否則返回步驟310;
CPU可設(shè)置為定期檢測可編程器件一是否需要升級。
步驟330、 CPU通知可編程器件二開啟定時功能，可編程器件二計時開 步驟340、 CPU升級可編程器件一的版本；
步驟350、如果在可編程器件二定時時間內(nèi)CPU死機，轉(zhuǎn)到步驟370， 否則跳到步驟360;
步驟360、 CPU通知可編程器件二可編程器件一版本加載成功，關(guān)閉定 時器，返回步驟310;
步驟370、可編程器件二定時時間到，向看門狗芯片輸出復(fù)位信號，看 門狗芯片收到手動復(fù)位信號，則向CPU輸出復(fù)位信號；
步-驟380、 CPU重新啟動；
步驟390、 CPU啟動成功。
在步驟360中CPU通知可編程器件二可編程器件一加載成功后，以及 步驟3卯中，CPU啟動成功后，CPU可以繼續(xù)使用可編程器件一作為看門 狗電路，后續(xù)處理與本發(fā)明無關(guān)。
對于可編程器件二的定時器，當(dāng)CPU復(fù)位時，可通過復(fù)位信號關(guān)閉可 編程器件二的定時器，如果CPU不復(fù)位，則可在CPU加載可編程器件一新 版本成功后關(guān)閉該定時器，此處方法有很多種。
在TD-SCDMA系統(tǒng)中，采用上述方法實現(xiàn)多看門狗的流程如圖4所示， 可編程器件選用了 EPLD和FPGA，定時器定時時間以5秒為例，步驟如下.-
步驟410、 CPU正常運行，看門狗電3各正常工作；
步驟420、判斷EPLD是否需要升級，如果是，跳到步驟430,否則調(diào) 到步驟410;
步驟430、 CPU通知FPGA開啟定時功能，倒計時5秒鐘開始； 步驟440、 CPU升級EPLD版本；
步驟450、如果在定時時間內(nèi)CPU升級EPLD版本成功，執(zhí)行步驟460, 如果CPU死機跳到步驟470;
步驟460、 CPU通知FPGA可編程器件一EPLD版本加載成功，計時功 能 關(guān)閉，返回步驟410;
步驟470、 FPGA5秒鐘計時截止，輸出CPU復(fù)位脈沖信號;
步驟480、 CPU重新啟動；
步驟4卯、CPU啟動成功，返回步驟410;
雖然結(jié)合示圖上述應(yīng)用詳細(xì)描述了本發(fā)明的實施例，但這并不是本發(fā)明 實際應(yīng)用唯一方法，對于本領(lǐng)域的熟練技術(shù)人員來說，仍可以對上述實施方 式作出#"改而不改變本發(fā)明的實質(zhì)和范圍。
權(quán)利要求
1.一種看門狗復(fù)位電路，包括串聯(lián)連接的CPU、看門狗模塊、可編程器件，其特征在于，還包括至少一個具有計時功能的元件，所述元件與所述可編程器件并聯(lián)設(shè)置，輸出復(fù)位信號至所述看門狗模塊的復(fù)位信號端口，所述元件接收CPU的總線信號，在所述可編程器件升級時開始計時，如果計時時間內(nèi)CPU死機，則所述元件在計時時間到時，向看門狗模塊輸出復(fù)位信號，由所述看門狗模塊向CPU輸出上電復(fù)位信號使CPU重新啟動。
2、 如權(quán)利要求l所述的電路，其特征在于，所述可編程器件與所述具 有計時功能的元件的復(fù)位信號經(jīng)過邏輯與模塊后，輸出到看門狗模塊的復(fù)位 信號端口。
3、 如權(quán)利要求1或2所述的電路，其特征在于，在所述看門狗模塊的 復(fù)位信號端口設(shè)置一手動開關(guān)。
4、 如權(quán)利要求1或2所述的電路，其特征在于，所述具有計時功能的 元件的計時時間為預(yù)計的可編程器件的升級時間。
5、 如權(quán)利要求1或2所述的電路，其特征在于，所述具有計時功能的 元件為可編程邏輯器件或具有計時功能的處理器。
6、 如權(quán)利要求5所述的電路，其特征在于，當(dāng)采用可編程邏輯器件作為具有計時功能元件時，所述可編程邏輯器件 采用以下器件之一電可編程邏輯器件即EPLD、復(fù)雜可編程邏輯器件即 CPLD、現(xiàn)場可編程門陣列即FPGA;當(dāng)采用處理器作為具有計時功能元件時，所述處理器釆用數(shù)字信號處理 器DSP。
7、 一種看門狗復(fù)位方法，其特征在于，當(dāng)CPU判斷可編程器件需要升 級時，通知具有計時功能的元件開始計時，并升級可編程器件，如果在所述 元件定時時間到達(dá)前CPU死機，則所述元件在定時時間到達(dá)時，向看門狗 模塊輸出復(fù)位信號，看門狗模塊向CPU輸出上電復(fù)位信號使CPU重新啟動。
8、 如權(quán)利要求7所述的方法，其特征在于，所述具有計時功能的元件 的計時時間為預(yù)計的可編程器件的升級時間。
9、 如權(quán)利要求8所述的方法，其特征在于，所述具有計時功能的元件為可編程邏輯器件或具有計時功能的處理器。
10、 如權(quán)利要求9所述的方法，其特征在于，當(dāng)采用可編程邏輯器件作為具有計時功能元件時，所述可編程邏輯器件 采用以下器件之一電可編程邏輯器件即EPLD、復(fù)雜可編程邏輯器件即 CPLD、現(xiàn)場可編程門陣列即FPGA;當(dāng)釆用處理器作為具有計時功能元件時，所述處理器采用數(shù)字信號處理 器DSP。
全文摘要
本發(fā)明公開了一種看門狗復(fù)位電路及復(fù)位方法，以保證在可編程器件升級期間看門狗電路的正常工作。所述看門狗復(fù)位電路，包括串聯(lián)連接的CPU、看門狗模塊、可編程器件，還包括至少一個具有計時功能的元件，所述元件與所述可編程器件并聯(lián)設(shè)置，輸出復(fù)位信號至所述看門狗模塊的復(fù)位信號端口，所述元件接收CPU的總線信號，在所述可編程器件升級時開始計時，如果計時時間內(nèi)CPU死機，則所述元件在計時時間到時，向看門狗模塊輸出復(fù)位信號，由所述看門狗模塊向CPU輸出上電復(fù)位信號使CPU重新啟動。
文檔編號G06F11/00GK101369237SQ20071012967
公開日2009年2月18日 申請日期2007年8月14日 優(yōu)先權(quán)日2007年8月14日
發(fā)明者周代彬, 張成安 申請人:中興通訊股份有限公司