專利名稱：位域操作電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種位域(bitfield)操作電路，該位域操作電路在中央 處理裝置(以下稱為"CPU"。)、具有CPU的微處理器(以下稱為"MPU"。)、 具有CPU和乘法電路等的數(shù)字信號處理器(以下稱為"DSP"。)等處理 器中，對長度小于n (其中n為2以上的整數(shù))比特(以下稱為"bit"。) 的bit串即位域進(jìn)行操作。
背景技術(shù)：
以往，關(guān)于具有生成進(jìn)行位域操作時所使用的掩碼數(shù)據(jù)(mask data) 的掩碼數(shù)據(jù)生成電路的位域操作電路的例子，例如有以下文獻(xiàn)記載的電 路。專利文獻(xiàn)1日本特開平9一 114639號公報(bào)在該專利文獻(xiàn)1中記載了例如具有掩碼比特生成電路和位移運(yùn)算電 路的掩碼數(shù)據(jù)生成電路。掩碼比特生成電路根據(jù)4bit的掩碼比特控制信 號和4bit的掩碼比特?cái)?shù)據(jù)，輸出32bit的掩碼比特。位移運(yùn)算電路根據(jù)2bit 的位移控制信號，使掩碼比特從最下位bit (以下稱為"LSB"。)向最上 位bit (以下稱為"MSB"。)方向位移(以下稱為"左移"。)，生成掩碼 數(shù)據(jù)。圖2是具有專利文獻(xiàn)1等記載的以往的位域操作電路的DSP的概要 結(jié)構(gòu)圖。該DSP具有存儲有多個程序的調(diào)出專用存儲器(以下稱為 "ROM"。) 11;命令解碼器12，其解讀從該ROMll讀出的命令，輸出 執(zhí)行命令用的各種信號；和位域操作電路13，其被從該命令解碼器12輸 入控制信號，存儲數(shù)據(jù)B，根據(jù)該數(shù)據(jù)B生成數(shù)據(jù)S13c、 S13d而對其進(jìn) 行輸出。
另外，該DSP具有輸出所存儲的數(shù)據(jù)A的寄存器14;選擇器15，其被輸入數(shù)據(jù)A、 C，根據(jù)來自命令解碼器12的控制信號，選擇數(shù)據(jù)A、 C中的任一方而輸出數(shù)據(jù)S15;算術(shù)邏輯單元(以下稱為"ALU"。) 16， 其被輸入數(shù)據(jù)S15、 S13c，根據(jù)來自命令解碼器12的控制信號，對數(shù)據(jù) S15、 S13c進(jìn)行邏輯運(yùn)算，輸出數(shù)據(jù)S16;累加器17，其臨時保存數(shù)據(jù) S13d，向位域操作電路13、寄存器14和選擇器15輸出數(shù)據(jù)C。位域操作電路13具有輸出所存儲的數(shù)據(jù)B的寄存器13a;乘法電 路13b，其被輸入數(shù)據(jù)B，根據(jù)來自命令解碼器12的控制信號，對數(shù)據(jù) B進(jìn)行乘法運(yùn)算而輸出數(shù)據(jù)S13b;選擇器13c,其被輸入數(shù)據(jù)B、 S13b， 根據(jù)來自命令解碼器12的控制信號，選擇數(shù)據(jù)B、 S13b中的任一方而輸 出數(shù)據(jù)S13c;以及選擇器13d，其被輸入數(shù)據(jù)S16、 S13c，根據(jù)來自命令 解碼器12的控制信號，選擇數(shù)據(jù)S16、S13c中的任一方而輸出數(shù)據(jù)S13d。下面，說明圖2所示的DSP的動作。寄存器13a輸出數(shù)據(jù)B，將其輸入給乘法電路13b。乘法電路13b 根據(jù)來自命令解碼器12的控制信號，對數(shù)據(jù)B進(jìn)行乘法運(yùn)算，向選擇器 13c輸出數(shù)據(jù)S13b。選擇器13c根據(jù)來自命令解碼器12的控制信號，把 所輸入的數(shù)據(jù)B、 S13b中的任一方作為數(shù)據(jù)S13c，輸出給ALU16和選 擇器13d。寄存器14輸出數(shù)據(jù)A，將其輸入給選擇器15。選擇器15被輸入數(shù) 據(jù)A和從累加器17輸出的數(shù)據(jù)C，根據(jù)來自命令解碼器12的控制信號， 選擇數(shù)據(jù)A、 C中的任一方，作為數(shù)據(jù)S15輸出給ALU16。在數(shù)據(jù)S13c、 S15輸入ALU16后，根據(jù)來自命令解碼器12的控制 信號，對數(shù)據(jù)S13c、 S15進(jìn)行邏輯運(yùn)算，向選擇器13d輸出數(shù)據(jù)S16。選 擇器13d被輸入數(shù)據(jù)S13c、 S16，根據(jù)來自命令解碼器12的控制信號， 選擇數(shù)據(jù)S13c、 S16中的任一方，向累加器17輸出數(shù)據(jù)S13d。累加器 17存儲數(shù)據(jù)S13d，并作為數(shù)據(jù)C輸出給寄存器13a、寄存器14和選擇 器15。圖3是圖2中的位域操作電路的位域操作的概念圖。在該圖3中表 示了根據(jù)利用nbit表述的數(shù)據(jù)A、 B生成數(shù)據(jù)C的示例。數(shù)據(jù)A具有偏移量offset,數(shù)據(jù)B具有寬度量width。向左移了數(shù)據(jù) A的偏移量offset的部分插入數(shù)據(jù)B的寬度量width,生成數(shù)據(jù)C。 圖4是表示圖3中的位域操作的程序的圖。在構(gòu)成該圖4中的程序的命令語句中，組合位移命令/計(jì)算命令并執(zhí) 行多個命令，以便將存儲在圖2所示的寄存器13a中的數(shù)據(jù)B的寬度量 width插入作為目標(biāo)的存儲在寄存器14中的數(shù)據(jù)A。該命令語句利用支配命令LORD，將利用1...10...01...1表示的數(shù)據(jù)轉(zhuǎn) 發(fā)給寄存器14即X1，利用"與"命令A(yù)ND，對數(shù)據(jù)A和轉(zhuǎn)發(fā)給寄存器 14即XI的數(shù)據(jù)進(jìn)行邏輯與運(yùn)算，利用支配命令LORD，將利用0... 01...1 表示的數(shù)據(jù)轉(zhuǎn)發(fā)給寄存器13a即X2，利用"與"命令A(yù)ND進(jìn)行數(shù)據(jù)B 和轉(zhuǎn)發(fā)給寄存器13a即X2的數(shù)據(jù)之間的邏輯與運(yùn)算，利用位移命令SFT， 使數(shù)據(jù)B左移利用offset表示的偏移量offset,利用"或"命令OR進(jìn)行 數(shù)據(jù)A和數(shù)據(jù)B的邏輯或運(yùn)算。但是，在以往的位域操作電路中，使用位移命令SFT和"或"命令 OR等生成數(shù)據(jù)C,所以命令語句需要6個循環(huán)。因此，存在一定時間內(nèi) 的處理量增加，ROM11的尺寸增大，并導(dǎo)致制造成本增加的問題。發(fā)明內(nèi)容本發(fā)明的位域操作電路具有第1位移單元，其根據(jù)第l控制信號， 使nbit的第1輸入數(shù)據(jù)左移，輸出nbit的第1中間數(shù)據(jù)；掩碼位移量控 制電路，其根據(jù)所述第1控制信號、第2控制信號和第3控制信號，確 定掩碼位移量，輸出與所述掩碼位移量對應(yīng)的掩碼位移控制信號；以及 第2位移單元，其根據(jù)所述掩碼位移控制信號，使nbit的基準(zhǔn)數(shù)據(jù)從MSB 向LSB方向位移(以下稱為右移。)，輸出nbit的第2中間數(shù)據(jù)。另外，本發(fā)明的位域操作電路具有第3位移單元，其根據(jù)所述第 1控制信號，使所述基準(zhǔn)數(shù)據(jù)左移，生成nbit的第3中間數(shù)據(jù)而對其進(jìn)行 輸出；邏輯運(yùn)算單元，其對所述第2中間數(shù)據(jù)和所述第3中間數(shù)據(jù)進(jìn)行 邏輯運(yùn)算，輸出油it的掩碼選擇數(shù)據(jù)；以及選擇單元，其根據(jù)所述掩碼 選擇數(shù)據(jù)，選擇所述第1中間數(shù)據(jù)或第2輸入數(shù)據(jù)中的任一方，作為nbit
的輸出數(shù)據(jù)而進(jìn)行輸出。根據(jù)本發(fā)明的位域操作電路，對使基準(zhǔn)數(shù)據(jù)右移生成的第2中間數(shù) 據(jù)、和使所述基準(zhǔn)數(shù)據(jù)左移生成的第3中間數(shù)據(jù)進(jìn)行邏輯運(yùn)算，由此生 成掩碼選擇數(shù)據(jù)。根據(jù)該掩碼選擇數(shù)據(jù)，選擇第1中間數(shù)據(jù)或第2輸入數(shù)據(jù)中的任一方，作為nbit的輸出數(shù)據(jù)輸出。通過形成這種結(jié)構(gòu)，可以 縮短位域操作命令的循環(huán)次數(shù)，降低一定時間內(nèi)的處理量，減小ROM尺 寸，降低制造成本。


圖1是表示本發(fā)明的實(shí)施例1的位域操作電路的概要結(jié)構(gòu)圖。 圖2是具有以往的位域操作電路的DSP的概要結(jié)構(gòu)圖。 圖3是圖2中的位域操作電路的位域操作的概念圖。 圖4是表示圖3中的位域操作的程序的圖。圖5是表示圖1中的掩碼位移量控制電路31的示例的概要結(jié)構(gòu)圖。圖6是表示圖1中的位移器20的動作的概念圖。圖7是表示圖1中的左掩碼數(shù)據(jù)生成電路32的動作的概念圖。圖8是表示圖1中的右掩碼數(shù)據(jù)生成電路33的動作的概念圖。圖9是表示圖1中的AND門34的動作的概念圖。圖10是表示本發(fā)明的實(shí)施例2的位域操作電路的概要結(jié)構(gòu)圖。圖11是表示圖10中的左掩碼數(shù)據(jù)生成電路32-l的動作的概念圖。圖12是表示圖10中的右掩碼數(shù)據(jù)生成電路33-l的動作的概念圖。圖13是表示圖IO中的NOR門35的動作的概念圖。符號說明20、 32a、 33a位移器；31掩碼位移量控制電路；31a加法器；31b 減法器；32左掩碼數(shù)據(jù)生成電路；33右掩碼數(shù)據(jù)生成電路；34AND門； 35NOR門;13c、 13d、 15、 40選擇器。
具體實(shí)施方式
位域操作電路例如是設(shè)于處理器中的電路，具有第1位移單元、掩
碼位移量控制電路、第2位移單元、第3位移單元、邏輯運(yùn)算單元和選 擇單元。所述第1位移單元根據(jù)第1控制信號，使nbit的第1輸入數(shù)據(jù)左移， 輸出nbit的第1中間數(shù)據(jù)。所述掩碼位移量控制電路根據(jù)所述第1控制 信號、第2控制信號和第3控制信號，確定掩碼位移量，輸出對應(yīng)于所 述掩碼位移量的掩碼位移控制信號。所述第2位移單元根據(jù)所述掩碼位 移控制信號，使nbit的基準(zhǔn)數(shù)據(jù)右移，輸出nbit的第2中間數(shù)據(jù)。所述第3位移單元根據(jù)所述第1控制信號，使所述基準(zhǔn)數(shù)據(jù)左移， 生成并輸出nbit的第3中間數(shù)據(jù)。所述邏輯運(yùn)算單元對所述第2中間數(shù) 據(jù)和所述第3中間數(shù)據(jù)按照每個bit進(jìn)行邏輯與運(yùn)算，輸出nbit的掩碼選 擇數(shù)據(jù)。所述選擇單元根據(jù)所述掩碼選擇數(shù)據(jù)，選擇所述第1中間數(shù)據(jù) 或第2輸入數(shù)據(jù)中的任一方，作為nbit的輸出數(shù)據(jù)輸出。[實(shí)施例1] (實(shí)施例l的構(gòu)成)圖1是表示本發(fā)明的實(shí)施例1的位域操作電路的概要結(jié)構(gòu)圖。該實(shí)施例1的位域操作電路例如是設(shè)于CPU、 MPU、 DSP等處理器 的電路，具有第1位移單元(例如位移器)20和掩碼數(shù)據(jù)生成電路部30， 在它們的輸出側(cè)連接著n個選擇單元(例如選擇器)40。位移器20使nbit的第1輸入數(shù)據(jù)B左移根據(jù)第1控制信號(例如偏 移量)offset指定的量，輸出nbit的第1中間數(shù)據(jù)S20。掩碼數(shù)據(jù)生成電路部30由以下部分構(gòu)成掩碼位移量控制電路31， 其被輸入偏移量offset、寬度量width、和比特量n，輸出掩碼位移控制信 號S31;第2位移單元(例如左掩碼數(shù)據(jù)生成電路)32，其根據(jù)掩碼位移 控制信號S31,使基準(zhǔn)數(shù)據(jù)ref右移，輸出nbit的第2中間數(shù)據(jù)(例如左 掩碼數(shù)據(jù))S32;第3位移單元(例如右掩碼數(shù)據(jù)生成電路)33，其根據(jù) 偏移量offset,使基準(zhǔn)數(shù)據(jù)ref左移，輸出nbit的第3中間數(shù)據(jù)(例如右 掩碼數(shù)據(jù))S33;以及n個邏輯運(yùn)算單元(例如AND門)34，其根據(jù)左 掩碼數(shù)據(jù)S32、右掩碼數(shù)據(jù)S33計(jì)算邏輯與，輸出nbit的掩碼選擇數(shù)據(jù) S34。
選擇器40根據(jù)掩碼選擇數(shù)據(jù)S34，選擇nbit的第2輸入數(shù)據(jù)A、中 間數(shù)據(jù)S20中的任一方，輸出nbit的輸出數(shù)據(jù)C。圖5是表示圖1中的掩碼位移量控制電路31的示例的概要結(jié)構(gòu)圖。 該掩碼位移量控制電路31由以下部分構(gòu)成加法器31a,其將偏移 量offset和寬度量width相加，生成并輸出第4控制信號(例如加算量) S31a;以及減法器31b，其從比特量n減去加算量S31a，生成并輸出對 應(yīng)于掩碼位移量n-(width+offset)的掩碼位移控制信號S31。 (實(shí)施例1的動作)圖6是表示圖1中的位移器20的動作的概念圖。另外，圖7是表示 圖1中的左掩碼數(shù)據(jù)生成電路32的動作的概念圖，圖8是表示圖1中的 右掩碼數(shù)據(jù)生成電路33的動作的概念圖，圖9是表示圖1中的AND門 34的動作的概念圖。在本實(shí)施例1的位域操作電路中，例如利用下面表示的命令語句進(jìn) 行位域操作。INS C,A,B,width，offset在該命令語句中，生成向從輸入數(shù)據(jù)A左移偏移量offset的位置插 入了利用輸入數(shù)據(jù)B的寬度量width表示的bit量的nbit的輸出數(shù)據(jù)C。下面，參照圖6 圖9，按照以下的動作步驟(1) (6)，說明在 執(zhí)行該命令語句時的位域操作電路的具體動作。(1) 輸入數(shù)據(jù)B被輸入位移器20，根據(jù)偏移量offset左移。因此， 生成左移了偏移量offset的中間數(shù)據(jù)S20。(2) 利用輸入掩碼位移量控制電路31的偏移量offset、寬度量width、 比特量n，生成對應(yīng)于掩碼位移量n-(width+offset)的掩碼位移控制信號 S31。(3) 使所有bit為"1"的基準(zhǔn)數(shù)據(jù)ref右移掩碼位移量n-(width十 offset),生成nbit的左掩碼數(shù)據(jù)S32。 g卩，左掩碼數(shù)據(jù)S32對由于右移而 空出的bit填埋"0"，由此距MSB的(n-width-offset)寬度為"0"，剩 余的(wi她+offset)的寬度為"1"。(4) 使所有bit為"1"的基準(zhǔn)數(shù)據(jù)ref左移偏移量offset,生成nbit 的右掩碼數(shù)據(jù)S33。即，右掩碼數(shù)據(jù)S33對由于左移而空出的bit填埋"0"， 由此距MSB的(n-offset)寬度為"1"，剩余的偏移量offset的寬度為"O"。(5) 利用在動作步驟(3)、 (4)生成的左掩碼數(shù)據(jù)S32、右掩碼數(shù) 據(jù)S33,對每個bit進(jìn)行邏輯與運(yùn)算，生成nbit的掩碼選擇數(shù)據(jù)S34。(6) 在動作步驟(5)生成的掩碼選擇數(shù)據(jù)S34按照每個bit輸入n 個選擇器40，由此在各個bit中，如果掩碼選擇數(shù)據(jù)S34為"1"，則選擇 在動作步驟(1)生成的中間數(shù)據(jù)S20，如果為"0"，則選擇輸入數(shù)據(jù)A， 并作為輸出數(shù)據(jù)C輸出。(實(shí)施例l的效果) 根據(jù)本實(shí)施例1，通過設(shè)置掩碼數(shù)據(jù)生成電路部30，可以在一個循 環(huán)中，根據(jù)輸入數(shù)據(jù)A、 B、基準(zhǔn)數(shù)據(jù)ref、偏移量offset、寬度量width、 比特量n生成輸出數(shù)據(jù)C。因此，具有以下效果，位域操作命令的循環(huán) 次數(shù)被縮短為1/6， 一定時間內(nèi)的處理量降低，可以減小ROM尺寸，并 降低制造成本。 [實(shí)施例2] (實(shí)施例2的構(gòu)成)圖10是表示本發(fā)明的實(shí)施例2的位域操作電路的概要結(jié)構(gòu)圖，對與 表示實(shí)施例1的圖1中的要素相同的要素賦予相同符號。該實(shí)施例2的位域操作電路由與實(shí)施例1相同的位移器20、結(jié)構(gòu)與 實(shí)施例1不同的掩碼數(shù)據(jù)生成電路部30-1、和與實(shí)施例1相同的選擇器 40構(gòu)成。掩碼數(shù)據(jù)生成電路部30-1與實(shí)施例1的掩碼數(shù)據(jù)生成電路部30不 同，基準(zhǔn)數(shù)據(jù)ref的所有bit為"0"，并設(shè)置NOR門35來取代AND門 34。(實(shí)施例2的動作)圖11是表示圖10中的左掩碼數(shù)據(jù)生成電路32-l的動作的概念圖， 圖12是表示圖10中的右掩碼數(shù)據(jù)生成電路33-l的動作的概念圖，圖13 是表示圖10中的NOR門35的動作的概念圖。在本實(shí)施例2的位域操作電路中，與實(shí)施例1的命令語句相同，例 如根據(jù)下面表示的命令語句進(jìn)行位域操作。INS C,A,B,wi她，offset在該命令語句中，生成向從輸入數(shù)據(jù)A左移偏移量offset的位置插 入了利用輸入數(shù)據(jù)B的寬度量width表示的bit量的nbit的輸出數(shù)據(jù)C。下面，參照圖6和圖11 圖13，按照以下的動作步驟(1) (6)， 說明在執(zhí)行該命令語句時的位域操作電路的具體動作。(1) 輸入數(shù)據(jù)B被輸入位移器20，根據(jù)偏移量offset左移。因此， 生成左移了偏移量offset的中間數(shù)據(jù)S20。(2) 利用輸入掩碼位移量控制電路31的偏移量offset、寬度量width、 和比特量n，生成對應(yīng)于掩碼位移量n-(width+offset)的掩碼位移控制信 號S31。(3) 使所有bit為"0"的基準(zhǔn)數(shù)據(jù)ref右移掩碼位移量n-(width十 offset),生成nbit的左掩碼數(shù)據(jù)S32-l。 g卩，左掩碼數(shù)據(jù)S32-l對由于右 移而空出的bit填埋"1"，由此距MSB的(n-width-offset)寬度為"1"， 剩余的(wi她+offset)的寬度為"0"。(4) 使所有bit為"0"的基準(zhǔn)數(shù)據(jù)ref左移掩碼位移量offset,生成 nbit的右掩碼數(shù)據(jù)S33-l。即，右掩碼數(shù)據(jù)S33-l對由于左移而空出的bit 填埋"1"，由此距MSB的(n-offset)寬度為"0"，剩余的偏移量offset 的寬度為"1"。(5) 利用在動作步驟(3)、 (4)生成的左掩碼數(shù)據(jù)S32-l、右掩碼 數(shù)據(jù)S33-l ，對每個bit進(jìn)行邏輯與運(yùn)算，生成nbit的掩碼選擇數(shù)據(jù)S35。(6) 在動作步驟(5)生成的掩碼選擇數(shù)據(jù)S35按照每個bit輸入n 個選擇器40，由此在各個bit中，如果掩碼選擇數(shù)據(jù)S34為"1"，則選擇 在動作步驟(1)生成的中間數(shù)據(jù)S20，如果為"0"，則選擇輸入數(shù)據(jù)A， 并作為輸出數(shù)據(jù)C輸出。(實(shí)施例2的效果) 根據(jù)本實(shí)施例2，設(shè)置掩碼數(shù)據(jù)電路，并設(shè)置NOR門35來取代實(shí) 施例1的AND門34，所以具有與實(shí)施例1基本相同的以下效果，艮P， 位域操作命令的循環(huán)次數(shù)被縮短為1/6， 一定時間內(nèi)的處理量降低，可以
減小ROM尺寸，并降低制造成本。 (變形例)本發(fā)明不限于上述實(shí)施例1和2，可以實(shí)現(xiàn)各種應(yīng)用方式和變形。 關(guān)于這些應(yīng)用方式和變形例，例如可以列舉下面的(a) (c)所示情 況。(a) 圖1和圖10中的位移器20利用位移運(yùn)算電路等構(gòu)成，但也可 以利用位移寄存器等其他位移單元構(gòu)成。(b) 圖1中的AND門34和圖10中的NOR門35，也可以利用EXOR 門等其他邏輯運(yùn)算單元構(gòu)成，也能夠期待與實(shí)施例l、 2相同的效果。(c) 圖1和圖10中的選擇器40利用多路調(diào)制器等構(gòu)成，但也可以 利用其他選擇單元構(gòu)成。(d) 圖5中的掩碼位移量控制電路31利用加法器31a、減法器31b 構(gòu)成，但也可以利用其他的ALU構(gòu)成。(e) 在實(shí)施例1、 2中說明了 DSP，但也可以適用于CPU、 MPU等 處理器。
權(quán)利要求
1.一種位域操作電路，其特征在于，該位域操作電路具有第1位移單元，其根據(jù)第1控制信號，使n比特的第1輸入數(shù)據(jù)從最下位比特向最上位比特方向位移，生成n比特的第1中間數(shù)據(jù)而對其進(jìn)行輸出，其中，n為2以上的整數(shù)；掩碼位移量控制電路，其被輸入所述第1控制信號、第2控制信號和第3控制信號，根據(jù)所述第1、第2和第3控制信號確定掩碼位移量，輸出與所述掩碼位移量對應(yīng)的掩碼位移控制信號；第2位移單元，其根據(jù)所述掩碼位移控制信號，使n比特的基準(zhǔn)數(shù)據(jù)從最上位比特向最下位比特方向位移，生成n比特的第2中間數(shù)據(jù)而對其進(jìn)行輸出；第3位移單元，其根據(jù)所述第1控制信號，使所述基準(zhǔn)數(shù)據(jù)從最下位比特向最上位比特方向位移，生成n比特的第3中間數(shù)據(jù)而對其進(jìn)行輸出；邏輯運(yùn)算單元，其對所述第2中間數(shù)據(jù)和所述第3中間數(shù)據(jù)進(jìn)行邏輯運(yùn)算，生成n比特的掩碼選擇數(shù)據(jù)而對其進(jìn)行輸出；以及選擇單元，其根據(jù)所述掩碼選擇數(shù)據(jù)，選擇所述第1中間數(shù)據(jù)或n比特的第2輸入數(shù)據(jù)中的任一方，作為n比特的輸出數(shù)據(jù)而進(jìn)行輸出。
2. 根據(jù)權(quán)利要求1所述的位域操作電路，其特征在于，所述邏輯運(yùn) 算單元對所述第2中間數(shù)據(jù)和所述第3中間數(shù)據(jù)按照每個比特進(jìn)行邏輯 與運(yùn)算，輸出所述掩碼選擇數(shù)據(jù)。
3. 根據(jù)權(quán)利要求1所述的位域操作電路，其特征在于，所述邏輯運(yùn) 算單元對所述第2中間數(shù)據(jù)和所述第3中間數(shù)據(jù)按照每個比特進(jìn)行"或 非"運(yùn)算，輸出所述掩碼選擇數(shù)據(jù)。
4. 根據(jù)權(quán)利要求1 3中的任一項(xiàng)所述的位域操作電路，其特征在于， 所述掩碼位移量控制電路具有加法器，其將所述第1控制信號和所述第2控制信號相加，輸出第 4控制信號；以及減法器，其從所述第3控制信號中減去所述第4控制信號，輸出所 述掩碼位移控制信號。
全文摘要
本發(fā)明提供位域操作電路，其可以降低一定時間內(nèi)的處理量，減小ROM尺寸，降低制造成本。位域操作電路包括輸出中間數(shù)據(jù)(S20)的位移器(20)；左掩碼數(shù)據(jù)生成電路(32)，其根據(jù)從掩碼位移量控制電路(31)輸出的掩碼位移控制信號(S31)，輸出左掩碼數(shù)據(jù)(S32)；右掩碼數(shù)據(jù)生成電路(33)，其根據(jù)偏移量offset輸出右掩碼數(shù)據(jù)(S33)；計(jì)算邏輯與并輸出掩碼選擇數(shù)據(jù)(S34)的AND門(34)；和對輸出數(shù)據(jù)(C)進(jìn)行輸出的選擇器(40)。在從輸入數(shù)據(jù)A左移偏移量(offset)的位置插入輸入數(shù)據(jù)(B)的寬度量(width)，生成中間數(shù)據(jù)(S20)。選擇輸入數(shù)據(jù)(A)、中間數(shù)據(jù)(S20)中的任一方，作為輸出數(shù)據(jù)(C)輸出。
文檔編號G06F7/76GK101154153SQ20071014037
公開日2008年4月2日 申請日期2007年8月10日 優(yōu)先權(quán)日2006年9月26日
發(fā)明者半田憲一 申請人:沖電氣工業(yè)株式會社