專利名稱：集成電路模擬方法與系統(tǒng)、靜態(tài)隨機(jī)存取存儲(chǔ)器設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路，特別涉及一種集成電路模擬(modding:)方法， 還涉及在負(fù)偏壓熱不穩(wěn)定應(yīng)力下預(yù)測集成電路行為。
背景技術(shù)：
集成電路實(shí)際行為相關(guān)的問題已存在多年。在過去，由于設(shè)計(jì)的是相對(duì) 大尺寸的集成電路，因此負(fù)偏壓熱不穩(wěn)定(negative-bias thermal instability, NBTI)相關(guān)的問題尚未對(duì)設(shè)計(jì)產(chǎn)生重大的影響。然而，隨著集成電路尺寸的 縮小，NBTI相關(guān)的問題變的越來越重要。對(duì)于使用0.13微米或更小尺寸技 術(shù)的設(shè)計(jì)，特別對(duì)于需要高可靠度和/或高功效的電路的設(shè)計(jì)，為了使電路功 效達(dá)到最大值，NBTI相關(guān)的分析必須在電路設(shè)計(jì)時(shí)加以考慮。確定可靠度 相關(guān)的功效問題在早期設(shè)計(jì)階段代表更快且更可靠的終端產(chǎn)品，其具有顯著 減少的晶片重新設(shè)計(jì)(re-spin)、硅的浪費(fèi)以及可能為上百美元的金額的花費(fèi) 的問題。一個(gè)NBTI相關(guān)的問題的例子為靜態(tài)隨機(jī)存取存儲(chǔ)器(static random access memory, SRAM)單元在NBTI應(yīng)力下最小供應(yīng)電壓(Vccmin)下降的問 題，例如在高電壓和/或高溫的情況下。最小供應(yīng)電壓(Vccmin)的電壓為從 SRAM存儲(chǔ)器單元讀取數(shù)據(jù)的最小電壓與向SRAM存儲(chǔ)器單元寫入數(shù)據(jù)所 需的最小電壓中的較高值。由于最小供應(yīng)電壓(Vccmin)會(huì)影響SRAM的功效 與可靠度，并且由于最小供應(yīng)電壓(Vccmin)在NBTI的影響下會(huì)漂移，使得 在NBTI的應(yīng)力下預(yù)測最小供應(yīng)電壓(Vccmin)的行為對(duì)于設(shè)計(jì)SRAM存儲(chǔ)器 而言變得相當(dāng)重要?，F(xiàn)存的模擬方法并未提供電路設(shè)計(jì)者在NBTI的影響下預(yù)測集成電路行 為的工具。例如，在SPICE模擬軟件中決定SRAM單元的最小供應(yīng)電壓 (Vccmin)時(shí)，首先需將SRAM單元的電路參數(shù)輸入SPICE，接著由SPICE決 定靜態(tài)噪音容限(static noise margin, SNM)，以及SRAM單元節(jié)點(diǎn)的寫入容限(write margin, WM)，接著可計(jì)算出讀取與寫入的最小供應(yīng)電壓，而SRAM的 最小供應(yīng)電壓(Vccmin)為讀取電壓(Read—Vccmin)與寫入電壓(Write一Vccmin)兩者的較高值。傳統(tǒng)的方法中對(duì)于各模擬的SRAM單元僅提供一個(gè)Vccmin值，因此無 法提供具有多個(gè)SRAM單元的SRAM陣列的行為。此外，SPICE的模擬不 會(huì)提供SRAM在NBTI應(yīng)力下的行為，因此設(shè)計(jì)者缺乏用以預(yù)測存儲(chǔ)器陣列 行為而使設(shè)計(jì)最佳化的工具。因此，需要為設(shè)計(jì)者提供一種解決方法以發(fā)現(xiàn)可能的問題，使設(shè)計(jì)者可 考慮一些情況而進(jìn)行設(shè)計(jì)，例如Vccmin的漂移或電壓的過量等情況，并且 使設(shè)計(jì)者可補(bǔ)償以上問題而不會(huì)犧牲集成電路的功效。發(fā)明內(nèi)容根據(jù)本發(fā)明的一實(shí)施例， 一種集成電路模擬方法包括提供電路模擬器， 使用產(chǎn)生隨機(jī)數(shù)值的方法產(chǎn)生電路的一組電路參數(shù)，其中上述產(chǎn)生隨機(jī)數(shù)值 的方法反應(yīng)出多個(gè)測量到的電路參數(shù)的統(tǒng)計(jì)分布，以及通過將上述電路參數(shù) 組分配至上述電路模擬器產(chǎn)生上述電路的目標(biāo)功效參數(shù)。根據(jù)本發(fā)明的一實(shí)施例， 一種靜態(tài)隨機(jī)存取存儲(chǔ)器的設(shè)計(jì)方法，適用于 最佳化上述靜態(tài)隨機(jī)存取存儲(chǔ)器的操作電壓功效，上述靜態(tài)隨機(jī)存取存儲(chǔ)器 的設(shè)計(jì)方法包括提供電路模擬器，提供程序變量產(chǎn)生器，用以使用隨機(jī)技術(shù) 產(chǎn)生包括多個(gè)靜態(tài)隨機(jī)存，提供功效參數(shù)分布產(chǎn)生器，用以使用上述隨機(jī)技 術(shù)產(chǎn)生上述電路的功效參數(shù)的第二統(tǒng)計(jì)分布，以及使用上述第一統(tǒng)計(jì)分布與 上述第二統(tǒng)計(jì)分布產(chǎn)生上述電路的多個(gè)讀取電壓與多個(gè)寫入電壓的應(yīng)力前 統(tǒng)計(jì)分布。根據(jù)本發(fā)明的一實(shí)施例， 一種用于模擬集成電路的模擬系統(tǒng)，包括程序 變量產(chǎn)生器，產(chǎn)生程序參數(shù)的統(tǒng)計(jì)分布，以及電路模擬器，接收從上述程序 參數(shù)的上述統(tǒng)計(jì)分布擷取的多個(gè)電路參數(shù)，并用以產(chǎn)生目標(biāo)功效參數(shù)的統(tǒng)計(jì) 分布。根據(jù)本發(fā)明的一實(shí)施例，適用于模擬集成電路的模擬系統(tǒng)，包括，程序 變量產(chǎn)生器，產(chǎn)生程序參數(shù)的第一統(tǒng)計(jì)分布，功效參數(shù)分布產(chǎn)生器，產(chǎn)生上 述程序參數(shù)的第二統(tǒng)計(jì)分布，應(yīng)力產(chǎn)生器，在應(yīng)力條件下產(chǎn)生上述程序參數(shù)的第三統(tǒng)計(jì)分布，以及電路模擬器，接收根據(jù)上述第一統(tǒng)計(jì)分布、上述第二 統(tǒng)計(jì)分布與上述第三統(tǒng)計(jì)分布隨機(jī)產(chǎn)生的數(shù)據(jù)，并且產(chǎn)生目標(biāo)功效參數(shù)的統(tǒng) 計(jì)分布。


圖1顯示根據(jù)本發(fā)明的一實(shí)施例所示的流程圖。圖2顯示一六晶體管靜態(tài)隨機(jī)存取存儲(chǔ)器(6T SRAM)的電路圖。 圖3顯示根據(jù)本發(fā)明的一實(shí)施例所示的流程圖，其中可決定出多個(gè) SRAM單元的Vccmin分布。圖4顯示使用不同技術(shù)形成的SRAM單元的Vccmin分布，其中實(shí)驗(yàn)數(shù)據(jù)與使用本發(fā)明模擬方法模擬出來的模擬數(shù)據(jù)非常接近。 圖5A顯示臨界電壓漂移量與應(yīng)力時(shí)間的關(guān)系圖。 圖5B顯示臨界電壓漂移量與柵極長度的關(guān)系圖。圖6A顯示在晶片中不同晶粒的SRAM單元的寫入容限與讀取容限的分 布，其中更顯示出應(yīng)力前與應(yīng)力后的分布。圖6B顯示讀取容限與寫入容線的漂移量，其中應(yīng)力前的SRAM單元為 寫入容限主導(dǎo)。圖6C顯示讀取容限與寫入容線的漂移量，其中應(yīng)力前的SRAM單元為 讀取容限主導(dǎo)。圖7顯示Vccmin漂移量與"比值的的關(guān)系圖。圖8顯示根據(jù)本發(fā)明的一實(shí)施例模擬出的Vccmin漂移量分布與實(shí)際測 量的Vccmin漂移量分布。并且，上述附圖中的各附圖標(biāo)記說明如下24 程序變量產(chǎn)生器；26 應(yīng)力產(chǎn)生器；28 功效參數(shù)分布產(chǎn)生器；60、 62、 64、 66 分布曲線；PD1、 PD2 下拉晶體管；PG1、 PG2 通路閘晶體管；PU1、 PU2 上拉晶體管；VI、 V2 電壓。
具體實(shí)施方式
為使本發(fā)明的制造、操作方法、目標(biāo)和優(yōu)點(diǎn)能更明顯易懂，下文特舉幾 個(gè)較佳實(shí)施例，并結(jié)合附圖，作詳細(xì)說明如下-實(shí)施例圖1為顯示根據(jù)本發(fā)明實(shí)施例的流程圖，此流程圖為由一模擬系統(tǒng)操作 的流程圖。此模擬系統(tǒng)包括一程序變量產(chǎn)生器24、應(yīng)力產(chǎn)生器26、功效參 數(shù)分布產(chǎn)生器28、以及模擬器。在模擬程序的初始步驟，如步驟20，會(huì)產(chǎn) 生一組代表要被模擬電路的電路參數(shù)，其中此電路參數(shù)包括程序參數(shù)與一些 功效參數(shù)。電路參數(shù)是由程序變量產(chǎn)生器24、應(yīng)力產(chǎn)生器26、以及功效參 數(shù)分布產(chǎn)生器28產(chǎn)生，其中各產(chǎn)生器的作用將在以下作詳細(xì)的介紹。產(chǎn)生的電路參數(shù)組會(huì)輸入模擬器(例如SPICE模擬器)，以產(chǎn)生使用者指 定的功效參數(shù)，如步驟32。在說明書中，使用者指定的功效參數(shù)代表目標(biāo)功 效參數(shù)。步驟20與步驟32接著會(huì)通過產(chǎn)生多個(gè)電路參數(shù)組而重復(fù)，如步驟 36，其中各電路參數(shù)組之間具有變化。各電路參數(shù)組會(huì)得到一個(gè)目標(biāo)功效參 數(shù)值，如步驟32。因此對(duì)于多個(gè)電路參數(shù)組而言，可得到功效參數(shù)的分布， 如步驟40。若電路參數(shù)組合的產(chǎn)生，見步驟20，從應(yīng)力產(chǎn)生器得不到數(shù)值， 則所產(chǎn)生的分布為應(yīng)力前分布(pre-stress distribution)。為了得到目標(biāo)功效參 數(shù)的應(yīng)力后分布(post-stress distribution),除了程序變量產(chǎn)生器24與功效參數(shù) 分布產(chǎn)生器28以外，應(yīng)力產(chǎn)生器26也會(huì)參與電路參數(shù)的產(chǎn)生。因此，目標(biāo) 功效參數(shù)的應(yīng)力前分布與應(yīng)力后分布都可獲得。圖1中介紹的流程圖步驟將在以下段落中詳細(xì)討論。為使本發(fā)明的概念 更明顯易懂，以下將以一個(gè)SRAM單元作為例子，而目標(biāo)功效參數(shù)將以讀取 電壓(Read—Vccmin)、寫入電壓(Write—Vccmin)、以及對(duì)應(yīng)的操作電壓(Vccmin) 作為例子，其中讀取電壓(Read一Vccmin)代表正確地從SRAM單元讀取所需 的最小電壓Vcc，寫入電壓(WriteJVccmin)代表正確地寫入SRAM單元所需 的最小電壓Vcc，而對(duì)應(yīng)的操作電壓(Vccmin)為讀取電壓(Read—Vccmin)與寫 入電壓(Writ^Vccmin)中較大的電壓。然而，值得注意的是，本發(fā)明的模擬 方法與模擬系統(tǒng)可用于任何其它的電路。程序變量產(chǎn)生器24模擬一組程序參數(shù)，其可反應(yīng)出包括晶粒之間(intra-die)變化與晶粒內(nèi)(inter-die)變化的程序變化。程序參數(shù)的例子包括電路 的幾何數(shù)據(jù)(或物理數(shù)據(jù))，例如晶體管的柵極長度、柵極寬度等。根據(jù)本發(fā) 明的一實(shí)施例，為了精確反應(yīng)集成電路實(shí)際制作程序的程序變化，必須收集 真實(shí)晶片上的程序變化。接著可決定程序參數(shù)的變動(dòng)范圍與分布。例如，若 所需的晶體管柵極長度為65納米(nm)，為了決定程序變化，晶片上特定晶 體管組的實(shí)際柵極長度會(huì)在制造晶片后測量。測量到的數(shù)據(jù)接著輸入程序變 量產(chǎn)生器24。此時(shí)電路參數(shù)組會(huì)被編譯，如步驟20，并通過隨機(jī)技術(shù)(例如 Monte-Carlo方法)產(chǎn)生各程序參數(shù)的隨機(jī)值。然而，同一個(gè)處理參數(shù)的多個(gè) 由程序變量產(chǎn)生器24產(chǎn)生的數(shù)值會(huì)反應(yīng)出由晶片收集來的程序參數(shù)的統(tǒng)計(jì) 分布。例如，對(duì)于柵極長度而言，產(chǎn)生的柵極長度會(huì)在65nm附近變動(dòng)。請(qǐng)參考圖2，以六晶體管(six-transistor, 6T)SRAM單元為例，其中6T SRAM單元包括上拉晶體管PU1與PU2、下拉晶體管PD1與PD2，以及通 路閘晶體管PG1與PG2，各晶體管的柵極長度可表示為L = target—L+delta—L (1.1)其中對(duì)于各晶體管PD1、 PD2、 PG1、 PG2、 PU1與PU2而言，target—L 為晶體管的設(shè)計(jì)長度(或目標(biāo)長度)，delta一L為隨機(jī)產(chǎn)生的長度變量，而長度 L為輸入模擬器作為電路參數(shù)的程序參數(shù)。可以預(yù)期地，長度L會(huì)在目標(biāo)柵 極長度target—L附近跳動(dòng)。功效參數(shù)分布產(chǎn)生器28(請(qǐng)參考至圖l)具有與程序變量產(chǎn)生器24相似的 功能，除了功效參數(shù)分布產(chǎn)生器28產(chǎn)生的是功效相關(guān)的參數(shù)，例如臨界電 壓Vt、飽和電流Idsat等(除了程序參數(shù))。同樣地，隨機(jī)產(chǎn)生的功效參數(shù)也必 須反應(yīng)真實(shí)電路的數(shù)據(jù)，并且可通過測量真實(shí)的晶片與晶片得到對(duì)應(yīng)的分 布。根據(jù)本發(fā)明用以產(chǎn)生臨界電壓Vt的一實(shí)施例，所產(chǎn)生的各晶體管的臨界電壓可表示為<formula>formula see original document page 8</formula>其中target_Vt為對(duì)應(yīng)晶體管的目標(biāo)臨界電壓，delta—Vt為根據(jù)測量到的 分布隨機(jī)產(chǎn)生的變量?？梢灶A(yù)期地，所產(chǎn)生的臨界電壓Vt會(huì)在目標(biāo)臨界電 壓target一Vt附近跳動(dòng)。從上述討論，可以發(fā)現(xiàn)所產(chǎn)生的多個(gè)電路的電路參數(shù)組反應(yīng)出真實(shí)電路的變化。因此，根據(jù)一電路參數(shù)組模擬的多個(gè)功效參數(shù)，其數(shù)值的分布會(huì)反應(yīng)在真實(shí)電路中目標(biāo)功效參數(shù)的分布。再者，若操作電壓(Vccmin)選為目標(biāo) 功效參數(shù)，所生的操作電壓(Vccmin)的分布可反應(yīng)出具有多個(gè)SRAM單元的 SRAM陣列的分布。當(dāng)使用圖1中介紹的程序步驟進(jìn)行多個(gè)SRAM單元的模擬時(shí)，對(duì)應(yīng)的流 程圖必須換成如圖3所示的流程圖。模擬功效參數(shù)的歩驟，見步驟32被決 定讀取容限(read margin, RM)與寫入容限(write margin, WM)的步驟取代。在 步驟42中，計(jì)算兩儲(chǔ)存節(jié)點(diǎn)52與54(顯示于圖2中，以下分別稱為左節(jié)點(diǎn) 與右節(jié)點(diǎn))的靜態(tài)噪音容限(SNM)與寫入容限，如步驟42，并將計(jì)算結(jié)果輸 出，如步驟44。接著，以左節(jié)點(diǎn)靜態(tài)噪音容限(SNM—L)與右節(jié)點(diǎn)靜態(tài)噪音容 限(SNM—R)的較小值作為最小的靜態(tài)噪音容限，并且以左節(jié)點(diǎn)寫入容限 (WM一L)與右節(jié)點(diǎn)寫入容限(WM—R)的較小值作為最小的寫入容限，如步驟 46。接著，決定最大的讀取電壓(Read一Vccmin)與最大的寫入電壓 (Write—Vccmin)，如步驟48。 SRAM單元的操作電壓(Vccmin)選為最大讀取 電壓與最大寫入電壓兩者中的較大值。值得注意的是，步驟42到50只模擬 一個(gè)SRAM單元的操作電壓通過重復(fù)步驟20到36，可模擬出讀取電壓、寫 入電壓與操作電壓的分布。圖4顯示應(yīng)力前操作電壓(Vccmin)的分布，圖中比較從晶片測量到的操 作電壓(Vccmin)與模擬的操作電壓(Vccmin)。 SRAM單元也使用多個(gè)形成技 術(shù)(例如多種規(guī)格)制作與模擬，以確認(rèn)本發(fā)明提供的模擬方法的一致性。三 角形、圓形與方形代表使用不同技術(shù)形成的SRAM單元。實(shí)線為模擬的操作 電壓(Vccmin)。由圖中可以看出模擬的操作電壓(Vccmin)分布準(zhǔn)確地與實(shí)驗(yàn) 的操作電壓(Vccmin)分布重疊。在以上段落中介紹的程序步驟提供一個(gè)用以決定應(yīng)力前功效參數(shù)分布 的模擬方法。若使用應(yīng)力產(chǎn)生器26模擬功效參數(shù)，例如Vt、 Idsat等，的漂 移，目標(biāo)功效參數(shù)的應(yīng)力后分布也可被模擬。在本發(fā)明的實(shí)施例中，應(yīng)力產(chǎn) 生器26提供功效參數(shù)一個(gè)漂移值，其可根據(jù)經(jīng)驗(yàn)方程式計(jì)算出來。在經(jīng)驗(yàn) 方程式中，漂移的數(shù)值可為應(yīng)力時(shí)間、溫度、柵極長度等的函數(shù)?？梢园l(fā)現(xiàn) 的是SRAM單元的讀取容限、寫入容限與操作電壓(Vccmin)都與SRAM單 元中的晶體管臨界電壓緊密相關(guān)。因此，以臨界電壓Vt的漂移值為例，提供給模擬器的臨界電壓等于Vt=target—Vt+delta—Vt+delta—Vt—NBTI (1.3)其中target—Vt為對(duì)應(yīng)晶體管的目標(biāo)臨界電壓，delta—Vt為由功效參數(shù)分 布產(chǎn)生器28產(chǎn)生的變量，delta—Vt_NBTI為由應(yīng)力產(chǎn)生器26產(chǎn)生的臨界電 壓漂移量。因此，在提供給模擬器的電路參數(shù)組中，NBTI的影響己經(jīng)被考 慮進(jìn)去了。于是，模擬的功效參數(shù)與其分布可反應(yīng)經(jīng)過NBTI應(yīng)力之后的電 路行為。圖5A與5B顯示使用應(yīng)力產(chǎn)生器決定NBTI影響的實(shí)施例。圖5A顯示 測量到的臨界電壓漂移量(ddtaVt)，其為應(yīng)力時(shí)間的函數(shù)?？招娜切?、實(shí) 心三角形、空心方形與實(shí)心圓形分別為從具有不同柵極長度的晶體管測量到 的數(shù)據(jù)。值得注意的是，對(duì)于不同的柵極長度，其對(duì)應(yīng)的臨界電壓漂移量雖 然都會(huì)隨著應(yīng)力時(shí)間增加而增加，但它們不會(huì)相同。Delta Vt可被表示為Atn， 其中t代表應(yīng)力時(shí)間，n代表在一范圍內(nèi)的時(shí)間指數(shù)，例如在0.14 0.19之間。 圖5B顯示Delta Vt在一特定的應(yīng)力時(shí)間后的分布，其中方塊與圓形分別代 表從不同晶片測量的結(jié)果。圖中也顯示出柵極長度對(duì)臨界電壓漂移量Delta Vt的影響，柵極越長，臨界電壓漂移量越小。圖5A與5B可結(jié)合用以決定 Delta Vt在任何應(yīng)力時(shí)間的分布。當(dāng)從圖5B中得到Delta Vt在某個(gè)特定時(shí)間 的分布，delta—Vt—NBTI在其它應(yīng)力時(shí)間的分布也可由圖5A推導(dǎo)出來(請(qǐng)參 考公式(1.3))。在得到應(yīng)力后的功效參數(shù)之后(例如(1.3)式中的Vt),包括程序參數(shù)與功 效參數(shù)的電路參數(shù)也被輸入電路模擬器中，以到應(yīng)力后目標(biāo)功效參數(shù)的分 布。因此，應(yīng)力前與應(yīng)力后的目標(biāo)功效參數(shù)都可被預(yù)測出來。這些數(shù)據(jù)可以 接著用于使設(shè)計(jì)最佳化并且改善可靠度，其將在以下作詳細(xì)的介紹。同樣地， 以下將以設(shè)計(jì)SRAM陣列作為例子。為了得到操作電壓(Vccmin)的分布， 一個(gè)具有多個(gè)晶粒的晶片樣本會(huì)被 形成。各晶粒以包含一個(gè)SRAM陣列為較佳，例如，包含一個(gè)具有八百萬個(gè) SRAM單元的SRAM陣列。各晶粒具有一個(gè)讀取電壓(Read—Vccmin)，其為 八百萬個(gè)SRAM單元的讀取電壓的最高值。此最高的讀取電壓為SRAM陣 列的主導(dǎo)讀取電壓，因此它就是陣列的讀取電壓。圖6A顯示各特定操作電 壓(Vccmin)值的概率函數(shù)，其中實(shí)心三角形代表各晶粒的讀取電壓。同樣地，各晶粒具有一個(gè)寫入電壓(Write—Vccmin)，其為八百萬個(gè)SRAM單元的寫入 電壓的最大值。各晶粒的寫入電壓顯示于圖6A中的實(shí)心正方形。值得注意 的是，在此晶片中，由于寫入電壓大于讀取電壓，操作電壓(Vccmin)會(huì)被寫 入電壓所決定。為了討論，假設(shè)晶粒的功效參數(shù)的分布反應(yīng)出在同一晶粒的存儲(chǔ)器陣列 的分布，因此圖6A中的分布可視為SRAM陣列的讀取電壓(Read—Vccmin)、 寫入電壓(Write一Vccmin)與操作電壓(Vccmin)的分布。于是存儲(chǔ)器陣列的操 作電壓(Vccmin)可為VI，其為SRAM陣列中所有SRAM單元之間的最差寫 入電壓。應(yīng)力后的操作電壓(Vccmin)顯示于圖6A中的空心方形。值得注意 的是應(yīng)力后的操作電壓(Vccmin)會(huì)漂移至V2。通常在NBTI應(yīng)力后，存儲(chǔ)器陣列的寫入電壓(Write—Vccmin)會(huì)改善，而 讀取電壓(Read—Vccmin)會(huì)變差。因此，對(duì)于寫入容限主導(dǎo)的存儲(chǔ)器，其代表 的是更多SRAM單元具有大于讀取電壓的寫入電壓，于是存儲(chǔ)器的操作電壓 (Vccmin)會(huì)增加。圖6B顯示出此原因，其中每條曲線代表讀取與寫入電壓 的分布。NBTI應(yīng)力會(huì)造成讀取電壓的分布從曲線64改變成曲線66，而寫入 電壓分布會(huì)從曲線60改變到曲線62。值得注意的是應(yīng)力后操作電壓(Vccmin) V2會(huì)小于應(yīng)力前操作電壓(Vccmin)Vl。在此情況下，NBTI應(yīng)力使得陣列的 操作電壓(Vccmin)不會(huì)增加。相反地，對(duì)于讀取容限主導(dǎo)的存儲(chǔ)器，存儲(chǔ)器 的操作電壓(Vccmin)會(huì)變差。圖6C顯示出此原因，值得注意的是存儲(chǔ)器的 操作電壓(Vccmin)通常被讀取電壓所主導(dǎo)，而讀取電壓會(huì)因?yàn)镹BTI應(yīng)力而 增加。因此，寫入容限主導(dǎo)的存儲(chǔ)器比讀取容限主導(dǎo)的存儲(chǔ)器較佳。圖6B顯示出通過增加寫入容限主導(dǎo)單元的比例以及通過最佳化設(shè)計(jì)與 程序提供讀取電壓(Read—Vccmin)與寫入電壓(Write—Vccmin)之間足夠大的 差距，漂移的操作電壓(Vccmin)可至少控制到可忍受的程度。因此，當(dāng)不可 能完全避免各個(gè)SRAM單元操作電壓(Vccmin)的漂移時(shí)，減少漂移量是一個(gè) 在SRAM陣列電路操作中實(shí)際可靠的方法。增加寫入容限主導(dǎo)單元比例的方法之一為增加SRAM單元的阿爾法(") 比值。圖7顯示出操作電壓(Vccmin)的漂移量為"比值的函數(shù)，其中"比值 為上拉晶體管驅(qū)動(dòng)電流與通路閘晶體管驅(qū)動(dòng)電流的比值。通過《比值可預(yù)測 SRAM單元為寫入容限主導(dǎo)單元或讀取容限主導(dǎo)單元。隨著"增加，操作電壓(Vccmin)會(huì)從讀取容限主導(dǎo)轉(zhuǎn)換成寫入容限主導(dǎo)，其表示讀取容限減少并 且寫入容限增加。由于寫入容限主導(dǎo)陣列在NBTI應(yīng)力下具有較小的操作電 壓CVccmin)漂移量，當(dāng)必要的時(shí)候可通過增加"達(dá)成到寫入容限主導(dǎo)的存儲(chǔ) 器陣列。請(qǐng)注意到負(fù)的操作電壓(Vccmin)漂移量實(shí)際上代表過度設(shè)計(jì)。介于 0.4到0.7之間的阿爾法(")比值對(duì)于電路設(shè)計(jì)者為較佳。
在存儲(chǔ)器陣列或晶片中，可具有寫入容限主導(dǎo)的單元以及讀取容限主導(dǎo) 的單元，并且這些單元具有不同的操作電壓(Vccmin)漂移量(delta Vccmin)。 圖8顯示操作電壓(Vccmin)漂移量的概率函數(shù)，其中實(shí)心正方形代表第一次 設(shè)計(jì)的SRAM單元的實(shí)驗(yàn)分布?？招恼叫未淼诙卧O(shè)計(jì)的SRAM單元 的分布，其中在第二次設(shè)計(jì)，存儲(chǔ)器單元的"比值會(huì)大于第一次設(shè)計(jì)。值得 注意的是，通過增加"比值，可降低操作電壓(Vccmin)的漂移量。由于具有 正操作電壓(Vccmin)漂移量的存儲(chǔ)器陣列很可能為讀取容限主導(dǎo)，具有負(fù)操 作電壓(Vccmin)漂移量的存儲(chǔ)器陣列很可能為寫入容限主導(dǎo)，在第二次設(shè)計(jì) 中的存儲(chǔ)器陣列具有較高比值的寫入容限主導(dǎo)SRAM單元。若初始時(shí)(應(yīng)力 前)讀取容限主導(dǎo)SRAM單元的比值較高，由于NBTI造成的操作電壓 (Vccmin)增加會(huì)更明顯。再者，由于變差的讀取容限主導(dǎo)SRAM單元會(huì)漸漸 主導(dǎo)操作電壓(Vccmin)的分布，因此在應(yīng)力后，讀取容限主導(dǎo)裝置數(shù)目與寫 入讀取容限主導(dǎo)裝置數(shù)目的比值也會(huì)增加。
圖8顯示根據(jù)本發(fā)明的模擬方法模擬操作電壓(Vccmin)漂移量分布(圖中 的實(shí)線)的實(shí)施例。由圖中可看出，模擬的分布與實(shí)際測量的分布十分吻合(圖 中的空心正方形與實(shí)心圓形)，因此由圖8證實(shí)本發(fā)明的模擬方法與模擬系統(tǒng) 可準(zhǔn)確預(yù)測集成電路應(yīng)力后的行為。
請(qǐng)?jiān)賲⒖紙D6A，根據(jù)本發(fā)明的模擬方法，應(yīng)力前與應(yīng)力后讀取電壓 (Read一Vccmin)與寫入電壓(Write—Vccmin)的分布都可被決定。因此，通過改 變?cè)O(shè)計(jì)(例如改變"比值)，可顯著地減少或大體消除操作電壓(Vccmin)的漂 移。本發(fā)明的一個(gè)顯著優(yōu)點(diǎn)為可大體準(zhǔn)確地決定目標(biāo)功效參數(shù)的分布(例如讀 取電壓、寫入電壓與操作電壓)，因此設(shè)計(jì)者不需要過度設(shè)計(jì)電路。例如，設(shè) 計(jì)者不再需要設(shè)計(jì)具有過高"比值的電路。
本發(fā)明的內(nèi)容與優(yōu)點(diǎn)雖詳細(xì)揭示如上，然而必須說明的是在不脫離本發(fā) 明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所述的權(quán)利要求所界定范圍為準(zhǔn)。此外，本發(fā)明的范圍并不受限于說明書中 所描述的有關(guān)于制程、機(jī)構(gòu)、制造、以及組成元件、工具、方法與步驟等特 定實(shí)施例。所屬領(lǐng)域普通技術(shù)人員均可根據(jù)本發(fā)明所揭示的內(nèi)容，配合現(xiàn)存 或未來發(fā)展出的制程、機(jī)構(gòu)、制造、以及組成元件、工具、方法與步驟等， 執(zhí)行與根據(jù)本發(fā)明所描述的可被利用的對(duì)應(yīng)實(shí)施例大體相同的功能或達(dá)到 大體相同的結(jié)果。因此所述的權(quán)利要求的范圍將涵蓋本發(fā)明的制程、機(jī)構(gòu)、 制造、以及組成元件、工具、方法與步驟的范圍。
權(quán)利要求
1.一種集成電路模擬方法，包括提供一電路模擬器；使用一產(chǎn)生隨機(jī)數(shù)值的方法產(chǎn)生一電路的一組電路參數(shù)，其中上述產(chǎn)生隨機(jī)數(shù)值的方法反應(yīng)出多個(gè)測量到的電路參數(shù)的一統(tǒng)計(jì)分布；以及通過將上述電路參數(shù)組分配至上述電路模擬器產(chǎn)生上述電路的一目標(biāo)功效參數(shù)。
2. 如權(quán)利要求1所述的集成電路模擬方法，還包括重復(fù)產(chǎn)生上述電路參 數(shù)組與產(chǎn)生上述目標(biāo)功效參數(shù)的步驟，其中各電路參數(shù)組由上述產(chǎn)生隨機(jī)數(shù) 值的方法隨機(jī)產(chǎn)生。
3. 如權(quán)利要求1所述的集成電路模擬方法，其中產(chǎn)生上述電路參數(shù)組的 步驟由包括一程序變量產(chǎn)生器的多個(gè)產(chǎn)生器執(zhí)行。
4. 如權(quán)利要求1所述的集成電路模擬方法，其中產(chǎn)生上述電路參數(shù)組的 步驟由包括一應(yīng)力產(chǎn)生器的多個(gè)產(chǎn)生器執(zhí)行，并且其中上述應(yīng)力產(chǎn)生器產(chǎn)生 反應(yīng)出在執(zhí)行負(fù)偏壓熱不穩(wěn)定應(yīng)力之后上述電路參數(shù)組的統(tǒng)計(jì)分布的數(shù)據(jù)。
5. 如權(quán)利要求1所述的集成電路模擬方法，其中上述電路包括一靜態(tài)隨 機(jī)存取存儲(chǔ)器單元，并且其中上述目標(biāo)功效參數(shù)選自大體包括一讀取電壓、 一寫入電壓、 一操作電壓以及其組合的一群組。
6. 如權(quán)利要求1所述的集成電路模擬方法，其中產(chǎn)生上述電路參數(shù)組的 步驟由包括一功效參數(shù)分布產(chǎn)生器的多個(gè)產(chǎn)生器執(zhí)行，并且其中上述功效參 數(shù)分布產(chǎn)生器產(chǎn)生反應(yīng)出一功效參數(shù)的一統(tǒng)計(jì)分布數(shù)據(jù)。
7. —種靜態(tài)隨機(jī)存取存儲(chǔ)器的設(shè)計(jì)方法，適用于最佳化上述靜態(tài)隨機(jī)存 取存儲(chǔ)器的操作電壓功效，上述靜態(tài)隨機(jī)存取存儲(chǔ)器的設(shè)計(jì)方法包括提供一電路模擬器；提供一程序變量產(chǎn)生器，用以使用一隨機(jī)技術(shù)產(chǎn)生包括多個(gè)靜態(tài)隨機(jī)存 取存儲(chǔ)器單元的一電路的多個(gè)程序參數(shù)的一第一統(tǒng)計(jì)分布；提供一功效參數(shù)分布產(chǎn)生器，用以使用上述隨機(jī)技術(shù)產(chǎn)生上述電路的一 功效參數(shù)的一第二統(tǒng)計(jì)分布；以及使用上述第一統(tǒng)計(jì)分布與上述第二統(tǒng)計(jì)分布產(chǎn)生上述電路的多個(gè)讀取應(yīng)用程序程序員使用的助記憶指令(比如"TESTPS")稱謂，其中"PS"表示打包的單精度數(shù)據(jù)元素。處理從塊703c進(jìn)行到塊714c和715c。同樣，塊714c和715c可 以并行執(zhí)行，但不需要必須如此。在處理塊714c中，執(zhí)行以下內(nèi)容。Sourcel的全部位與Dest值 的相同的各個(gè)位進(jìn)行邏輯AND。也就是說，將Sourcel[127:0]與 Dest[127:0]的各個(gè)位的逐位AND操作的結(jié)果分配給中間結(jié)果1的位 [127:0]。類似地，在處理塊715c中，Sourcel的全部位與Dest值的相同 的各位的反碼進(jìn)行邏輯AND。也就是說，將Sourcel[127:0]的位與 Dest[127:0]的各個(gè)位的反碼的逐位AND操作的結(jié)果分配給中間結(jié)果 2的位[127:0]。處理從塊714c進(jìn)行到塊720c。處理從塊715c進(jìn)行到塊721c。 在塊720c中，確定第一中間值(中間值l)的每個(gè)32-位雙字的 MSB。如果中間值1的位127、 95、 63和31等于0，則在塊720c中將零標(biāo)志設(shè)置為邏輯高值。否則，在塊720c中將零標(biāo)志設(shè)置為邏輯 低值。類似地，在塊721c中，確定第二中間值(中間值2)的每個(gè)32-位雙字的MSB。如果中間值2的位127、 95、 63和31等于0，則在 塊721c中將進(jìn)位標(biāo)志設(shè)置為邏輯高值。否則，在塊721c中將進(jìn)位標(biāo) 志設(shè)置為邏輯低值。作為方法700c的處理結(jié)果，源寄存器(SRC1) 沒有被修改。處理從塊720c和721c進(jìn)行到"結(jié)束"或進(jìn)行到可選擇處理塊 722c。在塊722c中，可以修改處理器內(nèi)的其它狀態(tài)位。對(duì)于圖7c所 示的實(shí)施例，在塊722c中，給AF (輔助進(jìn)位)、OF (溢出)、PF (奇 偶)和SF (符號(hào))標(biāo)志分配邏輯低值。對(duì)于不包括可選擇塊722c的實(shí)施例，處理在塊720c和721c的 處理后就結(jié)束于"結(jié)束"處。對(duì)于包括可選擇塊722c的實(shí)施例，處 理在處理塊722c完成之后結(jié)束。圖7d示出了在圖7a中所示的一般方法700的至少一個(gè)可選擇的 具體實(shí)施例700d的流程圖。對(duì)于圖7d中所示的具體實(shí)施例700d，
全文摘要
本發(fā)明提供集成電路模擬方法與系統(tǒng)、靜態(tài)隨機(jī)存取存儲(chǔ)器設(shè)計(jì)方法，其中適用于模擬集成電路的模擬系統(tǒng)，包括一程序變量產(chǎn)生器，產(chǎn)生一程序參數(shù)的一第一統(tǒng)計(jì)分布，一功效參數(shù)分布產(chǎn)生器，產(chǎn)生上述程序參數(shù)的一第二統(tǒng)計(jì)分布，一應(yīng)力產(chǎn)生器，在一應(yīng)力條件下產(chǎn)生上述程序參數(shù)的一第三統(tǒng)計(jì)分布，以及一電路模擬器，接收根據(jù)上述第一統(tǒng)計(jì)分布、上述第二統(tǒng)計(jì)分布與上述第三統(tǒng)計(jì)分布隨機(jī)產(chǎn)生的數(shù)據(jù)，并且產(chǎn)生一目標(biāo)功效參數(shù)的一統(tǒng)計(jì)分布。
文檔編號(hào)G06F17/50GK101231668SQ200710154749
公開日2008年7月30日 申請(qǐng)日期2007年9月13日 優(yōu)先權(quán)日2006年9月14日
發(fā)明者林俊成 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司